專利名稱：無鉛半導體封裝件的制作方法
技術領域：
本發(fā)明大致有關半導體裝置封裝，且詳而言之，有關具有有機基 片的半導體封裝件。
背景技術：
有關極大規(guī)模整合技術的高密度與性能的逐步提升的需求創(chuàng)造了 在電路組件與外部的電性電路之間電性連接設計與實作的重大挑戰(zhàn)。
集成電路(IC)裝置，不論是單獨的主動(active)裝置、單獨的被動裝置、 在單一芯片內(nèi)的多個主動裝置、或在單一芯片內(nèi)的多個被動與主動裝 置，在該些裝置與其它電路組件或結構之間需要適當?shù)妮斎?輸出(1/0) 連接。
半導體裝置的裝置小型化與總是增加的密度需要總是增加的I/O 端數(shù)目與電性連接的改良。支持增加裝置密度的一種技術包含從周邊 引線接合(wire bonding)至區(qū)域陣列芯片互連的移動。區(qū)域陣列互連封 裝技術的一例子是覆晶(flip chip)技術。在覆晶技術中，在芯片(die)之 表面上的焊錫凸塊(solder biimp)的大區(qū)域陣列直接地將"覆接的"芯片 ("flipped" die)耦合至在封裝件基片的表面上的各自的焊墊(solder pad)。 在一個實作中，焊接大量的管腳導腳(pin lead)至在封裝件基片的相對表 面上的各自的填錫(solder fillet)，導致了管腳柵格陣列(pin grid array)封 裝件。該管腳柵格陣列封裝件容納了增加的I/O端數(shù)目并在芯片下直接 提供電信號。
目前，使用鉛(Pb)當作焊錫(solder)的主要成分，例如高達95wt% 的焊錫可能是鉛(Pb)。因此，在焊錫凸塊中的焊錫、在封裝件基片的芯 片面上的焊墊、與在封裝件基片的管腳面上的填錫的使用，轉變成鉛 (Pb)的普遍與廣泛的使用。然而，鉛(Pb)的替換物是高度所希望的，因 為例如在電子電路中，有關環(huán)境保護的規(guī)定需要排除鉛(Pb)。這樣的需
求創(chuàng)造了在焊錫材料中取代鉛(Pb)的重大挑戰(zhàn)。如上述討論的管腳柵格 陣列的例子所顯示，在半導體封裝技術中，包含鉛(Pb)的焊錫最廣泛使 用的互連材料。
然而，將在焊錫中長期建立使用的鉛(Pb)以其它材料取代意味著重 大的挑戰(zhàn)。例如，必須維持處理"溫度階層(temperaturehierarchy)"而須 制作可靠的電接點與機械連接。例如，在覆晶技術中，處理溫度階層 要求使用用于管腳焊錫的填錫，該等填錫具有低于有機基片分解溫度 的回焊(reflow)溫度，亦即使焊錫的流動足以形成電性連接的溫度。此 外，在封裝件基片的芯片面上的焊墊中使用的焊錫應該具有低于使用 在管腳焊錫中的填錫中的焊錫的回焊溫度。
因此，在本技術領域中有需要將在焊錫中長期確立使用的鉛(Pb) 以其它材料取代，而維持可靠的電接點與所需的機械強度，并也符合 在組合半導體封裝件所需的處理溫度階層，例如在具有機基片的管腳 柵格陣列封裝件中組合覆晶。

發(fā)明內(nèi)容
本發(fā)明管腳對無鉛(lead-free)半導體封裝件。本發(fā)明針對并解決本 技術領域中以其它材料取代在焊錫中的鉛(Pb)的需求，而維持可靠的電 接點(electrical contact)與所需的機械強度，并也符合在組合半導體封裝 件中所需的處理溫度階層(hierarchy)。
在一個實施例中，本發(fā)明包含封裝件基片，該封裝件基片具有一 些在封裝件基片的芯片面上的芯片焊墊(die solder pad)，且一些在封裝 件基片的管腳面上的管腳填錫(pin solder fillet)。該等芯片焊墊具有低于 該管腳填錫的回焊(reflow)溫度的回焊溫度，而該等管腳填錫則具有低 于該封裝件基片的分解溫度的回焊溫度。在本實施例的一個實作中， 該等管腳填錫可包括約90wt。/。至約99wt。/。之間的錫以及約10wt。/。至 1城％的銻。在此實作中，該管腳填錫回悍溫度在約235。C與約247。C之 間，其低于該封裝件基片的分解溫度，亦即低于約275。C。
在一個實作中，該等芯片焊墊可包括約4wt。/。至約8wt。/o之間的鉍、 約2wt。/。至約4 wt %的銀、約0 wt %至約0.7 wt %的銅、以及約87wt。/0 至約92wt。/。的錫。在另一個實作中，該等芯片焊墊可包括約7%至約
20%之間的銦、約2 wt %至約4.5 wt %之間的銀、約0wt。/o至約0.7wt% 之間的銅、約Owt。/。至約0.5wt。/。之間的銻、以及約74.3wt。/。至約90 wt %
之間的錫。在這些實作中，該芯片焊墊回焊溫度在約17(TC與約225'C 之間。在本發(fā)明的所有實施例中，該管腳填錫回焊溫度與該芯片焊墊 回焊溫度皆低于該封裝件基片的分解溫度，亦即低于約275。C。在反復 閱讀下列的詳細描述與伴隨的圖式后，對于熟知本技術領域的人而言， 本發(fā)明的其它特征與優(yōu)點將會變得更加容易而明顯。


圖1顯示依照本發(fā)明的一個實施例的示范的覆晶承載件封裝件， 包括封裝件基片；
圖2說明依照本發(fā)明的一個實施例的示范的無鉛焊錫合金的成分 與其熔化特性，以用于在封裝件基片上形成管腳填錫；以及
圖3說明依照本發(fā)明的一個實施例的示范的無鉛焊錫合金的成分 與其熔化特性，以用于在封裝件基片上形成芯片焊墊。
具體實施例方式
本發(fā)明管腳對無鉛半導體封裝件。下列描述包含有關于本發(fā)明實 作的特定的信息。熟知本技術領域的人士將會了解本發(fā)明可以不同于 在本文中特別討論的方式實行。此外，并不會討論本發(fā)明的一些特定 細節(jié)以免模糊了本發(fā)明。
本發(fā)明的圖式與伴隨的詳細描述僅有關本發(fā)明的示范的實施例。 為了保持簡潔，本發(fā)明的其它實施例并不會特別描述于本文中也不會 特別藉由本發(fā)明的圖式說明。應牢記，除非有用別的方式提及，不然 在圖式中相似或對應的組件可以相似或對應的組件符號表示。
為了提供特定范例的目的與簡化說明本發(fā)明的概念，本文涉及具 有有機封裝件基片的覆晶封裝件。然而，應了解本發(fā)明并不限制于覆 晶封裝件或具有有機基片的封裝件。如圖1所示，覆晶承載件(carrier) 封裝件10包含IC半導體裝置或IC芯片1，其藉由一些焊錫凸塊2機 械地與電性地附著在封裝件基片4的芯片面，該等焊錫凸塊2則連接 至在封裝件基片4上對應的芯片焊墊3。藉由遍布封裝件基片4的內(nèi)部
引線(沒有顯示于圖中)，使芯片焊墊3電性地連接至I/0管腳導腳6。
藉由管腳填錫5，使管腳導腳6焊接至封裝件基片4的管腳面。使用管 腳導腳6以提供電性連接至外部電路。使用"被動焊墊8"(對用于附著 被動組件7至封裝件基片4的焊墊8的簡略說明)使被動組件7附著至 封裝件基片4。
在沒有本發(fā)明的情況下，焊錫凸塊2、芯片焊墊3、管腳填錫5、 與被動焊墊8在焊錫材料中包含大約30%至97wt。/。的鉛(Pb)。本發(fā)明 針對并解決在這些焊錫點中取代鉛(Pb)或減少焊錫的鉛(Pb)含量至不 超過約0.1wt。/。的需求。本發(fā)明也針對與解決在尋找與使用合適的焊錫 材料的挑戰(zhàn)，該等焊錫材料可以形成電性地與機械地可靠的焊錫接合 點(joint)并具有熔化溫度(melting temperature)其適合于例如在覆晶組合 工藝中的工藝溫度階層(process temperature hierarchy)。
在覆晶組合工藝中工藝溫度階層需要在溫度階層鏈(chain)的頂部 上組合管腳導腳6。用于經(jīng)由管腳填錫5附著管腳導腳6至有機封裝件 基片4的處理溫度應該高于在覆晶組合中的任何其它的焊錫接合點， 但應該低于有機封裝件基片4的分解溫度，該分解溫度可例如約275 °C。對管腳填錫5的高回焊處理溫度的需求起因于在后續(xù)牽涉到溫度 的組合步驟期間管腳導腳6不應移動的需求。
用于IC芯片組合工藝的芯片焊墊3的處理溫度應該低于用于管腳 填錫5的溫度以避免在回焊工藝期間管腳導腳6的移動。用于被動組 合的被動焊墊8應該也具有低于用于t腳填錫5的處理溫度以防止管 腳移動，并低于或相等于用于芯片組合工藝的芯片焊墊3。為了防止焊 錫凸塊2的熔化，其熔化溫度應該相等于或大于芯片焊墊3與被動焊 墊8。
接置管腳導腳6在有機封裝件基片4的管腳面表面上的一種技術， 包括使用適當?shù)暮稿a合金以涂覆金屬化墊(metallizedpad)，該等金屬化 墊當作管腳導腳6的登陸部位(landingsite)。這些管腳然后定位于被涂 覆的金屬化墊上，在本發(fā)明中稱其為管腳填錫5，且使焊錫回焊以連結 該等管腳至封裝件基片4。
如上所述，用于附著管腳導腳6至有機封裝件基片4上的金屬化 焊(亦即管腳填錫5)—個需求，焊接溫度不能高于有機封裝件基片4的
分解溫度，而不會不利地危及有機基片的機械完整性。根據(jù)本發(fā)明的 各種實施例，用于連結管腳導腳6至有機封裝件基片4的無鉛焊錫形
成強的機械接合能夠抵抗拉、放置(placement)、或測試(亦即插拔 (socketing)組合的封裝件)，而保持好的電信號。
依照本發(fā)明的一個實施例，有機基片，如圖1的有機封裝件基片4， 包含藉由無鉛管腳填錫5連結至各自的導電墊的一些管腳導腳6，因此 完成沒有鉛(Pb)或有探測不到的低量的鉛(Pb)(例如不大于約0.1wt。/。的 鉛(Pb))的焊錫系統(tǒng)。在一個實作中，本發(fā)明合適的焊錫成分可以被配 帝ij，例如包括約90wt。/。至約99wt。/。的錫(Sn)以及約10wt。/。至約lwt。/o的 銻(Sb)。
在本發(fā)明的實施例中，在有機封裝件基片4上的管腳填錫5具有 大于約23(TC的回焊溫度，亦即使焊錫的流動足以形成電性連接的溫 度，例如從約235。C至約247°C。因此，藉由在從約25(TC至約270°C 的溫度回焊管腳填錫5，可使管腳導腳6機械地與電性地連結至金屬 化。圖2的表1依照本發(fā)明的一個實施例，說明示范的無鉛焊錫合金 的成分與其熔化特性，以用于在封裝件基片4上形成管腳填錫5。
如圖2的表1所示，各種用于管腳填錫5的焊錫合金成分包括約 90wt。/。至約99wt。/o的錫(Sn)以及約10wt。/。至約lwt。/。的銻(Sb)，并具有 固相溫度(solidus temperature)范圍從241°C至235 °C與液相溫度(liquidus temperature)范圍從247。C至235°C。所有這些焊錫合金成分具有低于有 機基片封裝件4的分解溫度的液相溫度，亦即低于275"C。此外，所有 這些用于管腳填錫5的焊錫合金成分的回焊溫度高于芯片焊墊3與被 動焊墊8的回焊溫度。在一個實施例中，管腳填錫5與芯片焊墊3的 各自的回焊溫度的差異至少1(TC至15"C。在另一個實施例中，此差異 為至少5。C。
在本發(fā)明的另一個實施例中，用于附著IC芯片1至封裝件基片4 的芯片焊墊3也是無鉛的，且進一步該無鉛芯片焊墊3具有低于管腳 填錫5的回焊溫度，因此避免管腳導腳6的移動。在這個實施例中， 位于有機封裝件基片4上的芯片焊墊3不包括鉛(Pb)或包括探測不到的 低量的鉛(Pb)，例如低于約0.1wt。/。的鉛(Pb)。
根據(jù)本實施例，本發(fā)明的各種實作包含合適的芯片焊墊3，其包括
約4wt。/o至8wt。/。之間的鉍、約2wt。/。至4wt。/o之間的銀、約0城％至 0.7wt。/。之間的銅、以及約87wt。/。至92wtQ/。之間的錫。在本實施例之其 它實作中，芯片焊墊3包括約7wt。/。至20wt。/。之間的銦、約2wt。/。至 4.5wt。/。之間的銀、約0城％至0.7城％之間的銅、約Owt。/o至0.5城％之 間的銻、以及約74.3wt。/。至90城％之間的錫。
根據(jù)本發(fā)明的上述實施例，位于有機封裝件基片4上的芯片焊墊 不包括鉛(Pb)或包括探測不到的低量的鉛(Pb)，例如低于約0.1wt。/。的鉛 (Pb)。圖3的表2說明使用在芯片焊墊3中的各種示范焊錫合金成分以 完成本實施例的優(yōu)點。如上述所討論，依照本發(fā)明的此實施例與顯示 于圖3的表2的特定示范實作，利用新與新穎的焊錫合金當作芯片焊 墊3以用于互連IC芯片1至有機封裝件基片4。在本實施例的各種實 作中，用于芯片焊墊3的焊錫具有不低于17(TC且不高于225。C的回焊 溫度，亦即使焊錫的流動足以形成電性連接的溫度。
更具體地，如圖3的表2所示，用于芯片焊墊3的各種焊錫合金 成分具有固相溫度范圍從175T:至204。C與液相溫度范圍從185"C至 216°C。所有這些焊錫合金成分具有低于有機基片封裝件4的分解溫度 的液相溫度，亦即低于275"C。此外，所有這些用于芯片焊墊3的焊錫 合金成分的回焊溫度低于在管腳填錫5的回焊溫度，亦即低于23(TC。
因此，在本技術領域有需要將在焊錫中長期確立使用的鉛(Pb)以其 它材料取代，而維持可靠的電接點與所需的機械強度，并也符合在組 合半導體封裝件所需的處理溫度階層，例如在具有機基片的管腳柵格 陣列封裝件中組合覆晶。從本發(fā)明示范實施例的上述描述，明顯可知 各種可用于實行本發(fā)明的概念而不脫離其范圍的技術。例如，雖已揭 露特定無鉛焊錫材料的成分與其對應的回焊溫度，惟該揭露成分的其 它變化顯然地落在本發(fā)明的范圍內(nèi)。此外，雖已利用特定參考一些實 施例而描述本發(fā)明，惟熟知本技術領域的人士會了解可以在形式與細 節(jié)上作改變而不脫離本發(fā)明的精神與范圍。所描述的示范實施例是在 各方面視為說明性的而不是限制性的。也應當了解本發(fā)明不限制描述 于本文中特定的示范實施例，而能在不脫離本發(fā)明的范圍下，具有許 多重新配置、修改、與替換。
因此，已描述了無鉛半導體封裝件。
權利要求
1.一種封裝件基片(4)，具有芯片面與管腳面、位于上述芯片面上的多個芯片焊墊(3)、以及位于上述管腳面上的多個管腳填錫(5)；上述多個芯片焊墊(3)具有芯片焊墊回焊溫度且上述多個管腳填錫(5)具有管腳填錫回焊溫度，其中上述芯片焊墊回焊溫度低于上述管腳填錫回焊溫度，且其中上述管腳填錫回焊溫度低于上述封裝件基片(4)的分解溫度；上述多個芯片焊墊(3)包括約4wt％至約8wt％之間的鉍、約2wt％至約4wt％的銀、約0wt％至約0.7wt％的銅、以及約87wt％至約92wt％的錫。
2. 如權利要求1所述的封裝件基片(4)，其中，上述多個管腳填錫(5)包括約90wt%至約99wt%之間的錫以及約10wt%至lwt%的銻。
3. —種封裝件基片(4)，具有芯片面與管腳面、位于上述芯片面上的多個芯片焊墊(3)、以及位于上述管腳面上的多個管腳填錫(5);上述多個芯片焊墊(3)具有芯片焊墊回焊溫度且上述多個管腳填 錫(5)具有管腳填錫回焊溫度，其中上述芯片焊墊回焊溫度低于上述管腳填錫回焊溫度，且其中上述管腳填錫回焊溫度系低于上述封裝件基片(4)的分解溫度；上述多個芯片焯墊(3)包括約7wt%至約20wt%之間的銦、約2wt% 至約4.5wt%之間的銀、約Owt%至約0.7wt%之間的銅、約Owt%至 0.5wt％之間的銻、以及約74.3wt%至約90wt%之間的錫。
4. 如權利要求3所述的封裝件基片(4)，其中，上述多個管腳填錫(5)包括約90wt%至約99wt%之間的錫以及約10wt%至lwt%的銻。
5. —種封裝件基片(4)，具有芯片面與管腳面、位于上述芯片面上的多個芯片焊墊(3)、以及位于上述管腳面上的多個管腳填錫(5);上述多個芯片焊墊(3)具有芯片焊墊回焊溫度且上述多個管腳填錫(5)具有管腳填錫回焊溫度，其中上述芯片焊墊(3)回焊溫度低 于上述管腳填錫回焊溫度，且其中上述管腳填錫回焊溫度低于上述封 裝件基片(4)的分解溫度；上述多個管腳填錫(5)包括約90wt％至約99城％之間的錫以及約 10wt％至lwt％的銻。
6. 如權利要求5所述的封裝件基片(4)，其中，上述多個芯片焊 墊(3)包括約4wt％至約8wt％之間的鉍、約2wt％至約4wt％的銀、約 Owt％至約0.7wt％的銅、以及約87wt％至約92wtM的錫。
7. 如權利要求5所述的封裝件基片(4)，其中，上述多個芯片焊 墊(3)包括約7wt％至約20wt％之間的銦、約2wt％至約4.5wt％之間 的銀、約Owt％至約0.7wt％之間的銅、約Owt％至約0.5wt％之間的銻、 以及約74.3城％至約90wt％之間的錫。
8. 如權利要求5所述的封裝件基片(4)，其中，倒裝芯片位于上 述芯片面上。
9. 如權利要求8所述的封裝件基片(4)，其中，上述倒裝芯片包 含多個焊接凸塊(2)，其中上述多個焊接凸塊(2)中的每一個附著在 上述多個芯片焊墊(3)的相對應的其中一個上。
10. 如權利要求5所述的封裝件基片(4)，其中，管腳柵格陣列位 于上述管腳面上，上述管腳柵格陣列包含多個管腳導腳(6)，上述多 個管腳導腳(6)的每一個附著在上述多個管腳填錫(5)的相對應的 其中一個上。
全文摘要
一種封裝件基片(package substrate)包含芯片焊墊(die solder pad)以及管腳填錫(pin solder fillet)。管腳填錫可包括約90wt％至約99wt％之間的錫以及約10wt％至1wt％的銻。芯片焊墊可包括約4wt％至約8wt％之間的鉍、約2wt％至約4wt％的銀、約0wt％至約0.7wt％的銅、以及約87wt％至約92wt％的錫。芯片焊墊可包括約7wt％至約20wt％之間的銦、約2wt％至約4.5wt％之間的銀、約0wt％至約0.7wt％之間的銅、約0wt％至約0.5wt％之間的銻、以及約74.3wt％至約90wt％之間的錫。
文檔編號H01L21/60GK101208790SQ200680023364
公開日2008年6月25日 申請日期2006年4月19日 優(yōu)先權日2005年6月27日
發(fā)明者R·N·馬斯特, S·A·安納德, S·帕塔薩拉蒂, Y·C·美 申請人:先進微裝置公司