專(zhuān)利名稱(chēng)：陣列線(xiàn)路基板的制作方法
陣列線(xiàn)路基板方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種陣列線(xiàn)路基板，特別是有關(guān)于一種適用于焊不黏測(cè) 試的陣列線(xiàn)路基板。背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits, IC)的生產(chǎn)主要 可分為三個(gè)階段集成電路的設(shè)計(jì)(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package)。在集成電路的制作中，芯 片(die)是經(jīng)由晶圓(wafer)制作、形成集成電路以及切割晶圓(wafer sawing)等步驟而完成。晶圓具有一主動(dòng)面(active surface),其泛指 晶圓的具有主動(dòng)元件(active device)的表面。在晶圓的集成電路完成 之后，晶圓的主動(dòng)面還配置有多個(gè)焊墊(bonding pad),以使最終由晶 圓切割所形成的芯片，可以經(jīng)由這些焊墊而向外電性連接于一承載器 (carrier)。例如，承載器可以是一導(dǎo)線(xiàn)架(leadframe)或一封裝基板 (package substrate),而芯片可以打線(xiàn)接合(wire bonding)或以覆晶 接合(flip chip bonding)的方式連接至承載器上，使得芯片的這些焊 墊可分別電性連接于承載器的多個(gè)接點(diǎn)，以構(gòu)成一芯片封裝體。就打線(xiàn)接合技術(shù)(wire bonding technology)而言，當(dāng)芯片以一膠 層(epoxy)黏著在封裝基板上之后，接著利用熱壓合(thermal compression)焊接或超音波焊接的方式使得各個(gè)焊線(xiàn)(bonding wire) 的兩端分別連接至芯片與封裝基板上，以使得芯片與封裝基板彼此電性 連接。在上述打線(xiàn)接合的制程中，焊線(xiàn)的兩端是否良好地焊接于芯片的 焊墊和封裝基板的接點(diǎn)上，關(guān)系著芯片封裝體能否正常運(yùn)作，而這也正 是進(jìn)行焊不黏測(cè)試(non-stick test)的目的。請(qǐng)參考圖l所示，它是現(xiàn)有技術(shù)中的一種陣列線(xiàn)路基板的俯視示意 圖。現(xiàn)有陣列線(xiàn)路基板100包括有多個(gè)基板單元110、多個(gè)第一電鍍線(xiàn)120 與多個(gè)切割窗130，而芯片10(僅繪示一個(gè)芯片)配置于基板單元110上， 并借助焊線(xiàn)12與基板單元110上的打線(xiàn)接合墊112電性連接。其中，相鄰 的基板單元110之間是以方格狀的第一電鍍線(xiàn)120相隔，且每一基板單元 110內(nèi)具有多個(gè)第二電鍍線(xiàn)114，以分別將打線(xiàn)接合墊112電性連接至相 鄰側(cè)的第一電鍍線(xiàn)120，并使測(cè)試信號(hào)可經(jīng)由第一電鍍線(xiàn)120上的測(cè)試接 點(diǎn)122到達(dá)第二電鍍線(xiàn)114，再由第二電鍍線(xiàn)114傳導(dǎo)至與其相連接的打 線(xiàn)接合墊112與芯片10上的焊墊。當(dāng)通過(guò)將此測(cè)試信號(hào)回報(bào)至焊不黏測(cè)試系統(tǒng)之后，系統(tǒng)可以判斷焊 線(xiàn)12是否焊接在芯片10的焊墊上。然而，如圖1所示，當(dāng)切割窗130將第 二電鍍線(xiàn)114切斷，甚至將第一電鍍線(xiàn)120也切斷時(shí)，將使得焊不黏測(cè)試 機(jī)制完全失效，造成測(cè)試信號(hào)無(wú)法經(jīng)由完整的第一電鍍線(xiàn)120傳回至測(cè) 試接點(diǎn)122。若以人工目視的方式取代測(cè)試系統(tǒng)進(jìn)行檢測(cè)，以發(fā)現(xiàn)是否 有焊不黏的現(xiàn)象發(fā)生時(shí)，由于人工目視的準(zhǔn)確性較低且必須在打線(xiàn)接合 制程完成后才可進(jìn)行，因此現(xiàn)有的目測(cè)焊不黏技術(shù)的準(zhǔn)確性不佳且存在 無(wú)法及時(shí)發(fā)現(xiàn)焊不黏的問(wèn)題。
發(fā)明內(nèi)容本發(fā)明的主要目的在于提供一種陣列線(xiàn)路基板，其可以提高焊不黏 測(cè)試的準(zhǔn)確性。本發(fā)明的另一目的在于提供一種在打線(xiàn)制程中進(jìn)行焊不黏測(cè)試的方 法，其主要是在打線(xiàn)制程中對(duì)檢測(cè)陣列線(xiàn)路基板上的焊線(xiàn)與芯片及打線(xiàn) 接合墊的焊接狀況進(jìn)行及時(shí)檢測(cè)，從而可以及時(shí)發(fā)現(xiàn)焊不黏的問(wèn)題。為達(dá)成上述目的，本發(fā)明采用如下技術(shù)方案 一種陣列線(xiàn)路基板，其包 括多個(gè)基板單元、多條焊不黏測(cè)試線(xiàn)路與多個(gè)切割窗，其中這些基板單元分 別具有多個(gè)打線(xiàn)接合墊以及多個(gè)電鍍線(xiàn)，且這些電鍍線(xiàn)是分別與這些打線(xiàn)接 合墊相互對(duì)應(yīng)連接，在這些電鍍線(xiàn)中至少有一條為測(cè)試線(xiàn)；這些焊不黏測(cè)試 線(xiàn)路是分別配置于相鄰兩基板單元之間，并將測(cè)試線(xiàn)連接至一測(cè)試接點(diǎn)；這 些切割窗是位于這些基板單元中，并分別切斷除了測(cè)試線(xiàn)之外的這些電鍍線(xiàn)， 而且也未切斷這些焊不黏測(cè)試線(xiàn)路。本發(fā)明的陣列線(xiàn)路基板可以在打線(xiàn)制程中及時(shí)發(fā)現(xiàn)焊不黏的問(wèn)題，其方 法主要包括有以下步驟步驟(a)是利用一打線(xiàn)機(jī)將一第一焊線(xiàn)的第一端焊接于一芯片的其中一 個(gè)焊墊上；步驟(b)是利用打線(xiàn)機(jī)將第一焊線(xiàn)的第二端焊接于與基板上的測(cè)試線(xiàn)電性連接的打線(xiàn)接合墊上；步驟(c)是利用打線(xiàn)機(jī)將一第二焊線(xiàn)的第一端焊接于芯片的下一個(gè)焊墊上；步驟(d)是執(zhí)行焊不黏測(cè)試，其主要是將打線(xiàn)機(jī)電性連接于一測(cè)試器， 且該測(cè)試器是與陣列線(xiàn)路基板上的測(cè)試接點(diǎn)電性連接，如果第一焊線(xiàn)與第二 焊線(xiàn)的焊接狀況良好，測(cè)試器會(huì)接收到一電流信號(hào)，此時(shí)進(jìn)行如下步驟；但 如果測(cè)試器沒(méi)有接收到一電流信號(hào)或該電流信號(hào)小于一默認(rèn)值時(shí)，則表示第 一焊線(xiàn)或第二焊線(xiàn)的焊接狀況不良，此時(shí)需要對(duì)焊接不良處進(jìn)行修檢；步驟(e)是利用打線(xiàn)機(jī)將第二焊線(xiàn)的第二端焊接于其它打線(xiàn)接合墊上， 并切斷第二焊線(xiàn)的第二端與打線(xiàn)機(jī)的連接狀態(tài)；步驟(f)是對(duì)第二焊線(xiàn)執(zhí)行焊不黏測(cè)試，其也是將打線(xiàn)機(jī)電性連接于一 測(cè)試器上，并對(duì)其施加一測(cè)試電流，如果測(cè)試器無(wú)法接收到此電流信號(hào)，表 示第二焊線(xiàn)己經(jīng)焊接良好，可以進(jìn)行下列的步驟；如果測(cè)試器有接收到此電 流信號(hào)，則表示第二焊線(xiàn)的第二端焊接狀況不良，需要對(duì)其進(jìn)行修檢；以及步驟(g)是重復(fù)執(zhí)行步驟步驟(c)至步驟(f)，直至芯片的所有焊墊 與所有打線(xiàn)接合墊均一一接合并測(cè)試完成。在上述步驟(d)中形成有一閉合電路，其由測(cè)試器、測(cè)試接點(diǎn)、連接測(cè) 試接點(diǎn)與測(cè)試線(xiàn)之間的悍不黏測(cè)試線(xiàn)路、測(cè)試線(xiàn)、打線(xiàn)接合墊、第一焊線(xiàn)、 芯片、第二焊線(xiàn)與打線(xiàn)機(jī)組成。相較于現(xiàn)有技術(shù)，本發(fā)明的陣列線(xiàn)路基板可以提供作為焊不黏測(cè)試中測(cè) 試電流流動(dòng)的媒介以避免測(cè)試線(xiàn)路被切割窗切斷而造成焊不黏測(cè)試失效，因 此本發(fā)明的陣列線(xiàn)路基板可以使得焊不黏測(cè)試的準(zhǔn)確性提高。此外，由于本 發(fā)明的陣列線(xiàn)路基板可以在打線(xiàn)接合時(shí)立即進(jìn)行焊不黏測(cè)試，因此本發(fā)明的 陣列線(xiàn)路基板可以使得焊不黏測(cè)試能夠及時(shí)發(fā)現(xiàn)打線(xiàn)接合后的焊不黏問(wèn)題。
圖1是一種現(xiàn)有陣列線(xiàn)路基板的俯視示意圖。圖2是本發(fā)明陣列線(xiàn)路基板的一實(shí)施例的俯視示意圖。圖3是將使用圖2所示的陣列線(xiàn)路基板與芯片進(jìn)行打線(xiàn)接合的制程以及進(jìn) 行焊不黏測(cè)試的示意圖。圖4是圖3中的陣列線(xiàn)路基板與芯片進(jìn)行后續(xù)的打線(xiàn)接合的制程以及進(jìn)行 焊不黏測(cè)試的示意圖。
具體實(shí)施方式請(qǐng)參考圖2，它是本發(fā)明陣列線(xiàn)路基板的其中一實(shí)施例的俯視示意圖。本 實(shí)施例的陣列線(xiàn)路基板200包括多個(gè)基板單元210、多條焊不黏測(cè)試線(xiàn)路220 (如圖3所示)與多個(gè)切割窗230。這些基板單元210分別具有多個(gè)打線(xiàn)接合墊 212以及多個(gè)電鍍線(xiàn)214，且這些電鍍線(xiàn)214是分別與這些打線(xiàn)接合墊212相互 對(duì)應(yīng)連接，而各個(gè)基板單元210的這些電鍍線(xiàn)214中至少保留一條電鍍線(xiàn)(以 下稱(chēng)測(cè)試線(xiàn)214a)不被切割窗230切斷，使其能電性連接至相鄰的焊不黏測(cè)試 線(xiàn)路220。這些焊不黏測(cè)試線(xiàn)路220與電鍍線(xiàn)214是采用現(xiàn)有的電鍍制程而布設(shè)的導(dǎo) 線(xiàn)，因此在電鍍制程之后，可以直接利用電鍍制程所布設(shè)的導(dǎo)線(xiàn)來(lái)作為焊不 黏測(cè)試線(xiàn)路220及測(cè)試線(xiàn)214a，而不需重新在陣列線(xiàn)路基板200上配線(xiàn)。其中， 焊不黏測(cè)試線(xiàn)路220是分別配置于相鄰兩基板單元210之間，并連接測(cè)試線(xiàn) 214a至一測(cè)試接點(diǎn)T，以形成一完整的測(cè)試線(xiàn)路。值得注意的是，在電鍍制程 之后，位于每一基板單元210中的這些切割窗230分別切斷除了測(cè)試線(xiàn)214a之 外的這些電鍍線(xiàn)214，但未切斷這些焊不黏測(cè)試線(xiàn)路220。在本實(shí)施例中，這 些切割窗230可以通過(guò)采用光蝕刻、濕式蝕刻或干式蝕刻的方式而形成，其用 以使得除了測(cè)試線(xiàn)214a之外的這些電鍍線(xiàn)214與這些焊不黏測(cè)試線(xiàn)路220之間 形成斷路。就位置而言，在本實(shí)施例中，這些切割窗230可大致上平行于相鄰的這些 焊不黏測(cè)試線(xiàn)路220，且這些切割窗230與相鄰的焊不黏測(cè)試線(xiàn)路220相隔約50 微米。就外型而言，在本實(shí)施例中，這些切割窗230的寬度W大約為100 200 微米。由于這些切割窗230是用來(lái)使得除了測(cè)試線(xiàn)214a之外的這些電鍍線(xiàn)214 與這些焊不黏測(cè)試線(xiàn)路220之間形成斷路，因此在不影響上述功能的前提下， 這些切割窗230的位置與外型可依照設(shè)計(jì)者的需求而有所改變，本實(shí)施例僅用 以舉例而非限定本發(fā)明。以下就使用本實(shí)施例的陣列線(xiàn)路基板200與芯片20進(jìn)行打線(xiàn)接合制程與 焊不黏測(cè)試作一說(shuō)明。請(qǐng)參考圖3，它表示使用圖2中所示的陣列線(xiàn)路基板而 與芯片進(jìn)行打線(xiàn)接合制程以及焊不黏測(cè)試的示意圖，而為了便于以下說(shuō)明， 圖3僅示意性地繪制出一個(gè)芯片20黏著于其中一基板單元210上。在本實(shí)施例 中，打線(xiàn)接合制程包括下列步驟首先，利用一打線(xiàn)機(jī)30將一第一焊線(xiàn)40的 第 -端42焊接在芯片20的其中一個(gè)焊墊22上；接著，為了不使第一焊線(xiàn)40接
觸芯片20的周邊區(qū)域，打線(xiàn)機(jī)30拉出一線(xiàn)弧且將第一焊線(xiàn)40的第二端44焊接 至與測(cè)試線(xiàn)214a電性連接的打線(xiàn)接合墊212a上；接著，打線(xiàn)機(jī)30將一第二焊 線(xiàn)50的第一端52焊接于芯片20的下一個(gè)焊墊22上。此時(shí)，執(zhí)行焊不黏測(cè)試。由于打線(xiàn)機(jī)30電性連接于一具有探針62的測(cè)試 器60，且探針62與測(cè)試接點(diǎn)T相電性連接，因此經(jīng)由上述打線(xiàn)接合制程的第一 焊線(xiàn)40與第二焊線(xiàn)50若焊接狀況良好，則探針62、與探針62接觸的測(cè)試接點(diǎn)T、 連接測(cè)試接點(diǎn)T與測(cè)試線(xiàn)214a之間的焊不黏測(cè)試線(xiàn)路220、測(cè)試線(xiàn)214a、打線(xiàn) 接合墊212a、第一焊線(xiàn)40、芯片20、第二焊線(xiàn)50與打線(xiàn)機(jī)30將形成一閉合電 路(closed circuit)。此時(shí)，若有一電流由打線(xiàn)機(jī)30而流向第二悍線(xiàn)50時(shí)，則 測(cè)試器60可接收到此電流信號(hào)。相反地，若測(cè)試器60接收不到電流信號(hào)或所 接收的電流信號(hào)小于一默認(rèn)值時(shí)，則表示第一焊線(xiàn)40或第二焊線(xiàn)50的焊接狀 況不良。接下來(lái)，要進(jìn)行后續(xù)的打線(xiàn)接合制程。請(qǐng)參考圖4，其表示圖3的陣列線(xiàn) 路基板與芯片進(jìn)行后續(xù)打線(xiàn)接合制程以及焊不黏測(cè)試的示意圖。打線(xiàn)機(jī)30將 第二焊線(xiàn)50的第二端54焊接于基板單元210的其它的打線(xiàn)接合墊212上，且切 斷第二焊線(xiàn)50的第二端54與打線(xiàn)機(jī)30的連接狀態(tài)。接著還要繼續(xù)對(duì)上述第二焊線(xiàn)50執(zhí)行焊不黏測(cè)試。由于打線(xiàn)機(jī)30與第二 焊線(xiàn)50不再相連，因此上述的閉合電路形成開(kāi)路(opencircuit)。此時(shí)，若有 一電流由打線(xiàn)機(jī)30而流向第二焊線(xiàn)50時(shí)，則測(cè)試器60無(wú)法接收到此電流信號(hào)。 相反地，若測(cè)試器60仍可接收到電流信號(hào)，則表示第二焊線(xiàn)50的第二端54與 打線(xiàn)機(jī)30之間的連接并未完全切斷，而且第二焊線(xiàn)50的第二端54可能因未完 全切斷而遭受打線(xiàn)機(jī)30的拉扯進(jìn)而導(dǎo)致焊接狀況不良。然后，重復(fù)進(jìn)行上述步驟，直到芯片20的所有焊墊22與基板單元210的所 有打線(xiàn)接合墊212的打線(xiàn)接合制程與焊不黏測(cè)試都完成為止。最后，利用切割 刀具沿著現(xiàn)有電鍍制程所布設(shè)的導(dǎo)線(xiàn)(即方格狀的焊不黏測(cè)試線(xiàn)路220)，將 幾組封裝基板切開(kāi)成多個(gè)獨(dú)立的基板單元210，以切斷相連的測(cè)試線(xiàn)與焊不黏 測(cè)試線(xiàn)路。每一個(gè)打線(xiàn)制程所完成的芯片20及其基板單元210的接合結(jié)構(gòu)經(jīng)由 后續(xù)的封膠、植球等步驟便可形成不同型態(tài)的芯片封裝體，在此不再詳述。綜上所述，本發(fā)明的陣列線(xiàn)路基板具有下列優(yōu)點(diǎn) (一)由于本發(fā)明的陣列線(xiàn)路基板具有完整的測(cè)試線(xiàn)路，其可提供作為 焊不黏測(cè)試中測(cè)試電流流動(dòng)的媒介以避免測(cè)試線(xiàn)路被切割窗切斷而造成焊不
黏測(cè)試失效。(二)由于本發(fā)明的陣列線(xiàn)路基板可在打線(xiàn)接合后立即進(jìn)行焊不黏測(cè)試， 因此與現(xiàn)有目測(cè)焊不黏技術(shù)相較，本發(fā)明陣列線(xiàn)路基板可以利用焊不黏測(cè)試 及時(shí)發(fā)現(xiàn)打線(xiàn)接合后的焊不黏問(wèn)題。
權(quán)利要求
1. 一種陣列線(xiàn)路基板，包括有多個(gè)基板單元、多條分別配置于相鄰兩基 板單元之間的焊不黏測(cè)試線(xiàn)路及多個(gè)位于這些基板單元中的切割窗，其中這 些基板單元分別具有多個(gè)打線(xiàn)接合墊以及多個(gè)電鍍線(xiàn)，且這些電鍍線(xiàn)是分別 與這些打線(xiàn)接合墊相互對(duì)應(yīng)連接，其特征在于在位于基板單元上的這些電 鍍線(xiàn)中至少有一條為測(cè)試線(xiàn)，多條焊不黏測(cè)試線(xiàn)路可將測(cè)試線(xiàn)連接至一測(cè)試接點(diǎn)，而這些切割窗則分別切斷除了測(cè)試線(xiàn)之外的這些電鍍線(xiàn)，而且未切斷 這些焊不黏測(cè)試線(xiàn)路。
2. 如權(quán)利要求l所述的陣列線(xiàn)路基板，其特征在于這些切割窗是以光 蝕刻的方式形成的。
3. 如權(quán)利要求1所述的陣列線(xiàn)路基板，其特征在于這些切割窗是以濕 式蝕刻或干式蝕刻的方式形成的。
4. 如權(quán)利要求1所述的陣列線(xiàn)路基板，其特征在于這些切割窗平行于 相鄰的這些焊不黏測(cè)試線(xiàn)路。
5. 如權(quán)利要求1所述的陣列線(xiàn)路基板，其特征在于這些切割窗寬度范圍在100 200微米之間。
6. 如權(quán)利要求1所述的陣列線(xiàn)路基板，其特征在于這些切割窗與相鄰 的焊不黏測(cè)試線(xiàn)路相隔50微米。
7. —種在打線(xiàn)制程中進(jìn)行焊不黏測(cè)試的方法，用來(lái)檢測(cè)陣列線(xiàn)路基板上的焊線(xiàn)與芯片及打線(xiàn)接合墊的焊接狀況，其特征在于該方法主要包括有如 下步驟步驟(a)是利用一打線(xiàn)機(jī)將一第一焊線(xiàn)的第一端焊接于一芯片的其中一個(gè)焊墊上；步驟(b)是利用打線(xiàn)機(jī)將第一焊線(xiàn)的第二端焊接于與基板上的測(cè)試線(xiàn)電 性連接的打線(xiàn)接合墊上；步驟(C)是利用打線(xiàn)機(jī)將一第二焊線(xiàn)的第一端焊接于芯片的下一個(gè)悍墊上；步驟(d)是執(zhí)行焊不黏測(cè)試，其主要是將打線(xiàn)機(jī)電性連接于一測(cè)試器， 且該測(cè)試器是與陣列線(xiàn)路基板上的測(cè)試接點(diǎn)電性連接，如果第一焊線(xiàn)與第二 焊線(xiàn)的焊接狀況良好，測(cè)試器會(huì)接收到一電流信號(hào)，此時(shí)進(jìn)行如下步驟；但 如果測(cè)試器沒(méi)有接收到一電流信號(hào)或該電流信號(hào)小于一默認(rèn)值時(shí)，則表示第 一焊線(xiàn)或第二焊線(xiàn)的焊接狀況不良，此時(shí)需要對(duì)焊接不良處進(jìn)行修檢；步驟(e)是利用打線(xiàn)機(jī)將第二焊線(xiàn)的第二端焊接于其它打線(xiàn)接合墊上， 并切斷第二焊線(xiàn)的第二端與打線(xiàn)機(jī)的連接狀態(tài)；步驟(f)是對(duì)第二焊線(xiàn)執(zhí)行焊不黏測(cè)試，其也是將打線(xiàn)機(jī)電性連接于一 測(cè)試器上，并對(duì)其施加一測(cè)試電流，如果測(cè)試器無(wú)法接收到此電流信號(hào)，表 示第二焊線(xiàn)已經(jīng)焊接良好，可以進(jìn)行下列的步驟；如果測(cè)試器有接收到此電 流信號(hào)，則表示第二焊線(xiàn)的第二端焊接狀況不良，需要對(duì)其進(jìn)行修檢；以及步驟(g)是重復(fù)執(zhí)行步驟步驟(c)至步驟(f)，直至芯片的所有焊墊 與所有打線(xiàn)接合墊均一一接合并測(cè)試完成。
8.如權(quán)利要求7所述的方法，其特征在于在步驟(d)中形成有一閉合 電路，其由測(cè)試器、測(cè)試接點(diǎn)、連接測(cè)試接點(diǎn)與測(cè)試線(xiàn)之間的焊不黏測(cè)試線(xiàn) 路、測(cè)試線(xiàn)、打線(xiàn)接合墊、第一焊線(xiàn)、芯片、第二焊線(xiàn)與打線(xiàn)機(jī)組成。
全文摘要
本發(fā)明公開(kāi)一種陣列線(xiàn)路基板，其包括多個(gè)基板單元、多條焊不黏測(cè)試線(xiàn)路與多個(gè)切割窗。這些基板單元分別具有多個(gè)打線(xiàn)接合墊以及多個(gè)電鍍線(xiàn)，且這些電鍍線(xiàn)是分別連接對(duì)應(yīng)的這些打線(xiàn)接合墊，其中在這些電鍍線(xiàn)中有至少一條為測(cè)試線(xiàn)。這些焊不黏測(cè)試線(xiàn)路分別配置于相鄰兩基板單元之間，并將測(cè)試線(xiàn)連接至一測(cè)試接點(diǎn)。這些切割窗位于這些基板單元中，這些切割窗分別切斷除了測(cè)試線(xiàn)之外的這些電鍍線(xiàn)，且未切斷這些焊不黏測(cè)試線(xiàn)路。
文檔編號(hào)H01L21/66GK101123240SQ20061011102
公開(kāi)日2008年2月13日 申請(qǐng)日期2006年8月9日 優(yōu)先權(quán)日2006年8月9日
發(fā)明者田云翔, 陳盈志 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司