專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法。
背景技術：
近年來，人們開始普遍使用金屬—絕緣體—金屬(下文為MIM)型的電容器元件，其寄生電阻和寄生電容明顯小于傳統(tǒng)的MOS型電容器元件。MIM型電容器元件也可以被集成在邏輯器件中從而組成一個單片芯片。為了獲得這種結構，必須結合這兩種器件的結構和制造工藝。邏輯器件通常包括層疊在多層中的互連部分。因此，如何使MIM型電容器元件的結構和工藝適用于多層互連結構是一個關鍵的技術問題。從這些觀點來看，已經(jīng)研發(fā)出了一種工藝，通過該工藝使用與建立邏輯器件的多層互連結構的方法類似的方法來形成MIM型電容器元件。
在多數(shù)傳統(tǒng)情況中，正如日本公開專利申請第2003-258107號中所述的那樣，MIM型電容器元件形成在其下面沒有配置互連部分的區(qū)域中，并且很少形成在配置了密集的精細互連部分的區(qū)域上。

發(fā)明內(nèi)容
但是，目前已經(jīng)實現(xiàn)了非常高度的集成化，為了減少半導體器件的尺寸，在密集配置了互連部分的區(qū)域的上層形成MIM型電容器元件半導體器件變得非常必要。在這點上，本發(fā)明的發(fā)明人確定以下問題是必須克服的。
目前，由于銅的低阻抗性，在邏輯器件中普遍使用銅來構成多層互連部分。例如當與鋁比較時，很難對銅進行干蝕刻處理。因此，通常使用大馬士革(Damascene，金屬鑲嵌)工藝來形成銅互連部分。在大馬士革工藝中，首先在絕緣層(例如氧化硅層)上形成溝槽，其后形成阻擋金屬層以阻礙銅的擴散。然后，例如通過電鍍用銅來充填該溝槽，接下來進行化學機械拋光(下文為CMP)，由此形成互連部分。
由于一旦通過CMP工藝將過多的銅和阻擋層金屬從該互連部分的表面以及在其附近的絕緣層的表面上除去，則認為這些表面應當是平整的。但是，正如在以下文獻J.Noguchi等，“Influence of Post-CMPCleaning on Cu Interconnects and TDDB Reliability”，IEEETRANSACTIONS ON ELECTRON DEVICES，第52卷第5號，2005年5月，第934-941頁(非專利文獻1)中所描述的那樣，一旦嚴格觀察，就會發(fā)現(xiàn)在互連的邊緣部分形成了陡峭的水平差。
圖7A和7B示出了具有這種水平差的互連部分的示意性截面圖。通過單大馬士革工藝，在這些圖中所示的氧化層201中的互連部分202a、202b、202c由銅構成。在互連部分202a、202b、202c上，設置罩層(擴散阻擋層)203。
如圖所示，在互連部分202a、202b、202c的上表面上形成了水平差。正如非專利文獻1中所描述的那樣，猜測的原因包括在CMP工藝期間中所發(fā)生的凹坑(或碟形缺陷，dishing)以及在CMP工藝之后的清洗過程中所發(fā)生的蝕刻或腐蝕。水平差的深度部分取決于形成互連部分的工藝條件，該深度可以達到50甚至一百幾十納米。如圖7B所示，在單獨形成的互連部分202C的邊緣部分處可以看到特別陡峭的水平差。
如圖8A到8C所示，當MIM型電容器元件直接或者經(jīng)由絕緣層形成在具有這種陡峭水平差的互連部分202a、202b、202c上時，MIM型電容器元件220的電極205、207和電介質(zhì)層(電容器絕緣層)206也會經(jīng)受該水平差。圖8A示出了一半導體器件的橫截面圖，在該半導體器件中MIM型電容器元件220直接形成在互連部分202a、202b上。圖8B示出了一半導體器件的橫截面圖，在該半導體器件中MIM型電容器元件220經(jīng)由由氧化硅層所構成的絕緣層204形成在互連部分202a、202b上。圖8C示出了一半導體器件的橫截面圖，在該半導體器件中MIM型電容器元件220經(jīng)由絕緣層204形成在互連部分202c上。
因此，正如日本特開專利公開第2002-353324號中所述的那樣，當MIM型電容器元件220遭受水平差時，電介質(zhì)層206在穩(wěn)定性方面會遭受退化。尤其是，電介質(zhì)層206的擊穿電壓會局部降低。這會降低MIM型電容器元件220的成品率，并且也降低在其使用過程中的可靠性。
根據(jù)本發(fā)明，提供了一種半導體器件，其包括設置在半導體基片上的第一絕緣層；埋入所述第一絕緣層中的導體；設置在所述第一絕緣層和所述導體上的第二絕緣層；設置在所述第二絕緣層上的下部電極；設置在與至少一部分所述導體相對的所述下部電極上的區(qū)域中的電容器絕緣層；和設置在所述電容器絕緣層上的上部電極；其中，所述第二絕緣層和所述下部電極之間的分界面大體上是平的；并且在所述第二絕緣層的所述第一絕緣層和所述導體一側(cè)的表面上，在與所述電容器絕緣層相對的位置處包括不平坦部分。
在這種構造的半導體器件中，下部電極、電容器絕緣層和上部電極構成了MIM型電容器元件。這里，在第二絕緣層和下部電極之間的分界面大體上是平的。因此，盡管第二絕緣層的下表面(在第一絕緣層和導體的一側(cè))包括不平坦部分，但是電容器元件不會因此受到影響。這種結構防止了電容器絕緣層的擊穿電壓的下降。
根據(jù)本發(fā)明，還提供一種制造半導體器件的方法，其包括在半導體基片上形成第一絕緣層；形成導體以便將所述導體埋入所述第一絕緣層中；在所述第一絕緣層和所述導體上形成第二絕緣層；對所述第二絕緣層的表面進行平坦化處理；在經(jīng)平坦化處理后的所述第二絕緣層的所述表面上形成下部電極；在與至少一部分所述導體相對的所述下部電極上的區(qū)域中形成電容器絕緣層；和在所述電容器絕緣層上形成上部電極。
在這樣安排的制造方法中，在第二絕緣層上形成下部電極之前平坦化第二絕緣層的表面。因此，即使當?shù)诙^緣層的下表面包括不平坦部分時，形成在第二絕緣層上的電容器元件也不會因此受到影響。這種制造方法防止了電容器絕緣層的擊穿電壓的下降。
因此，本發(fā)明提供一種包括MIM型電容器元件的半導體器件，這種半導體器件提高了成品率并且使得可靠性更為優(yōu)越，同時還提供了一種制造這種半導體器件的方法。


結合附圖根據(jù)以下詳細的描述可以清楚了解本發(fā)明的上述和其它目的、優(yōu)點和特征，其中圖1示出了根據(jù)本發(fā)明實施例的半導體器件的橫截面圖；圖2示出了圖1中的半導體器件的一部分的放大橫截面圖；圖3A和3B逐步地示出了一種制造根據(jù)本發(fā)明實施例的半導體器件的方法的橫截面圖；圖4A和4B逐步地示出了一種制造根據(jù)本發(fā)明實施例的半導體器件的方法的橫截面圖；圖5示出了半導體器件的一個變形的橫截面圖；圖6示出了半導體器件的另一個變形的橫截面圖；圖7A和7B示出了傳統(tǒng)半導體器件的橫截面圖，用以解釋其缺陷；和圖8A到8C示出了傳統(tǒng)半導體器件的橫截面圖，用以解釋其缺陷。
具體實施例方式
在此參考示意性的具體實施例描述本發(fā)明。本領域技術人員可以認識到，使用本發(fā)明的教導可以實現(xiàn)許多可選實施例，并且本發(fā)明并不限于用于解釋目的所示例出的各實施例。
以下，將會參考附圖詳細描述根據(jù)本發(fā)明的半導體器件及其制造方法的示例性實施例。在附圖中，相同的組成部分給出相同的附圖標記，并且在適當?shù)那闆r下不會重復完全相同的描述。
圖1示出了根據(jù)本發(fā)明實施例的半導體器件的橫截面圖。半導體器件1包括絕緣中間層10(第一絕緣層)、互連部分12a到12c(導體)、絕緣中間層20(第二絕緣層)以及電容器元件30。經(jīng)由另一個絕緣中間層(例如，埋入其內(nèi)帶有接觸栓塞的絕緣中間層)將絕緣中間層10放置在例如硅基片的半導體基片(未示出)上。
絕緣中間層10(在各互連部分之間的絕緣中間層)包括埋入其中的互連部分12a到12c。互連部分12a到12c可以是電源互連部分。除了互連部分12a到12c以外，絕緣中間層10還包括埋入其中的互連部分12d?；ミB部分12d是充當除了電容器元件30以外的元件(例如晶體管或者電阻元件)的互連部分。在本實施例中，互連部分12a到12d是銅互連部分。這里，沿著絕緣中間層10與各個互連部分12a到12d之間的分界面，提供了阻擋金屬層(未示出)用以阻止銅的擴散。絕緣中間層10可以是氧化硅層。
經(jīng)由阻擋金屬層40，在絕緣中間層10和互連部分12a到12d上提供絕緣中間層20。絕緣中間層20可以由任何材料組成，只要該材料構成了一種能夠接受由CMP工藝等進行平坦化處理的絕緣層，具體地可以是氧化硅層。絕緣中間層20可以具有200到400nm的厚度。擴散阻擋層40用于阻止銅的擴散，而且在形成通孔栓52c的時候還充當蝕刻阻止層，這會在隨后描述。擴散阻擋層40的合適材料包括SiCN和氮化硅薄膜(SiNx)。擴散阻擋層40可以具有50到150nm的厚度。
在絕緣中間層20上提供電容器元件30。電容器元件30是MIM型電容器元件，并且包括位于絕緣中間層20上的下部電極32、位于下部電極32上的電容器絕緣層34以及位于電容器絕緣層34上的上部電極36。在平面圖中，電容器絕緣層34和上部電極36的面積小于下部電極34的面積，并且位于下部電極32的一部分上。電容器絕緣層34和上部電極36所處的區(qū)域與互連部分12a到12c的至少一部分(在本實施例中為互連部分12a和12b)相對。換句話說，在平面圖中，該區(qū)域與互連部分12a到12c的至少一部分重疊。這里，盡管在遍及整個下部電極32上提供了構成電容器絕緣層34的絕緣層，但是僅僅插入在下部電極32和上部電極36之間的那部分絕緣層構成了電容器絕緣層34。除了電容器絕緣層34以外的該絕緣層的其余部分在形成通孔栓52b時充當蝕刻阻止層。
下部電極32的合適材料包括這樣的金屬，諸如氮化鈦(TiN)、氮化鉭(TaN)和氮化鎢(WN)。上部電極36可以由與下部電極的材料相同或者不同的材料組成。電容器絕緣層34的合適材料包括氮化硅膜、ZrO、TaO和ZrTaO。電容器絕緣層34可以通過化學氣相淀積(下文為CVD)或者反應濺射法來形成。下部電極32、電容器絕緣層34和上部電極36的厚度可以分別為150到300nm、10到20nm以及100到200nm。
這里，在絕緣中間層20和電容器元件30之間的分界面S1大體上是平的。在對應于電容器絕緣層34的位置處，絕緣中間層20的下表面S2(在絕緣中間層10和互連部分12a到12c的一側(cè))包括不平坦的部分。詳細的說，如圖2所示，互連部分12b、12c的表面相對于絕緣中間層10的表面是凹陷的，因而在相應的互連部分和絕緣中間層10之間產(chǎn)生了不平坦的形狀。進一步關注每個互連部分的表面，可以理解，其外圍部分從中央部分凹陷，因此在中央部分和外圍部分之間產(chǎn)生了水平差。因此，從分界面S1到外圍部分的距離A、從分界面S1到中央部分的距離C以及從分界面S1到絕緣中間層10的距離B定義了這樣的關系B＜C＜A。
返回參考圖1，在絕緣中間層20上提供絕緣中間層50(第三絕緣層)以便覆蓋電容器元件30。絕緣中間層50可以是氧化硅層，并且可以具有500到1000nm的厚度。絕緣中間層50包括埋入其中的通孔栓52a到52c。通孔栓52a和通孔栓52b分別連接到上部電極36和下部電極32上。通孔栓52c連接到互連部分12d。
在絕緣中間層50上，經(jīng)由絕緣層60提供絕緣中間層70(第四絕緣層)。絕緣中間層70可以是氧化硅層。絕緣中間層70包括埋入其中的互連部分72a到72c?；ミB部分72a、72b分別連接到通孔栓52a、52b?；ミB部分72c連接到通孔栓52c。絕緣層60在形成互連部分72a到72c時充當蝕刻阻止層。與擴散阻擋層40類似，絕緣層60的合適材料包括SiCN和氮化硅薄膜。優(yōu)選地，絕緣層60可以具有50到200nm的厚度。
在本實施例中，與互連部分12a到12c一樣，通孔栓52a到52c和互連部分72a到72c由銅構成。
現(xiàn)在參考圖3A到3B，將描述制造這種半導體器件1的方法，作為制造根據(jù)本發(fā)明的半導體器件的方法的一個實施例。首先，通過CVD法在包括晶體管和電阻元件的半導體基片(未示出)上形成絕緣中間層10。然后通過CMP法平坦化絕緣中間層10的上表面。當由于淀積，絕緣中間層10的上表面就已平整時，可以跳過這個步驟。
其后，進行光刻蝕法和干蝕刻工藝以形成用于互連部分12a到12d的互連部分溝槽。然后以大約30到50nm的厚度在各處形成氮化鉭(TaN)的阻擋金屬(未示出)，然后以50到200nm的厚度淀積銅種子層，并且通過電鍍工藝以500到1000nm的厚度淀積銅層。然后進行CMP工藝以拋光銅層直到暴露出絕緣中間層10的上表面。在這個階段，得到互連部分12a到12d。此后，進行濺射工藝以形成擴散阻擋層40。在完成這個工藝以后，陡峭的水平差顯露在互連部分12a到12c以及形成于其上的擴散阻擋層上。參看圖7已經(jīng)描述了水平差的形成機制。
在擴散阻擋層40上，通過CVD工藝淀積氧化硅層20a，其隨后被制成絕緣中間層20。一旦淀積，氧化硅層20a的表面包括了與擴散阻擋層40一樣的陡峭水平差(圖3A)。然后對氧化硅層20a進行CMP工藝用以平坦化該表面。表面平坦化處理方法并不限于CMP工藝，而替代地，可以將光致抗蝕劑施加到氧化硅層20a，其后進行深蝕刻工藝以除去部分光致抗蝕劑以及部分氧化硅層。
在具有這樣被平坦化處理后的表面的絕緣中間層20上，通過濺射工藝對將被制成下部電極32的氮化鈦層32a、以及將被制成電容器絕緣層34的絕緣層34a(圖3B)進行淀積。然后進行光刻蝕法和干蝕刻工藝以將氮化鈦層32a和絕緣層34a成型為希望的圖案。在這個階段，得到了下部電極32。此后，對將被制成上部電極36的氮化鈦層36a(圖4A)進行淀積，接下來使用圖4A所示的掩模M1通過光刻蝕法和干蝕刻工藝將絕緣層34a和氮化鈦層36a成型為希望的圖案。在這個階段，獲得了電容器絕緣層34和上部電極36。
然后，進行CVD工藝以形成絕緣中間層50從而覆蓋電容器元件30，接著通過CMP工藝對絕緣中間層50的表面進行平坦化處理。這里，再次進行光刻蝕法和干蝕刻工藝以形成用于通孔栓52a、52b和52c的溝槽。在通過與形成互連部分12a到12d的工藝類似的工藝形成阻擋金屬、銅種子層和銅層之后，進行CMP工藝以對銅層拋光，直到暴露出絕緣中間層50的表面。在這個階段，獲得了通孔栓52a到52c(圖4B)。
然后，通過濺射工藝，在絕緣中間層50和通孔栓52a到52c上形成絕緣層60。在絕緣層60上形成絕緣中間層70。而且，在通過光刻蝕法和干蝕刻工藝在絕緣中間層70中形成互連溝槽之后，通過與形成互連部分12a到12d的工藝類似的工藝形成互連部分72a到72c。因此，得到了圖1所示的半導體器件1。
前述實施例提供了以下有益的效果。在本實施例中，在絕緣中間層20上形成下部電極32之前對絕緣中間層20的表面進行平坦化處理。因此，在半導體器件1中，在絕緣中間層20和下部電極32之間的分界面S1大體上是平整的。因此，盡管絕緣中間層20的下表面S2包括了不平坦的部分，但是也不會因此而影響電容器元件30。這種結構防止了電容器絕緣層的擊穿電壓的降低。因而，上述實施例提供了包括電容器元件30的半導體器件1，該半導體器件獲得了更高的成品率并且提供了更為優(yōu)越的可靠性，還提供了制造這種半導體器件1的方法。
互連部分12a到12c的表面相對于絕緣中間層10的表面凹陷。因此，從分界面S1到相應的互連部分12a到12c的距離比從分界面S1到絕緣中間層10的距離要長。這種結構抑制了在下部電極32和互連部分12a到12c之間所產(chǎn)生的電場的量級，因而獲得了絕緣中間層20的較高的擊穿電壓。為了這個目的，可以選擇增加絕緣中間層20的厚度。但是，過度增加絕緣中間層20的厚度會使得通孔栓52c的形成復雜化，這是不希望的。相反，在上述實施例中，對分界面S1進行平坦化處理以使得從絕緣中間層20的厚度上反映出絕緣中間層20的下表面S2的不平坦形狀。這種安排允許抑制電場的量級而不會使得通孔栓52c的形成工藝復雜化。
互連部分12a到12c是銅互連，其通過大馬士革工藝形成。已經(jīng)敘述過，在大馬士革工藝中，水平差易于出現(xiàn)在絕緣中間層10和互連部分12a到12c的表面上，因而，由于上述實施例保護了電容器元件30免于受到有可能施加在其上的水平差的影響，因此該實施例是特別有利的。
下部電極32的面積比電容器絕緣層34和上部電極36的面積大。因此，將通孔栓52b連接到下部電極32的一個區(qū)域上，其中在該區(qū)域中不存在電容器絕緣層34和上部電極36，這允許從半導體器件1的上部方向(從絕緣中間層70一側(cè))接觸下部電極32。
根據(jù)本發(fā)明的半導體器件及其制造方法不限于上述實施例，而可以作出各種變型。為了引用一些實施例，可以僅淀積一個互連部分以與電容器絕緣層34相對，如圖5和6所示。在這些圖中，電容器絕緣層34位于分別與互連部分12e和互連部分12f相對的區(qū)域中。如圖5所示，電容器絕緣層34可以與整個互連部分12e相對，或者如圖6所示，可以與部分互連部分12f相對。這里，在圖5中，在互連部分72a和互連部分72b之間提供了連接到除了電容器元件30以外的元件的互連部分72d。
盡管在本實施例中由互連部分表示導體，但是導體可以是虛擬的接觸栓塞，而并不限于互連。導體可以由主要包含銅并添加鋁或者金的金屬組成，而并不限于銅。注意，這里所提及的銅包括“主要包含銅的金屬”。
盡管在本實施例中由氧化硅層表示第一到第四絕緣層，但是絕緣層可以是SiOF、有機低k層或者無機低k層，或者它們的復合層，而不限于氧化硅層。
而且，盡管本實施例提供一種方法，該方法包括通過單大馬士革工藝單獨形成通孔栓(通孔栓52a到52c)和互連部分(互連部分72a到72c)，但是也可以采用雙大馬士革工藝以便同時一起形成通孔栓和互連部分。
顯而易見本發(fā)明并不限于上述實施例，并且在不脫離本發(fā)明的保護范圍和精神的情況下可以作出修改和變化。
權利要求
1.一種半導體器件，包括設置在半導體基片上的第一絕緣層；埋入所述第一絕緣層中的導體；設置在所述第一絕緣層和所述導體上的第二絕緣層；設置在所述第二絕緣層上的下部電極；設置在與至少一部分所述導體相對的所述下部電極上的區(qū)域中的電容器絕緣層；和設置在所述電容器絕緣層上的上部電極；其中，所述第二絕緣層和所述下部電極之間的分界面大體上是平整的；并且在所述第二絕緣層的所述第一絕緣層和所述導體一側(cè)的表面上，在與所述電容器絕緣層相對的位置處包括不平坦部分。
2.如權利要求1所述的半導體器件，其中所述導體的表面相對于所述第一絕緣層表面凹陷。
3.如權利要求1所述的半導體器件，其中所述第二絕緣層經(jīng)由擴散阻擋層設置在所述第一絕緣層和所述導體上。
4.如權利要1所述的半導體器件，其中所述導體是電源互連部分。
5.如權利要1所述的半導體器件，其中所述導體是主要包含銅的金屬。
6.一種制造半導體器件的方法，包括在半導體基片上形成第一絕緣層；形成導體以便將所述導體埋入所述第一絕緣層中；在所述第一絕緣層和所述導體上形成第二絕緣層；對所述第二絕緣層的表面進行平坦化；在經(jīng)平坦化后的所述第二絕緣層的表面上形成下部電極；在與至少一部分所述導體相對的所述下部電極上的區(qū)域中形成電容器絕緣層；和在所述電容器絕緣層上形成上部電極。
7.如權利要6所述的方法，其中，所述的形成導體的步驟包括通過大馬士革工藝形成主要包含銅的金屬作為所述導體。
全文摘要
本發(fā)明涉及一種半導體器件及其制造方法。半導體器件1包括絕緣中間層10、互連部分12a到12c、絕緣中間層20以及電容器元件30。在絕緣中間層10和互連部分12a到12d上，經(jīng)由擴散阻擋層40提供絕緣中間層20。在絕緣中間層20上提供電容器元件30。電容器元件30是MIM型電容器元件，并且包括位于絕緣中間層20上的下部電極32、位于下部電極32上的電容器絕緣層34、以及位于電容器絕緣層34上的上部電極36。在絕緣中間層20和電容器元件30之間的分界面S1大體上是平的。絕緣中間層20的下表面S2在與電容器絕緣層34對應的位置處包括不平坦部分。
文檔編號H01L21/822GK1913158SQ20061011100
公開日2007年2月14日 申請日期2006年8月11日 優(yōu)先權日2005年8月12日
發(fā)明者竹脅利至, 戶田猛 申請人:恩益禧電子股份有限公司