專利名稱：一種部分耗盡soi結(jié)構(gòu)的mos晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，尤其涉及一種新結(jié)構(gòu)的MOS晶體管及其制作方法。
背景技術(shù)：
MOS晶體管的特征尺寸不斷按比例縮小，當(dāng)進(jìn)入納米尺度，各種小尺寸效應(yīng)如短溝道效應(yīng)(SCE)、漏感應(yīng)勢壘降低效應(yīng)(DIBL)等變得越來越嚴(yán)重，嚴(yán)重的影響小尺寸MOS晶體管的器件性能。因此，為了繼續(xù)保持MOS晶體管在納米尺度仍具有強(qiáng)的按比例縮小能力，研究者已經(jīng)提出了多種新結(jié)構(gòu)、新材料和新工藝。
絕緣體上硅(SOI)器件就是其中一種。按硅膜厚度的不同，SOI器件主要分為兩類一類是以超薄體為代表的全耗盡SOI器件，該類器件有著一系列優(yōu)點(diǎn)，包括抑制短溝效應(yīng)能力強(qiáng)，工藝與傳統(tǒng)MOS工藝兼容，消除了淺結(jié)制作的問題等。然而，該類器件當(dāng)柵長減小到亞50nm時，其相應(yīng)的硅膜厚度要求只有幾個納米，如此小的膜厚目前的工藝水平很難保證它們的全片均勻性，膜厚的不一致會帶來閾值電壓的漲落；此外，由于硅膜厚度太小，源漏的寄生電阻會變得很大，為了降低源漏的寄生電阻，必須采用抬高的源漏結(jié)構(gòu)，這樣不僅帶來了工藝的復(fù)雜度的問題，同時也增加了柵對源漏的寄生電容，嚴(yán)重的影響器件的性能；另外，超薄體結(jié)構(gòu)全耗盡MOS晶體管受硅膜和埋氧層界面散射的影響較大，導(dǎo)致溝道中載流子的遷移率下降，從而降低該類器件的性能。這些問題的存在使得該類器件難以實(shí)際應(yīng)用于集成電路的生產(chǎn)。
另一類SOI器件是部分耗盡的SOI MOS晶體管。部分耗盡的SOI MOS晶體管有較大的硅膜厚度，其結(jié)構(gòu)和設(shè)計與傳統(tǒng)的體硅MOS相似，同時受硅膜和埋氧層界面的散射影響也較小，因而溝道載流子可以有較高的遷移率。然而，這種部分耗盡的SOI MOS晶體管由于柵對溝道的控制能力有限，因此其短溝效應(yīng)嚴(yán)重，按比例縮小能力有限，同時該類器件還存在嚴(yán)重的Kink效應(yīng)，這些使得該類器件也很難應(yīng)用于納米尺度的集成電路生產(chǎn)。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可應(yīng)用于納米尺度集成電路制造技術(shù)的部分耗盡SOI MOS晶體管結(jié)構(gòu)，以及該晶體管的制作方法。
本發(fā)明的技術(shù)方案如下
一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管，包括一柵電極，一柵介質(zhì)層，一柵電極側(cè)墻介質(zhì)層，一半導(dǎo)體體區(qū)，一埋氧層，一半導(dǎo)體襯底，一源區(qū)和一漏區(qū)，一源擴(kuò)展區(qū)及一漏擴(kuò)展區(qū)；所述埋氧層位于半導(dǎo)體襯底之上；所述源區(qū)和漏區(qū)位于埋氧層之上、柵電極側(cè)墻介質(zhì)層兩側(cè)；所述半導(dǎo)體體區(qū)位于柵介質(zhì)層之下，埋氧層之上，兩側(cè)分別與源漏擴(kuò)展區(qū)相連；所述柵電極側(cè)墻介質(zhì)層位于柵電極和柵介質(zhì)層兩側(cè)；所述源漏擴(kuò)展區(qū)由一薄半導(dǎo)體層及位于其下的空腔體或絕緣體組成。
上述空腔體由絕緣介質(zhì)材料填充之即可得到所述絕緣體。
上述部分耗盡SOI結(jié)構(gòu)的MOS晶體管的制作方法，包括以下步驟(1)在半導(dǎo)體SOI結(jié)構(gòu)材料的半導(dǎo)體薄層上用淺槽隔離(STI)技術(shù)，形成有源區(qū)，其中所述S0I結(jié)構(gòu)包括半導(dǎo)體襯底、埋氧層和半導(dǎo)體薄層；(2)生長柵介質(zhì)層，淀積柵電極層，然后淀積一層絕緣介質(zhì)一；(3)光刻并刻蝕形成柵圖形；(4)淀積一層不同于絕緣介質(zhì)一的絕緣介質(zhì)二，覆蓋暴露的源漏區(qū)，并且包圍整個暴露的柵結(jié)構(gòu)；(5)淀積另一層絕緣介質(zhì)一，并通過回刻在柵兩側(cè)形成由絕緣介質(zhì)一構(gòu)成的側(cè)墻；(6)選擇腐蝕柵電極兩側(cè)顯漏的絕緣介質(zhì)二，形成注入窗口；(7)通過離子注入，在注入窗口下的半導(dǎo)體薄層區(qū)域形成表層低摻雜下部高摻雜的摻雜分布；(8)再次淀積一層絕緣介質(zhì)一，填充注入窗口，通過回刻去除隔離區(qū)上的絕緣介質(zhì)一；(9)腐蝕源漏區(qū)以外的氧化層，直至被注入處的重?fù)诫s半導(dǎo)體層部分在側(cè)面顯露。
(10)采用對摻雜濃度靈敏的腐蝕液，選擇腐蝕露出的高摻雜的半導(dǎo)體區(qū)，留下上面的低摻雜薄層，并在其下形成空腔體；(11)去除全部絕緣介質(zhì)；(12)形成另一薄介質(zhì)層，離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻；(13)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的MOS晶體管。
上述的制作方法中，所述步驟(1)中的半導(dǎo)體材料選自Si、Ge、SiGe、GaAs及其它II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體。
上述的制作方法，所述步驟(2)中的絕緣介質(zhì)一材料選自二氧化硅、氮化硅、氮化鋁、TEOS(硅酸乙酯)以及其它絕緣體材料。
上述的制作方法，所述步驟(4)中的絕緣介質(zhì)二材料選自二氧化硅、氮化硅、氮化鋁、TEOS(硅酸乙酯)以及其它絕緣體材料，但不同于絕緣介質(zhì)一。
上述的制作方法，所述步驟(7)中的離子注入的注入能量范圍為0.5eV-200KeV，注入劑量范圍在1e11-5e15/cm2。
上述的制作方法，所述步驟(9)中腐蝕溶液為氫氟酸-硝酸腐蝕系統(tǒng)的溶液，如體積比40％HF∶70％HNO3∶100％CH3COOH＝1∶3∶8的氫氟酸、硝酸和乙酸混合物，或者其它對摻雜硅等半導(dǎo)體材料有高腐蝕選擇比的腐蝕溶液配方。
本發(fā)明的優(yōu)點(diǎn)和積極效果本發(fā)明的改進(jìn)的部分耗盡SOI MOS晶體管結(jié)構(gòu)，該結(jié)構(gòu)的源漏擴(kuò)展區(qū)上部是薄半導(dǎo)體層，下部是空腔體，如此可以兼具超薄體全耗盡SOI MOS晶體管與部分耗盡SOI MOS晶體管的優(yōu)點(diǎn)，同時克服了它們的不足。
由于源漏擴(kuò)展區(qū)上部的半導(dǎo)體層被限制在空腔體之上，半導(dǎo)體層相對可以很薄，因此與超薄體全耗盡SOI MOS晶體管相似，可以獲得較強(qiáng)的短溝效應(yīng)抑制能力。源漏擴(kuò)展區(qū)下部空腔體的存在，不僅消除了泄漏電流的通道，從而減小了器件的關(guān)態(tài)漏電流，也使得源漏之間的勢壘穿通受到抑制，從而減小了漏感應(yīng)勢壘降低(DIBL)效應(yīng)對器件特性的影響。與此同時，隨著空腔體高度的增加，溝道區(qū)及源漏區(qū)的半導(dǎo)體膜可以變得很厚，因此使其具有部分耗盡SOI MOS晶體管的一系列優(yōu)點(diǎn)，設(shè)計簡單，源漏不需要采用抬高結(jié)構(gòu)等。此外，本發(fā)明的部分耗盡SOI MOS晶體管結(jié)構(gòu)，消除了超薄體全耗盡SOI MOS晶體管對薄膜的苛刻要求以及其中半導(dǎo)體層與埋氧層之間的界面散射導(dǎo)致的遷移率減小問題，從而也消除了由此導(dǎo)致的該類器件性能的退化。
本發(fā)明提出的改進(jìn)的部分耗盡SOI MOS晶體管的工藝制備方法和傳統(tǒng)的MOS晶體管制作工藝兼容，利用成熟的選擇腐蝕工藝技術(shù)實(shí)現(xiàn)源漏擴(kuò)展區(qū)上部薄半導(dǎo)體層、下部空腔體的器件結(jié)構(gòu)，工藝方法簡單巧妙，有極強(qiáng)的實(shí)用價值，可應(yīng)用于納米尺度集成電路制造技術(shù)中。


圖1是SOI襯底硅片的示意圖；圖2是生長柵介質(zhì)層，淀積柵電極及其氮化硅保護(hù)層的工藝步驟示意圖；
圖3是光刻并刻蝕形成柵電極的工藝步驟示意圖；圖4是淀積二氧化硅的工藝步驟示意圖；圖5是再次淀積氮化硅的工藝步驟示意圖；圖6是刻蝕形成注入窗口的工藝步驟示意圖；圖7是離子注入的工藝步驟示意圖；圖8是填充窗口，選擇腐蝕形成空腔結(jié)構(gòu)的工藝步驟示意圖；圖9是去除氮化硅和二氧化硅的工藝步驟示意圖；圖10是注入形成源漏和柵電極摻雜以及形成側(cè)墻的工藝步驟示意圖。
圖中1-硅襯底 2-埋氧層3-硅膜 4-柵介質(zhì)層二氧化硅5-二氧化硅 6-柵電極層多晶硅7-氮化硅 8-氮化硅側(cè)墻9-高摻雜硅 10-氮化硅11-空腔體結(jié)構(gòu)12-二氧化硅側(cè)墻13-源漏擴(kuò)展區(qū)14-源漏區(qū)
具體實(shí)施例方式下面結(jié)合

的具體實(shí)施例有助于理解本發(fā)明的特征和優(yōu)點(diǎn)，但本發(fā)明的實(shí)施決不僅局限于所述的實(shí)施例。
本發(fā)明制作方法的一具體實(shí)施例包括圖1至圖10所示的工藝步驟1.如圖1所示，準(zhǔn)備SOI襯底硅片，該SOI襯底硅片結(jié)構(gòu)包括硅襯底(1)、埋氧層(2)和硅膜(3)，采用淺槽隔離(STI)技術(shù)在硅膜(3)上形成有源區(qū)；2.如圖2所示，采用熱氧化方法生長柵介質(zhì)層二氧化硅(4)，柵介質(zhì)層二氧化硅(4)厚度范圍在1-10nm；然后，淀積100nm的柵電極層多晶硅(6)；之后，再淀積介質(zhì)層氮化硅，用于保護(hù)柵電極多晶硅(4)；3.如圖3所示，光刻并刻蝕氮化硅(7)和柵電極層多晶硅(6)形成柵圖形；4.如圖4所示，淀積一介質(zhì)層二氧化硅(5)，覆蓋暴露的源漏區(qū)，并且包圍整個柵結(jié)構(gòu)；5.如圖5所示，淀積一介質(zhì)層氮化硅，回刻在柵兩側(cè)形成較大的氮化硅側(cè)墻(8)；
6.如圖6所示，選擇腐蝕去除柵電極層多晶硅(6)兩側(cè)的二氧化硅(5)，形成注入窗口，二氧化硅(5)可以保留10nm，作為注入的緩沖層；7.如圖7所示，通過離子注入在注入窗口處的半導(dǎo)體薄層區(qū)域形成表層低摻雜下部高摻雜的摻雜分布，離子注入能量為60KeV，注入劑量為1E13/cm2；8.如圖8所示，淀積氮化硅(10)，填充注入窗口，并回刻去除隔離場區(qū)上的氮化硅(10)；腐蝕源漏區(qū)以外的氧化層，直至注入窗口處的高摻雜硅(9)在側(cè)面顯露；采用根據(jù)摻雜不同的選擇腐蝕溶液，腐蝕溶液為氫氟酸、硝酸和乙酸混合物，配方為40％HF∶70％HNO3∶100％CH3COOH以體積比1∶3∶8混合，選擇腐蝕露出的高摻雜硅(9)，形成空腔體結(jié)構(gòu)(11)；9.如圖9所示，去除氮化硅(7)，然后去除二氧化硅(5)；1O.如圖10所示，淀積一薄二氧化硅，離子注入摻雜源漏區(qū)(14)和柵電極，然后回刻上述薄二氧化硅層以形成新的薄二氧化硅側(cè)墻(12)，退火后在二氧化硅側(cè)墻(12)下形成源漏擴(kuò)展區(qū)(13)；最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的部分耗盡SOI結(jié)構(gòu)的MOS晶體管。
權(quán)利要求
1.一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管，包括一柵電極，一柵介質(zhì)層，一柵電極側(cè)墻介質(zhì)層，一半導(dǎo)體體區(qū)，一埋氧層，一半導(dǎo)體襯底，一源區(qū)和一漏區(qū)，一源擴(kuò)展區(qū)及一漏擴(kuò)展區(qū)；所述埋氧層位于半導(dǎo)體襯底之上；所述源區(qū)和漏區(qū)位于埋氧層之上、柵電極側(cè)墻介質(zhì)層兩側(cè)；所述半導(dǎo)體體區(qū)位于柵介質(zhì)層之下，埋氧層之上，兩側(cè)分別與源漏擴(kuò)展區(qū)相連；所述柵電極側(cè)墻介質(zhì)層位于柵電極和柵介質(zhì)層兩側(cè)；所述源漏擴(kuò)展區(qū)由一薄半導(dǎo)體層及位于其下的空腔體或絕緣體組成。
2.一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管的制作方法，包括以下步驟(1)在半導(dǎo)體SOI結(jié)構(gòu)材料的半導(dǎo)體薄層上用淺槽隔離技術(shù)，形成有源區(qū)，其中所述SOI結(jié)構(gòu)包括半導(dǎo)體襯底、埋氧層和半導(dǎo)體薄層；(2)生長柵介質(zhì)層，淀積柵電極層，然后淀積一層絕緣介質(zhì)一；(3)光刻并刻蝕形成柵圖形；(4)淀積一層不同于絕緣介質(zhì)一的絕緣介質(zhì)二，覆蓋暴露的源漏區(qū)，并且包圍整個暴露的柵結(jié)構(gòu)；(5)淀積另一層絕緣介質(zhì)一，并通過回刻在柵兩側(cè)形成由絕緣介質(zhì)一構(gòu)成的側(cè)墻；(6)選擇腐蝕柵電極兩側(cè)顯漏的絕緣介質(zhì)二，形成注入窗口；(7)通過離子注入，在注入窗口下的半導(dǎo)體薄層區(qū)域形成表層低摻雜下部高摻雜的摻雜分布；(8)再次淀積一層絕緣介質(zhì)一，填充注入窗口，通過回刻去除隔離區(qū)上的絕緣介質(zhì)一；(9)腐蝕源漏區(qū)以外的氧化層，直至被注入處的重?fù)诫s半導(dǎo)體層部分在側(cè)面顯露。(10)采用對摻雜濃度靈敏的腐蝕液，選擇腐蝕露出的高摻雜的半導(dǎo)體區(qū)，留下上面的低摻雜薄層，并在其下形成空腔體；(11)去除全部絕緣介質(zhì)；(12)形成另一薄介質(zhì)層，離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻；(13)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開接觸孔以及金屬化等，即可制得所述的MOS晶體管。
3.如權(quán)利要求2所述的制作方法，其特征在于，所述步驟(1)中的半導(dǎo)體材料選自Si、Ge、SiGe、GaAs或其它II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體。
4.如權(quán)利要求2所述的制作方法，其特征在于，所述步驟(2)中的絕緣介質(zhì)一和步驟(4)中的絕緣介質(zhì)二材料不同，分別選自二氧化硅、氮化硅、氮化鋁、硅酸乙酯。
5.如權(quán)利要求2所述的制作方法，其特征在于，所述步驟(7)中的離子注入的注入能量范圍為0.5eV-200KeV，注入劑量范圍在1e11-5e15/cm2。
6.如權(quán)利要求2所述的制作方法，其特征在于，所述步驟(9)中的腐蝕液為對摻雜半導(dǎo)體材料有高腐蝕選擇比的腐蝕溶液。
7.如權(quán)利要求6所述的制作方法，其特征在于，所述腐蝕溶液為氫氟酸-硝酸腐蝕系統(tǒng)的溶液。
8.如權(quán)利要求7所述的制作方法，其特征在于，所述腐蝕溶液為體積比40％HF∶70％HNO3∶100％CH3COOH＝1∶3∶8的氫氟酸、硝酸和乙酸混合物。
全文摘要
本發(fā)明提供了一種可應(yīng)用于納米尺度集成電路制造技術(shù)的部分耗盡SOI結(jié)構(gòu)的MOS晶體管及其制作方法。該晶體管源漏擴(kuò)展區(qū)上部是薄半導(dǎo)體層，下部是空腔體，兼具超薄體全耗盡SOI MOS晶體管與部分耗盡SOI MOS晶體管的優(yōu)點(diǎn)，同時克服了它們的不足。本發(fā)明的制備方法和傳統(tǒng)的MOS晶體管制作工藝兼容，利用成熟的選擇腐蝕工藝技術(shù)實(shí)現(xiàn)源漏擴(kuò)展區(qū)上部薄半導(dǎo)體層、下部空腔體的器件結(jié)構(gòu)，工藝方法簡單巧妙，有極強(qiáng)的實(shí)用價值。
文檔編號H01L21/02GK1889273SQ20061010356
公開日2007年1月3日 申請日期2006年7月21日 優(yōu)先權(quán)日2006年7月21日
發(fā)明者張盛東, 李定宇, 韓汝琦, 王新安, 張?zhí)炝x 申請人:北京大學(xué)深圳研究生院, 北京大學(xué)