專(zhuān)利名稱(chēng)：一種部分耗盡的soi mos晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路及其制造技術(shù)領(lǐng)域，尤其涉及一種部分耗盡的SOI MOS晶體管及其制作方法。
背景技術(shù)：
半導(dǎo)體集成電路的核心元件是硅基CMOS器件。集成電路產(chǎn)業(yè)的高速發(fā)展是以MOS晶體管的尺寸不斷按比例縮小為基礎(chǔ)的，其特征尺寸的不斷縮小，不僅可以極大的提高集成電路的集成密度，還可以提高電路的性能。然而，隨著MOSFET器件尺寸縮小到亞微米尺度，越來(lái)越趨近各種物理極限，傳統(tǒng)的MOSFET器件結(jié)構(gòu)遇到了越來(lái)越多的挑戰(zhàn)。
絕緣體上的硅(SOI)結(jié)構(gòu)有望替代傳統(tǒng)的MOSFET器件用于亞50納米的集成電路生產(chǎn)。SOI結(jié)構(gòu)其不僅可以大幅度的降低寄生電容，并且特別適合于發(fā)展低壓/低功耗應(yīng)用，另外SOI器件還具有極佳的抗輻射能力。利用SOI結(jié)構(gòu)發(fā)展起來(lái)的有兩種器件，一種是部分耗盡的SOI器件，另一種是全耗盡的SOI器件。部分耗盡的SOI器件的溝道區(qū)硅膜足夠厚，溝道耗盡區(qū)的寬度要小于硅膜的厚度，這種結(jié)構(gòu)的器件優(yōu)點(diǎn)是其設(shè)計(jì)和工作原理與傳統(tǒng)的體硅MOSFET器件非常接近。但是其溝道區(qū)可能會(huì)由于過(guò)量空穴積累而出現(xiàn)襯底浮置效應(yīng)，該效應(yīng)可以導(dǎo)致器件的性能受到影響。全耗盡的SOI器件是一種薄硅膜的結(jié)構(gòu)，其溝道區(qū)完全耗盡，由于溝道區(qū)被完全耗盡，因此降低了溝道區(qū)的電場(chǎng)，同時(shí)也降低了熱載流子效應(yīng)，其對(duì)器件短溝效應(yīng)的抑制也十分有效。但是，當(dāng)器件的柵長(zhǎng)減小到二十納米以后，硅膜的厚度只有幾個(gè)納米，這么小的膜厚工藝上很難控制，因此使得其難以走向?qū)嶋H的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種部分耗盡的SOI MOS晶體管，該晶體管的埋置絕緣層具有凹形結(jié)構(gòu)，溝道位于凹陷處，溝道區(qū)上部柵介質(zhì)層下輕摻雜或未摻雜，溝道區(qū)下部凹陷區(qū)重?fù)诫s。
本發(fā)明的第二個(gè)目的是提供上述埋置絕緣層具有凹形結(jié)構(gòu)，溝道位于凹陷處，溝道區(qū)上部柵介質(zhì)層底下輕摻雜或未摻雜，溝道區(qū)下部凹陷區(qū)重?fù)诫s的部分耗盡SOI結(jié)構(gòu)的MOSFET器件的制作方法。
本發(fā)明的技術(shù)方案如下一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管，包括一柵電極、一柵介質(zhì)層、一柵電極側(cè)墻介質(zhì)層、一半導(dǎo)體溝道區(qū)、一源區(qū)、一漏區(qū)、一埋置絕緣層、一半導(dǎo)體襯底；所述埋置絕緣層在半導(dǎo)體襯底之上，具有凹形結(jié)構(gòu)；所述半導(dǎo)體溝道區(qū)、源區(qū)和漏區(qū)位于埋置絕緣層之上，半導(dǎo)體源區(qū)和漏區(qū)分別嵌入凹形結(jié)構(gòu)埋置絕緣層的兩個(gè)突起內(nèi)側(cè)，半導(dǎo)體溝道區(qū)位于埋置絕緣層中央凹陷處，其上部輕摻雜或未摻雜，下部重?fù)诫s；所述半導(dǎo)體溝道區(qū)在柵電極兩端的部分分別與所述源區(qū)和漏區(qū)相連；所述柵介質(zhì)層位于半導(dǎo)體溝道區(qū)之上；所述柵電極位于柵介質(zhì)層之上；所述柵電極側(cè)墻介質(zhì)層位于柵電極兩側(cè)在柵介質(zhì)層之上。
上述半導(dǎo)體溝道區(qū)的輕摻雜或未摻雜部分厚度為10-50nm；柵介質(zhì)層的厚度為1-10nm；柵電極層的厚度為80-150nm；柵電極側(cè)墻介質(zhì)層寬度為5-20nm。
上述部分耗盡SOI結(jié)構(gòu)的MOS晶體管的制作方法，包括以下步驟(1)采用SOI結(jié)構(gòu)的半導(dǎo)體材料，其具有一層埋置絕緣層，一層半導(dǎo)體薄膜，一層半導(dǎo)體襯底，埋置絕緣層位于半導(dǎo)體薄膜和半導(dǎo)體襯底之間，光刻隔離形成有源區(qū)，通過(guò)離子注入形成一高摻雜半導(dǎo)體薄膜層；(2)采用外延生長(zhǎng)技術(shù)在高摻雜的半導(dǎo)體薄膜層之上形成一層新的半導(dǎo)體薄層，新的半導(dǎo)體薄層未摻雜或低摻雜；(3)生長(zhǎng)柵介質(zhì)層；(4)淀積柵電極層，刻蝕形成柵圖形；(5)淀積犧牲側(cè)墻介質(zhì)層，回刻后在柵電極兩側(cè)形成側(cè)墻，以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵介質(zhì)層，使兩側(cè)未摻雜半導(dǎo)體薄層表面露出；(6)腐蝕所露出的未摻雜半導(dǎo)體薄層，到高摻雜區(qū)時(shí)停止腐蝕；(7)選擇腐蝕高摻雜區(qū)，當(dāng)?shù)竭_(dá)柵覆蓋處停止腐蝕；(8)淀積絕緣介質(zhì)，填充刻蝕形成的空洞，回刻去除表面的絕緣介質(zhì)；(9)腐蝕掉柵電極兩側(cè)和頂部的犧牲介質(zhì)層后再淀積或熱氧化生長(zhǎng)形成另一薄介質(zhì)層；(10)離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻，視情況，源漏處可以采用外延方法形成抬高的源漏結(jié)構(gòu)；(11)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化等，即可制得所述的MOS晶體管。
上述的制作方法中，所述步驟(1)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAs或其它II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體。
上述的制作方法，所述步驟(3)中的柵介質(zhì)材料選自二氧化硅、二氧化鉿、氮化鉿等。
上述的制作方法，所述步驟(3)生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積、物理氣相淀積。
上述的制作方法，所述步驟(5)中犧牲側(cè)墻介質(zhì)層材料選自氮化硅、TEOS(硅酸乙酯)或者其它與硅和氧化硅均有高腐蝕選擇比的薄膜材料。
上述的制作方法，所述步驟(7)中的選擇腐蝕選用的腐蝕溶液為氫氟酸、硝酸和乙酸混合物，其配方為40％HF∶70％HNO3∶100％CH3COOH以體積比1∶3∶8混合，或者其它對(duì)摻雜半導(dǎo)體材料有高腐蝕選擇比的腐蝕溶液配方。
上述的制作方法，所述的離子注入的注入能量為30eV-200KeV，外延生長(zhǎng)的半導(dǎo)體薄層(即所制得MOS晶體管半導(dǎo)體溝道區(qū)的輕摻雜或未摻雜部分)厚度為10-50nm，半導(dǎo)體溝道區(qū)上生長(zhǎng)的柵介質(zhì)層的厚度為1-10nm；柵電極層的厚度為80-150nm；柵電極一側(cè)最終形成的側(cè)墻寬度為5-20nm。
本發(fā)明的優(yōu)點(diǎn)和積極效果本發(fā)明的部分耗盡的SOI MOS晶體管的埋置絕緣層具有凹形結(jié)構(gòu)，溝道位于凹陷處，溝道區(qū)上部柵介質(zhì)層下輕摻雜或未摻雜，溝道區(qū)下部凹陷區(qū)重?fù)诫s。溝道區(qū)的重?fù)诫s可以有效地抑制漏端電壓對(duì)源端的電勢(shì)耦合，從而減小器件的DIBL效應(yīng)和短溝道效應(yīng)。輕摻雜或未摻雜溝道區(qū)可以防止納米尺度下由于雜質(zhì)漲落帶來(lái)的閾值電壓變化，同時(shí)輕摻雜或未摻雜溝道可以提高電子的遷移率，調(diào)高器件的性能。該結(jié)構(gòu)器件的工藝制造方法與傳統(tǒng)的MOSFET工藝完全兼容，同時(shí)工藝簡(jiǎn)單，具有極高的實(shí)用價(jià)值，有望在納米尺度的集成電路工業(yè)中得到應(yīng)用。


圖1是在埋置絕緣層上形成高摻雜區(qū)的工藝步驟圖；圖2是在高摻雜區(qū)上外延生長(zhǎng)硅膜的工藝步驟圖；圖3是生長(zhǎng)柵介質(zhì)層的工藝步驟圖；圖4是柵電極以及犧牲側(cè)墻形成的工藝步驟圖；圖5是硅膜腐蝕形成硅槽的工藝步驟圖；圖6是選擇腐蝕高摻雜硅層的工藝步驟圖；圖7是填充硅槽的工藝步驟圖；圖8是第二次柵電極側(cè)墻形成及源漏注入的工藝步驟圖；
圖中1-硅襯底 2-埋氧層3-硅膜4-外延生長(zhǎng)硅膜5-柵介質(zhì)層6-氮化硅側(cè)墻7-多晶硅 8-硅槽9-空洞10-二氧化硅11-二氧化硅側(cè)墻 12-源區(qū)13-漏區(qū)
具體實(shí)施例方式下面的具體實(shí)施例有助于理解本發(fā)明的特征和優(yōu)點(diǎn)，但本發(fā)明的實(shí)施決不僅局限于所述的實(shí)施例。
本發(fā)明制作方法的一具體實(shí)施例包括圖1至圖8所示的工藝步驟1.如圖1所示，所用SOI硅片采用硅襯底(1)，埋氧層(2)之上的單晶硅膜(3)的晶向?yàn)?100)，硅膜(3)初始為輕摻雜，在硅膜(3)上進(jìn)行離子注入，離子注入的能量為80KeV，注入雜質(zhì)離子為BF2，使埋氧層(2)上的硅膜(3)形成高摻雜。
2.如圖2所示，在高摻雜硅膜(3)之上采用外延生長(zhǎng)技術(shù)外延一層新的外延生長(zhǎng)硅膜(4)，該層外延生長(zhǎng)硅膜(4)未摻雜或者低摻雜，厚度為10-50nm。
3.如圖3所示，生長(zhǎng)柵介質(zhì)層(5)，柵介質(zhì)層(5)為二氧化硅，其厚度為1-5nm。柵介質(zhì)的形成方法還可以為下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)。
4.如圖4所示，淀積柵電極層多晶硅(7)和犧牲介質(zhì)層氮化硅；多晶硅層的厚度為80-150nm，氮化硅層的厚度為20-40nm。采用常規(guī)CMOS工藝光刻和刻蝕所淀積的多晶硅層和犧牲介質(zhì)層氮化硅，接著用回刻(etch-back)技術(shù)在柵電極兩側(cè)形成寬度為25-150nm的氮化硅側(cè)墻(6)，以形成的柵電極和氮化硅側(cè)墻(6)圖形為掩膜腐蝕掉柵二氧化硅層的裸露部分。
5.如圖5所示，以氮化硅側(cè)墻(6)為掩膜采用反應(yīng)離子刻蝕RIE方法腐蝕硅膜所漏出的部分以形成硅槽(8)；硅槽(8)的深度為20-80nm，到達(dá)高摻雜硅層。由于硅槽(8)是以柵電極兩側(cè)的介質(zhì)層氮化硅為掩膜而形成，故其結(jié)構(gòu)與柵電極是自對(duì)準(zhǔn)的。
6.如圖6所示，采用選擇腐蝕技術(shù)腐蝕高摻雜硅層，腐蝕溶液為氫氟酸、硝酸和乙酸混合物，配方為40％HF∶70％HNO3∶100％CH3COOH以體積比1∶3∶8混合，通過(guò)控制腐蝕時(shí)間，當(dāng)?shù)竭_(dá)柵邊界處，腐蝕停止，形成直到柵邊界的空洞(9)。
7.如圖7所示，采用CVD方法淀積一層二氧化硅(10)，用以填充腐蝕帶來(lái)的源漏底下的硅槽(8)和空洞(9)，形成源漏底下的絕緣層，回刻去除表面的二氧化硅(10)。
8.如圖8所示，熱磷酸腐蝕掉所有柵電極頂部和兩側(cè)的犧牲介質(zhì)氮化硅(6)，并熱生長(zhǎng)另一厚度為5-20nm的二氧化硅介質(zhì)層，并以此為緩沖層，低能離子注入摻雜柵電極和柵電極兩側(cè)的體區(qū)部分，分別形成摻雜柵電極以及器件的摻雜源區(qū)(12)和漏區(qū)(13)，摻雜劑為磷。最后各向異性干法刻蝕所述離子注入緩沖層以形成二氧化硅側(cè)墻(11)并使器件的源區(qū)和漏區(qū)在柵電極兩側(cè)的表面暴露。視情況，源漏處可以采用外延方法形成抬高的源漏結(jié)構(gòu)。
最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化等，即可制得所述的部分耗盡SOI結(jié)構(gòu)的MOS晶體管。
權(quán)利要求
1.一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管，包括一柵電極、一柵介質(zhì)層、一柵電極側(cè)墻介質(zhì)層、一半導(dǎo)體溝道區(qū)、一源區(qū)、一漏區(qū)、一埋置絕緣層、一半導(dǎo)體襯底；所述埋置絕緣層在半導(dǎo)體襯底之上，具有凹形結(jié)構(gòu)；所述半導(dǎo)體溝道區(qū)、源區(qū)和漏區(qū)位于埋置絕緣層之上，半導(dǎo)體源區(qū)和漏區(qū)分別嵌入凹形結(jié)構(gòu)埋置絕緣層的兩個(gè)突起內(nèi)側(cè)，半導(dǎo)體溝道區(qū)位于埋置絕緣層中央凹陷處，其上部輕摻雜或未摻雜，下部重?fù)诫s；所述半導(dǎo)體溝道區(qū)在柵電極兩端的部分分別與所述源區(qū)和漏區(qū)相連；所述柵介質(zhì)層位于半導(dǎo)體溝道區(qū)之上；所述柵電極位于柵介質(zhì)層之上；所述柵電極側(cè)墻介質(zhì)層位于柵電極兩側(cè)在柵介質(zhì)層之上。
2.如權(quán)利要求1所述的MOS晶體管，其特征在于，所述半導(dǎo)體溝道區(qū)的輕摻雜或未摻雜部分厚度為10-50nm，柵介質(zhì)層的厚度為1-10nm，柵電極層的厚度為80-150nm，柵電極側(cè)墻介質(zhì)層寬度為5-20nm。
3.一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管的制作方法，包括以下步驟(1)采用SOI結(jié)構(gòu)的半導(dǎo)體材料，其具有一層埋置絕緣層，一層半導(dǎo)體薄膜，一層半導(dǎo)體襯底，埋置絕緣層位于半導(dǎo)體薄膜和半導(dǎo)體襯底之間，光刻隔離形成有源區(qū)，通過(guò)離子注入形成一高摻雜半導(dǎo)體薄膜層；(2)采用外延生長(zhǎng)技術(shù)在高摻雜的半導(dǎo)體薄膜層之上形成一層新的半導(dǎo)體薄層，新的半導(dǎo)體薄層未摻雜或低摻雜；(3)生長(zhǎng)柵介質(zhì)層；(4)淀積柵電極層，刻蝕形成柵圖形；(5)淀積犧牲側(cè)墻介質(zhì)層，回刻后在柵電極兩側(cè)形成側(cè)墻，以形成的柵電極和側(cè)墻圖形為掩膜腐蝕掉柵介質(zhì)層，使兩側(cè)未摻雜半導(dǎo)體薄層表面露出；(6)腐蝕所露出的未摻雜半導(dǎo)體薄層，到高摻雜區(qū)時(shí)停止腐蝕；(7)選擇腐蝕高摻雜區(qū)，當(dāng)?shù)竭_(dá)柵覆蓋處停止腐蝕；(8)淀積絕緣介質(zhì)，填充刻蝕形成的空洞，回刻去除表面的絕緣介質(zhì)；(9)腐蝕掉柵電極兩側(cè)和頂部的犧牲介質(zhì)層后再淀積或熱氧化生長(zhǎng)形成另一薄介質(zhì)層；(10)離子注入摻雜源漏區(qū)和柵電極，然后回刻上述薄介質(zhì)層以形成新的柵電極側(cè)墻，視情況，源漏處可以采用外延方法形成抬高的源漏結(jié)構(gòu)；(11)最后進(jìn)入常規(guī)CMOS后道工序，包括淀積鈍化層、開(kāi)接觸孔以及金屬化等，即可制得所述的MOS晶體管。
4.如權(quán)利要求3所述的制作方法，其特征在于，所述步驟(1)中的半導(dǎo)體襯底材料選自Si、Ge、SiGe、GaAs或其它II-VI，III-V和IV-IV族的二元或三元化合物半導(dǎo)體。
5.如權(quán)利要求3所述的制作方法，其特征在于，所述步驟(3)中的柵介質(zhì)材料選自二氧化硅、二氧化鉿、氮化鉿。
6.如權(quán)利要求3所述的制作方法，其特征在于，所述步驟(3)生長(zhǎng)柵介質(zhì)層的方法選自下列方法之一常規(guī)熱氧化、摻氮熱氧化、化學(xué)氣相淀積、物理氣相淀積。
7.如權(quán)利要求3所述的制作方法，其特征在于，所述步驟(5)中犧牲側(cè)墻介質(zhì)層材料選自氮化硅、硅酸乙酯或者其它與硅和氧化硅均有高腐蝕選擇比的薄膜材料。
8.如權(quán)利要求3所述的制作方法，其特征在于，所述步驟(7)中的選擇腐蝕選用的腐蝕溶液為對(duì)摻雜半導(dǎo)體材料有高腐蝕選擇比的腐蝕溶液。
9.如權(quán)利要求8所述的制作方法，其特征在于，所述腐蝕溶液為氫氟酸、硝酸和乙酸混合物，其配方為40％HF∶70％HNO3∶100％CH3COOH以體積比1∶3∶8混合。
10.如權(quán)利要求3所述的制作方法，其特征在于，所述的離子注入的注入能量為30eV-200KeV，外延生長(zhǎng)的半導(dǎo)體薄層厚度為10-50nm，半導(dǎo)體溝道區(qū)上生長(zhǎng)的柵介質(zhì)層的厚度為1-10nm，柵電極層的厚度為80-150nm，柵電極一側(cè)最終形成的側(cè)墻寬度為5-20nm。
全文摘要
本發(fā)明提供了一種部分耗盡SOI結(jié)構(gòu)的MOS晶體管及其制作方法。所述MOS晶體管的埋置絕緣層具有凹形結(jié)構(gòu)，半導(dǎo)體溝道區(qū)位于埋置絕緣層中央凹陷處，其上部輕摻雜或未摻雜，下部重?fù)诫s。溝道區(qū)的重?fù)诫s可以有效地抑制漏端電壓對(duì)源端的電勢(shì)耦合，從而減小器件的DIBL效應(yīng)和短溝道效應(yīng)；輕摻雜或未摻雜溝道區(qū)可以防止納米尺度下由于雜質(zhì)漲落帶來(lái)的閾值電壓變化，同時(shí)輕摻雜或未摻雜溝道可以提高電子的遷移率，調(diào)高器件的性能。該結(jié)構(gòu)器件的制造工藝與傳統(tǒng)的MOSFET工藝完全兼容，同時(shí)工藝簡(jiǎn)單，具有極高的實(shí)用價(jià)值，有望在納米尺度的集成電路工業(yè)中得到應(yīng)用。
文檔編號(hào)H01L21/02GK1851930SQ20061007250
公開(kāi)日2006年10月25日 申請(qǐng)日期2006年4月11日 優(yōu)先權(quán)日2006年4月11日
發(fā)明者張盛東, 李定宇, 韓汝琦, 王新安, 張?zhí)炝x 申請(qǐng)人:北京大學(xué)深圳研究生院, 北京大學(xué)