專利名稱：薄膜晶體管陣列面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及薄膜晶體管陣列面板，例如利用多晶硅作為半導(dǎo)體的陣列面板。
背景技術(shù)：
在諸如液晶顯示器或有機(jī)發(fā)光顯示器的平板顯示器中薄膜晶體管陣列面板被用作電路基板從而單獨地驅(qū)動每個象素。
普通的液晶顯示器(LCD)包括提供有場生成電極的兩個面板。第一面板包括象素電極的陣列從而越過相關(guān)的象素區(qū)域施加電壓，第二面板包括公共電極。液晶(LC)層置于兩個面板之間。LCD通過施加電壓到場生成電極從而在LC層中產(chǎn)生電場來顯示圖像。LC層LC分子的取向取決于局域電場，且施加適當(dāng)?shù)碾妷旱较笏貐^(qū)域來調(diào)節(jié)區(qū)域內(nèi)入射光的偏振從而顯示所需圖像。
有機(jī)發(fā)光顯示器(OLED)是自發(fā)射顯示裝置，其通過激勵發(fā)射性有機(jī)材料發(fā)光來顯示圖像。OLED包括陽極(空穴注入電極)、陰極(電子注入電極)、以及置于其間的有機(jī)發(fā)光層。當(dāng)空穴和電子被注入到發(fā)光層中時，它們復(fù)合(recombine)且成對湮滅而發(fā)光。
存儲電容器被提供用于增強(qiáng)上述平面顯示類型的象素中的電壓存儲能力。存儲電容器在未選定時間期間維持象素的象素電壓以顯示圖像。
在包括由多晶硅制成的半導(dǎo)體層的薄膜晶體管陣列面板中，存儲電容器可具有一種或兩種不同結(jié)構(gòu)半導(dǎo)體層/絕緣層/存儲電極、或者柵極電極/絕緣層/數(shù)據(jù)線的層結(jié)構(gòu)。
前一結(jié)構(gòu)中絕緣層厚度的減小會增大存儲電容，但是會復(fù)雜化制造工藝，因為必需額外的摻雜工藝以形成具有足夠電導(dǎo)率的半導(dǎo)體層。因為在后者結(jié)構(gòu)中絕緣層較厚，所以柵極電極與數(shù)據(jù)線之間的交迭區(qū)域必需被增大以增大存儲電容，從而減小了象素的開口率。

發(fā)明內(nèi)容
本發(fā)明的實施例提供一種具有增大的存儲電容的薄膜晶體管陣列面板。該增大的存儲電容可以是基本一致的，且以較小區(qū)域容許較大電容，沒有開口率的下降。
大體上，在一個方面中，提供一種薄膜晶體管陣列面板。在一些實施例中，該面板包括基板；在所述基板上的多個半導(dǎo)體區(qū)域，其包括摻雜以第一雜質(zhì)類型的多個源極和漏極區(qū)域、摻雜以第二雜質(zhì)類型的虛設(shè)區(qū)域、以及具有存儲和溝道區(qū)域的本征區(qū)域；覆蓋至少一部分所述半導(dǎo)體區(qū)域的柵極絕緣層；包括柵極電極的柵極線，其與所述溝道區(qū)域至少部分地交迭且形成在所述柵極絕緣層上；包括存儲電極的存儲線，其與所述存儲區(qū)域至少部分地交迭且形成在所述柵極絕緣層上；包括源極電極的數(shù)據(jù)線，其連接到所述源極區(qū)域且形成在所述柵極絕緣層上；漏極電極，其連接到所述漏極區(qū)域和所述虛設(shè)區(qū)域且形成在所述柵極絕緣層上；以及連接到所述漏極電極的象素電極。
所述第一和第二雜質(zhì)之一是N型雜質(zhì)，另一種是P型雜質(zhì)。
所述漏極電極可至少部分地交迭所述存儲電極，且所述面板還可包括形成在所述基板與所述半導(dǎo)體之間的阻擋層。
所述面板還可包括設(shè)置在所述源極和所述漏極區(qū)域與所述溝道區(qū)域之間的輕摻雜區(qū)域，所述存儲區(qū)域可位于所述漏極區(qū)域與所述虛設(shè)區(qū)域之間。
大體上，在另一方面中，提供一種顯示器。該顯示器可包括顯示材料例如液晶顯示材料或者有機(jī)發(fā)光二極管材料。該顯示器還可包括顯示面板，其包括存儲區(qū)域和在所述存儲區(qū)域的第一側(cè)與所述存儲區(qū)域相鄰地定位的虛設(shè)區(qū)域，所述虛設(shè)區(qū)域被摻雜以第一雜質(zhì)類型的雜質(zhì)。該顯示面板還可包括在所述存儲區(qū)域的第二側(cè)與所述存儲區(qū)域相鄰地定位的晶體管區(qū)域(例如漏極區(qū)域)，所述晶體管區(qū)域被摻雜以與所述第一雜質(zhì)類型不同的第二雜質(zhì)類型的雜質(zhì)。所述第一雜質(zhì)類型可以是P型和N型之一，所述第二雜質(zhì)類型可以是P型和N型中的另一種。
所述顯示面板還可包括至少部分地交迭(例如基本交迭)所述存儲區(qū)域且通過電介質(zhì)區(qū)域與所述存儲區(qū)域分隔開的存儲電極、以及連接到所述晶體管區(qū)域和所述虛設(shè)區(qū)域的晶體管電極，所述晶體管電極至少部分地交迭(例如基本交迭)所述存儲電極且通過電介質(zhì)區(qū)域與所述存儲電極分隔開。該顯示面板還可包括連接到所述晶體管電極的象素電極區(qū)域。存儲電容器可包括所述存儲電極、所述存儲區(qū)域、以及將所述存儲電極與所述存儲區(qū)域分隔開的所述電介質(zhì)區(qū)域。
在所述顯示面板的操作中，預(yù)定電壓可施加到所述存儲電極。當(dāng)施加到所述晶體管電極的象素電壓高于所述預(yù)定電壓時，電場可形成在所述虛設(shè)區(qū)域與所述存儲電極之間。當(dāng)施加到所述晶體管電極的象素電壓低于所述預(yù)定電壓時，電場可形成在所述晶體管區(qū)域與所述存儲電極之間。該顯示面板還可包括接近所述晶體管區(qū)域定位且通過柵極絕緣區(qū)域與其分隔開的柵極區(qū)域，將所述存儲電極與所述存儲區(qū)域分隔開的所述電介質(zhì)可以與所述柵極絕緣區(qū)域在相同的層上。


通過參照附圖詳細(xì)描述其實施例，本發(fā)明將變得更加明顯，附圖中圖1是根據(jù)本發(fā)明一實施例的LCD的框圖；圖2是根據(jù)本發(fā)明一實施例的LCD的象素的等效電路圖；圖3是根據(jù)本發(fā)明一實施例的圖1和2所示的TFT陣列面板的布局圖；圖4是沿線IV-IV′-IV″截取的圖3所示的顯示區(qū)域的剖視圖；圖5是根據(jù)本發(fā)明一實施例的圖1和2所示的柵極驅(qū)動器的晶體管的布局圖；圖6是沿線VI-VI′截取的圖5所示的薄膜晶體管的剖視圖；圖7A和7B是根據(jù)本發(fā)明一實施例的制造方法的第一步驟中圖3至6所示的TFT陣列面板的布局圖；圖7C是沿線VIIC-VIIC′、VIIC′-VIIC″、以及VIIC″-VIIC截取的圖7A和7B所示的TFT陣列面板的剖視圖；圖8A和8B是在圖7A至7C所示的步驟之后的步驟中TFT陣列面板的布局圖；圖8C是沿線VIIIC-VIIIC′、VIIIC′-VIIIC″、以及VIIIC″-VIIIC截取的圖8A和8B所示的TFT陣列面板的剖視圖；圖9是在圖8A至8C所示的步驟之后的步驟中TFT陣列面板的剖視圖；圖10A和10B是在圖9所示的步驟之后的步驟中TFT陣列面板的布局圖；
圖10C是沿線XC-XC′、XC′-XC″、以及XC″-XC截取的圖10A和10B所示的TFT陣列面板的剖視圖；圖11A和11B是在圖10A至10C所示的步驟之后的步驟中TFT陣列面板的布局圖；圖11C是沿線ⅪC-XIC′、XIC′-XIC″、以及XIC″-XIC截取的圖11A和11B所示的TFT陣列面板的剖視圖；圖12A和12B是在圖11A至11C所示的步驟之后的步驟中TFT陣列面板的布局圖；以及圖12C是沿線XIIC-XIIC′、XIIC′-XIIC″、以及XIIC″-XIIC截取的圖12A和12B所示的TFT陣列面板的剖視圖。
具體實施例方式
現(xiàn)在將參照附圖更全面地描述本發(fā)明的實施例，附圖中示出本發(fā)明的優(yōu)選實施例。但是，本發(fā)明可以以許多不同的形式實現(xiàn)，且不應(yīng)被解釋為局限于這里闡明的實施例。相似的附圖標(biāo)記始終表示相似的元件。
圖中，為了清楚起見而放大了區(qū)域和層的厚度。相似的附圖標(biāo)記始終表示相似的元件。將理解，當(dāng)諸如層、區(qū)域或者基板的元件被稱為“在”另一元件“上”時，它可以直接在另一元件上或者還可存在插入元件。相反，當(dāng)元件被稱為“直接在”另一元件“上”時，則不存在插入元件。
現(xiàn)在將參照附圖描述液晶顯示器(作為根據(jù)本發(fā)明的實施例的顯示裝置的示例)。然而，可以使用具有其它顯示類型的實施例，例如OLED顯示器。
參照圖1和2，將詳細(xì)描述根據(jù)本發(fā)明一實施例的LCD。
圖1是根據(jù)本發(fā)明一實施例的LCD的框圖，圖2是LCD面板組件的結(jié)構(gòu)圖，其包括根據(jù)本發(fā)明一實施例的LCD的象素的等效電路圖。
參照圖1，根據(jù)該實施例的LCD包括LC面板組件300、連接到面板組件300的柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500、連接到數(shù)據(jù)驅(qū)動器500的灰度電壓生成器800、以及控制上述元件的信號控制器600。
參照圖1，面板組件300包括多條顯示信號線G1-Gn和D1-Dm以及與其連接且基本以矩陣布置的多個象素PX。在圖2所示的結(jié)構(gòu)圖中，面板組件300包括下和上面板100和200及置于其間的LC層3。
顯示信號線G1-Gn和D1-Dm設(shè)置在下面板100上，且包括傳輸柵極信號(也稱為“掃描信號”)的多條柵極線G1-Gn和傳輸數(shù)據(jù)信號的多條數(shù)據(jù)線D1-Dm。柵極線G1-Gn基本在行方向上延伸且基本彼此平行，而數(shù)據(jù)線D1-Dm基本在列方向上延伸且基本彼此平行。
每個象素PX包括連接到信號線G1-Gn和D1-Dm中的相關(guān)信號線Gi和Dj的開關(guān)元件Q、連接到開關(guān)元件Q的LC電容器Clc和(如果需要)存儲電容器Cst。如果不需要，存儲電容器Cst可被省略。
包括TFT的開關(guān)元件Q設(shè)置在下面板100上，且具有三個端子連接到柵極線G1-Gn中的柵極線Gi的控制端子；連接到數(shù)據(jù)線D1-Dm中的數(shù)據(jù)線Dj的輸入端子；以及連接到LC電容器Clc和存儲電容器Cst的輸出端子。
LC電容器Clc包括作為兩個端子的設(shè)置在下面板100上的象素電極190和設(shè)置在上面板200上的公共電極270。設(shè)置在兩個電極190和270之間的LC層3作為LC電容器Clc的電介質(zhì)。象素電極190連接到開關(guān)元件Q，公共電極270被提供有公共電壓Vcom且覆蓋上面板200的整個表面。在不同的實施例(圖2未示出)中，公共電極270可設(shè)置在下面板100上，電極190和270兩者都可具有桿(bar)或條(stripe)的形狀。
存儲電容器Cst是用于LC電容器Clc的輔助電容器。在一些實施例中，存儲電容器Cst包括象素電極190和設(shè)置在下面板100上的分開的信號線，其通過絕緣體至少部分地交迭象素電極190。下面板100上的信號線被提供有預(yù)定電壓，例如公共電壓Vcom。在一些實施例中，存儲電容器Cst包括象素電極190和稱為前一柵極線的相鄰柵極線，其通過絕緣體至少部分地交迭象素電極190。
對于彩色顯示，每個象素PX唯一地表現(xiàn)三種原色中的一種(即空間劃分)，或者每個象素PX依次表現(xiàn)三種原色(即時間劃分)，使得三種原色的空間或時間總和被識為所需顏色。圖2示出空間劃分的示例，其中每個象素在面對象素電極190的上面板200的區(qū)域中設(shè)置有濾色器230，例如紅、綠和藍(lán)濾色器中的一種。供選地，濾色器230被設(shè)置在下面板100上象素電極190之上或之下。
一個或更多偏振器(未示出)附于面板100和200。
有機(jī)發(fā)光顯示器(OLED)的每個象素PX包括連接到信號線G1-Gn和D1-Dm中的相關(guān)柵極線Gi和數(shù)據(jù)線Dj的開關(guān)元件(未示出)、驅(qū)動元件(未示出)、以及連接到開關(guān)和驅(qū)動元件的電容器。OLED包括陽極(空穴注入電極)、陰極(電子注入電極)、以及置于其間的有機(jī)發(fā)光層。
再次參照圖1，灰度電壓生成器800產(chǎn)生兩組多個灰度電壓，所述多個灰度電壓中的每個與相關(guān)象素PX的所需透射率有關(guān)。一個組中的灰度電壓相對于公共電壓Vcom具有正極性，而另一組中的那些相對于公共電壓Vcom具有負(fù)極性。
柵極驅(qū)動器400連接到面板組件300的柵極線G1-Gn且產(chǎn)生來自外部器件的柵極開啟電壓Von和柵極關(guān)閉電壓Voff從而生成柵極信號用于施加到柵極線G1-Gn。柵極驅(qū)動器400安裝到面板組件300上，它可以包括多個IC(集成電路)芯片。
數(shù)據(jù)驅(qū)動器500連接到面板組件300的數(shù)據(jù)線D1-Dm且施加數(shù)據(jù)電壓到數(shù)據(jù)線D1-Dm，數(shù)據(jù)電壓選自從灰度電壓生成器800提供的灰度電壓。數(shù)據(jù)驅(qū)動器500也安裝在面板組件300上且它也可包括多個IC芯片。
驅(qū)動器400和500的IC芯片可安裝在柔性印刷電路(FPC)膜上作為TCP(帶載封裝)，且附于LC面板組件300。供選地，驅(qū)動器400和500可與顯示信號線G1-Gn和D1-Dm以及TFT開關(guān)元件Q一起集成到面板組件300中。
信號控制器600控制柵極驅(qū)動器400和數(shù)據(jù)驅(qū)動器500，它可以安裝在印刷電路板(PCB)上。
現(xiàn)在將參照圖3至6以及圖1和2詳細(xì)描述用于根據(jù)本發(fā)明一實施例的LCD的TFT陣列面板。
根據(jù)本發(fā)明的實施例，將相關(guān)于象素PX以及柵極和數(shù)據(jù)驅(qū)動器400和500分別描述包括N和P型摻雜區(qū)域的顯示裝置元件的示例。柵極和數(shù)據(jù)驅(qū)動器400和500每個可包括N和P型區(qū)域。
圖3是根據(jù)本發(fā)明一實施例的圖1和2所示的TFT陣列面板的布局圖；圖4是沿線IV-IV′-IV″截取的圖3所示的顯示區(qū)域的剖視圖；圖5是根據(jù)本發(fā)明一實施例的圖1和2所示的柵極驅(qū)動器的晶體管的布局圖；圖6是沿線VI-VI′截取的圖5所示的薄膜晶體管的剖視圖。
阻擋膜111，優(yōu)選地在一些實施例中包括氧化硅(SiO2)且在另一些實施例中包括氮化硅(SiNx)，形成在可包括材料例如透明玻璃、石英或藍(lán)寶石的絕緣基板110上。阻擋膜111可具有雙層結(jié)構(gòu)。
多個半導(dǎo)體島151a和151b，優(yōu)選地包括多晶硅，形成在阻擋膜111上。半導(dǎo)體島151a包括含N型導(dǎo)電雜質(zhì)的非本征區(qū)域，島151b包括含P型導(dǎo)電雜質(zhì)的非本征區(qū)域。半導(dǎo)體島151a和151b還包括含有相對少導(dǎo)電雜質(zhì)的至少一個本征區(qū)域。
對于顯示區(qū)域的半導(dǎo)體島151a，本征區(qū)域包括溝道區(qū)域154a和存儲區(qū)域157a。非本征區(qū)域被摻雜以N型雜質(zhì)例如磷(P)和砷(As)，它們包括多個重?fù)诫s區(qū)域例如相關(guān)于溝道區(qū)域154a彼此分隔開的源極和漏極區(qū)域153a和155a以及虛設(shè)區(qū)域159。非本征區(qū)域還包括摻雜以P型雜質(zhì)的虛設(shè)區(qū)域158以及設(shè)置在本征區(qū)域154a和157a與重?fù)诫s區(qū)域153a、155a和159之間的多個輕摻雜區(qū)域152。此處，源極和漏極區(qū)域的數(shù)量可以改變，且溝道區(qū)域的數(shù)量可以根據(jù)源極和漏極區(qū)域的數(shù)量而改變。
對于驅(qū)動器的半導(dǎo)體島151b，本征區(qū)域包括溝道區(qū)域154b，非本征區(qū)域也被摻雜以P型雜質(zhì)例如硼(B)和鎵(Ga)。非本征區(qū)域包括多個重?fù)诫s區(qū)域，例如相關(guān)于溝道區(qū)域154b彼此分隔開的源極和漏極區(qū)域153b和155b。
輕摻雜區(qū)域152與重?fù)诫s區(qū)域153a、155a和159相比具有較小的厚度和長度，且接近半導(dǎo)體島151a的表面設(shè)置。設(shè)置在源極區(qū)域153a與溝道區(qū)域154a之間以及漏極區(qū)域155a與溝道區(qū)域154a之間的輕摻雜區(qū)域152被稱為“輕摻雜漏極(LDD)區(qū)域”，它們基本防止TFT的漏電流。LDD區(qū)域可以用基本不含有雜質(zhì)的偏移區(qū)域(offset region)來代替。
含有氧化硅(SiO2)或氮化硅(SiNx)的柵極絕緣層140形成在半導(dǎo)體島151a和151b上。
包括多條柵極線121、多條存儲電極線131、以及多個柵極電極124b的多個柵極導(dǎo)體分別形成在柵極絕緣層140上。
用于傳輸柵極信號的柵極線121基本在橫向方向(圖3中水平方向)上延伸且包括用于象素的多個柵極電極124b，柵極電極124b向下凸出從而交迭半導(dǎo)體島151b的溝道區(qū)域154b。每條柵極線121可包括具有大面積用于接觸另一層或外部驅(qū)動電路的擴(kuò)展端部。柵極線121可直接連接至用于產(chǎn)生柵極信號的柵極驅(qū)動電路。柵極驅(qū)動電路可被集成在基板110上。
存儲電極線131被提供有預(yù)定電壓例如公共電壓，它們包括向上和向下凸出且交迭半導(dǎo)體島151a的存儲區(qū)域157a的多個存儲電極137。
柵極電極124b交迭半導(dǎo)體島151b的溝道區(qū)域154b，且被連接至信號線(未示出)從而施加控制信號。
柵極導(dǎo)體121、131和124b優(yōu)選包括低電阻率材料。該材料可包括含鋁(Al)金屬例如Al和Al合金(例如Al-Nd)、含銀(Ag)金屬例如Ag和Ag合金、含銅(Cu)金屬例如Cu和Cu合金、含鉬金屬例如Mo和Mo合金、鉻(Cr)、鈦(Ti)、以及鉭(Ta)。柵極導(dǎo)體121、131和124b可具有多層結(jié)構(gòu)，包括具有不同物理特性的兩層膜。所述兩層膜之一優(yōu)選包括用于減小柵極導(dǎo)體121、131、124a和124b中的信號延遲和/或電壓降的低電阻率金屬例如含Al金屬、含Ag金屬和/或含Cu金屬。另一層膜優(yōu)選包括材料例如Cr、Mo、Mo合金、Ta、或者Ti，其是與其它材料例如銦錫氧化物(ITO)和銦鋅氧化物(IZO)具有良好的物理、化學(xué)和電接觸特性的材料。兩層膜的結(jié)合的優(yōu)良示例是下Cr膜和上Al-Nd合金膜、下Al膜和上Mo膜。
另外，柵極導(dǎo)體121、131和124b的側(cè)面相對于基板110的表面傾斜，其傾斜角在約30度至約80度的范圍。
層間絕緣層160形成在柵極導(dǎo)體121、131和124b上。在實施例中，層間絕緣層160優(yōu)選包括具有良好平坦特性的光敏有機(jī)材料；低介電常數(shù)(低k)絕緣材料，例如a-Si:C:O或者a-Si:O:F，其可以通過等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)形成；或者無機(jī)材料，例如氮化硅或者氧化硅。
層間絕緣層160具有多個接觸孔163、165、166、167和168，分別暴露源極區(qū)域153a和153b、漏極區(qū)域155a和155b、以及虛設(shè)區(qū)域158。
包括多條數(shù)據(jù)線171、用于象素的多個漏極電極175a、以及用于驅(qū)動器的多個源極和漏極電極173b和175b的多個數(shù)據(jù)導(dǎo)體形成在層間絕緣層160上。
用于傳輸數(shù)據(jù)電壓的數(shù)據(jù)線171基本在縱向方向(圖3中垂直方向和圖4中進(jìn)入頁面方向)延伸且與柵極線121交叉。每條數(shù)據(jù)線171包括通過接觸孔163連接到源極區(qū)域153a的用于象素的多個源極電極173a。每條數(shù)據(jù)線171可包括具有大面積的用于與另一層或外部驅(qū)動電路接觸的擴(kuò)展端部。數(shù)據(jù)線171可直接連接到用于產(chǎn)生數(shù)據(jù)信號的數(shù)據(jù)驅(qū)動電路。數(shù)據(jù)驅(qū)動電路可集成到基板110上。
源極電極173b通過接觸孔166連接到源極區(qū)域153b。源極和漏極電極173b和175b彼此分隔開，且可連接到其它信號線。
漏極電極175a和175b與源極電極173a和173b分隔開，且通過接觸孔165和167連接到漏極區(qū)域155a和155b。漏極電極175a還通過接觸孔168連接到虛設(shè)區(qū)域158，且與存儲電極137交迭從而形成存儲電容器。
數(shù)據(jù)導(dǎo)體171、175a、173b和175b優(yōu)選包括難熔金屬包括Cr、Mo、Ti、Ta或者其合金。它們可具有多層結(jié)構(gòu)，優(yōu)選包括低電阻率膜和具有良好接觸特性的膜。可使用的多層結(jié)構(gòu)的良好示例包括具有Mo下層膜、Al中間膜、以及Mo上層膜的結(jié)構(gòu)，以及Cr下層膜和Al-Nd上層膜以及Al下層膜和Mo上層膜結(jié)合的上述結(jié)構(gòu)。
與柵極導(dǎo)體121、131和124b相似，數(shù)據(jù)導(dǎo)體171、175a、173b和175b相對于基板110的表面具有楔形側(cè)面，其傾斜角在約30度至約80度的范圍。
鈍化層180形成在數(shù)據(jù)導(dǎo)體171、175a、173b和175b以及層間絕緣層160上。在一些實施例中，鈍化層180優(yōu)選包括具有良好平坦特性的光敏有機(jī)材料、低介電絕緣材料例如a-Si:C:O或者a-Si:O:F(其可以通過PECVD形成)、或者無機(jī)材料例如氮化硅或氧化硅。
鈍化層180具有多個接觸孔185和182，分別暴露漏極電極175a和數(shù)據(jù)線171的端部179。鈍化層180和層間絕緣層160還可具有暴露柵極線121的端部的多個接觸孔(未示出)。
多個象素電極190和多個接觸輔助件82，其優(yōu)選由透明導(dǎo)體例如ITO或IZO和不透明反射導(dǎo)體例如Al或Ag中的至少一種制成，形成在鈍化層180上。
象素電極190通過接觸孔185物理且電連接到漏極電極175a，使得象素電極190通過漏極電極175a接收來自漏極區(qū)域155a的數(shù)據(jù)電壓。
接觸輔助件82通過接觸孔182連接到數(shù)據(jù)線171的端部179。接觸輔助件82保護(hù)端部179且補(bǔ)助端部179至外部器件的附著。
返回參照圖2，施加到象素電極190的數(shù)據(jù)電壓和施加到上面板200的公共電極270的公共電壓在相關(guān)象素區(qū)域中產(chǎn)生電場。局域電場確定設(shè)置在特定象素電極190與公共電極270之間的液晶層3中的液晶分子的取向。
如上所述，象素電極190與公共電極270形成液晶電容器，象素電極190與連接到其上的漏極區(qū)域155a和包括存儲電極137的存儲電極線131形成存儲電容器。
在圖1-6所示的實施例中，存儲電容通過象素電極190與存儲電極線131和漏極電極175a的交迭、以及存儲電極137與漏極電極175a和存儲區(qū)域157的交迭形成，如下面將描述的。
漏極電極175a同時接觸非本征區(qū)域155a和158，其分別摻雜以N和P型雜質(zhì)。因此，液晶顯示被反轉(zhuǎn)時也能維持存儲電容器的一致的存儲電容。也就是說，施加到漏極電極175a的象素電壓可高于或低于存儲電極137的預(yù)定電壓。當(dāng)施加到漏極電極175a的象素電壓高于存儲電極137的預(yù)定電壓時，電場形成在具有P型雜質(zhì)的虛設(shè)區(qū)域158與存儲電極137之間，存儲電容器形成在存儲區(qū)域157a與存儲電極137之間。當(dāng)施加到漏極電極175a的象素電壓低于存儲電極137的預(yù)定電壓時，電場形成在具有N型雜質(zhì)的漏極區(qū)域155a與存儲電極137之間，存儲電容器形成在存儲區(qū)域157a與存儲電極137之間。因此，存儲電容器可具有一致的存儲電容。
此外，因為柵極絕緣層140(其作為用于包括存儲區(qū)域157a和存儲電極137的存儲電容器的電介質(zhì))較薄，所以與其它配置相比在相對較小的面積中存儲電容可相對較大。另外，因為可以不需要額外工藝而形成存儲電容器，可以簡化薄膜晶體管陣列面板的制造工藝。
現(xiàn)在，將參照圖7A至12C以及圖3至6詳細(xì)描述根據(jù)本發(fā)明一實施例的制造圖3至6所示的TFT陣列面板的方法。
圖7A和7B是圖3至6所示的TFT陣列面板在根據(jù)本發(fā)明一實施例的制造方法的第一步驟中的布局圖；圖7C是沿線VIIC-VIIC′、VIIC′-VIIC″和VIIC″-VIIC截取的圖7A和7B所示的TFT陣列面板的剖視圖；圖8A和8B是在圖7A至7C所示的步驟之后的步驟中TFT陣列面板的布局圖；圖8C是沿線VIIIC-VIIIC′、VIIIC′-VIIIC″、以及VIIIC″-VIIIC截取的圖8A和8B所示的TFT陣列面板的剖視圖；圖9是在圖8A至8C所示的步驟之后的步驟中TFT陣列面板的剖視圖；圖10A和10B是在圖9所示的步驟之后的步驟中TFT陣列面板的布局圖；圖10C是沿線XC-XC′、XC′-XC″、以及XC″-XC截取的圖10A和10B所示的TFT陣列面板的剖視圖；圖11A和11B是在圖10A至10C所示的步驟之后的步驟中TFT陣列面板的布局圖；圖11C是沿線XIC-XIC′、ⅪC′-XIC″、以及XIC″-XIC截取的圖11A和11B所示的TFT陣列面板的剖視圖；圖12A和12B是在圖11A至11C所示的步驟之后的步驟中TFT陣列面板的布局圖；圖12C是沿線XIIC-XIIC′、XIIC′-XIIC″、以及XIIC″-XIIC截取的圖12A和12B所示的TFT陣列面板的剖視圖。
參照圖7A至7C，阻擋膜111形成在絕緣基板110上，優(yōu)選由非晶硅制成的半導(dǎo)體層沉積在其上。然后半導(dǎo)體層通過激光退火、熔爐退火、或者凝固被結(jié)晶化，且通過光刻和蝕刻被構(gòu)圖從而形成多個半導(dǎo)體島151a和151b。
參照圖8A和8C，沉積優(yōu)選由氧化硅或氮化硅制成的柵極絕緣層140，接著在其上沉積柵極導(dǎo)體膜。
接著，掩模金屬層形成在其上且光致抗蝕劑(未示出)形成在掩模金屬上。柵極導(dǎo)體膜和掩模金屬層利用光致抗蝕劑作為蝕刻掩模被構(gòu)圖從而形成掩模MP、半導(dǎo)體島151a上的包括多條柵極線121和多個存儲導(dǎo)體130a的多個柵極導(dǎo)體、以及半導(dǎo)體島151b上的多個電極導(dǎo)體120a，其中柵極線121包括柵極電極124a。此時，柵極導(dǎo)體120a完全覆蓋半導(dǎo)體島151b，且柵極導(dǎo)體膜相關(guān)于摻雜掩模MP被過蝕刻(over-etch)。過蝕刻使得柵極導(dǎo)體121、130a和120a的邊緣位于摻雜掩模MP的邊緣內(nèi)。掩模金屬層包括相對于柵極導(dǎo)體膜材料具有高度蝕刻選擇性的材料。掩模金屬層材料還可以是熱和化學(xué)穩(wěn)定的。優(yōu)選地，柵極導(dǎo)體材料包括鋁，掩模金屬材料包括鉻。
接著，光致抗蝕劑被除去，通過摻雜工藝?yán)鏟ECVD或者等離子體乳化(plasma emulsion)以低能量(例如約3-40eV)將高濃度N型雜質(zhì)引入到半導(dǎo)體到151a和151b中。結(jié)果，半導(dǎo)體島151a和151b的設(shè)置在掩模MP下的區(qū)域未被摻雜，而半導(dǎo)體島151a的未設(shè)置在掩模MP下的區(qū)域被重?fù)诫s。此步驟形成源極和漏極區(qū)域153a和155a、虛設(shè)區(qū)域159、溝道區(qū)域154a、以及虛設(shè)存儲區(qū)域157a。以低能量引入摻雜劑材料防止可由用來穩(wěn)定TFT特性的高電壓導(dǎo)致的損壞。摻雜工藝之后光致抗蝕劑可被除去。
參照圖9，掩模MP被除去且以高能量將低濃度N型雜質(zhì)注入到半導(dǎo)體島151a和151b中(例如掃描設(shè)備或者離子束設(shè)備)，使得半導(dǎo)體島151a和151b的設(shè)置在柵極導(dǎo)體121、130a和120a下的區(qū)域未被摻雜，而半導(dǎo)體島151a的未設(shè)置在柵極導(dǎo)體121、130a和120a下的區(qū)域被重?fù)诫s。這在溝道區(qū)域154a和虛設(shè)存儲區(qū)域157a的上部側(cè)面部分形成輕摻雜區(qū)域152。為了形成輕摻雜區(qū)域152，可利用形成在柵極電極124a的側(cè)面的間隔層。
參照圖10A至10C，光致抗蝕劑PR被形成。除了存儲導(dǎo)體130a的部分之外，PR部分完全覆蓋包括半導(dǎo)體島151a的顯示區(qū)域，且它們覆蓋電極導(dǎo)體120a的與驅(qū)動器的半導(dǎo)體島151b相對的部分。電極導(dǎo)體120a和存儲導(dǎo)體130a利用光致抗蝕劑PR被構(gòu)圖。這形成多個柵極電極124b和包括存儲電極137的存儲電極線131從而暴露部分半導(dǎo)體島151a和151b。其后，通過工藝?yán)鏟ECVD或等離子體乳化以低能量(例如約3-40eV)將高濃度P型雜質(zhì)注入到半導(dǎo)體島151a和151b中。結(jié)果，設(shè)置在光致抗蝕劑PR下的半導(dǎo)體島151a和151b的區(qū)域未被摻雜，而未設(shè)置在光致抗蝕劑PR下的半導(dǎo)體島151a和151b的區(qū)域被重?fù)诫s。這形成虛設(shè)區(qū)域158、存儲區(qū)域157、源極和漏極區(qū)域153b和155b、以及溝道區(qū)域154b。
參照圖11A至11C，沉積且構(gòu)圖層間絕緣層160從而形成暴露源極區(qū)域153a和153b、漏極區(qū)域155a和155b、以及虛設(shè)區(qū)域158的多個接觸孔163、165、166、167和168。
接著，包括多條數(shù)據(jù)線171、用于象素區(qū)域的多個漏極電極175a、以及用于驅(qū)動器的多個源極和漏極電極173b和175b形成在層間絕緣層160上，其中所述多條數(shù)據(jù)線171包括用于象素區(qū)域的源極電極173a。
參照圖12A至12C，沉積且構(gòu)圖鈍化層180從而形成暴露用于象素區(qū)域的漏極區(qū)域155a的多個接觸孔185。
參照圖3和4，多個象素電極190形成在鈍化層180上。
如上所述，可以與施加到漏極電極的電壓無關(guān)地維持存儲電容，因為漏極電極被連接到P和N型區(qū)域。
此外，因為可以以小區(qū)域最大化存儲電容，所以開口率增大。可以形成存儲電容器而沒有額外的處理，從而簡化所得薄膜晶體管陣列面板的制造工藝。
上面的描述可適用于其它平板顯示裝置類型，例如OLED。
盡管上面詳細(xì)描述了本發(fā)明的優(yōu)選實施例，但是應(yīng)清楚明白，這里所教導(dǎo)的對本領(lǐng)于技術(shù)人員來說顯見的基本發(fā)明概念的許多變化和/或修改仍將落入本發(fā)明的思想和范圍內(nèi)，所述本發(fā)明的思想和范圍由所附權(quán)利要求定義。
權(quán)利要求
1.一種薄膜晶體管陣列面板，包括基板；在所述基板上的多個半導(dǎo)體區(qū)域，所述半導(dǎo)體區(qū)域包括摻雜以第一雜質(zhì)類型的多個源極和漏極區(qū)域、摻雜以不同的第二雜質(zhì)類型的虛設(shè)區(qū)域、以及具有存儲和溝道區(qū)域的本征區(qū)域；柵極絕緣層，其覆蓋至少部分所述半導(dǎo)體區(qū)域；包括柵極電極的柵極線，所述柵極電極至少部分地交迭所述溝道區(qū)域且形成在所述柵極絕緣層上；包括存儲電極的存儲線，所述存儲電極至少部分地交迭所述存儲區(qū)域且形成在所述柵極絕緣層上；包括源極電極的數(shù)據(jù)線，所述源極電極連接到所述源極區(qū)域且形成在所述柵極絕緣層上；漏極電極，其連接到所述漏極區(qū)域和所述虛設(shè)區(qū)域且形成在所述柵極絕緣層上；以及象素電極，其連接到所述漏極電極。
2.如權(quán)利要求1所述的薄膜晶體管陣列面板，其中所述第一雜質(zhì)類型和所述第二雜質(zhì)類型之一是N型且另一種是P型。
3.如權(quán)利要求2所述的薄膜晶體管陣列面板，其中所述漏極電極至少部分地交迭所述存儲電極。
4.如權(quán)利要求2所述的薄膜晶體管陣列面板，還包括阻擋層，其形成在所述基板與所述半導(dǎo)體區(qū)域之間。
5.如權(quán)利要求1所述的薄膜晶體管陣列面板，還包括一個或更多輕摻雜區(qū)域，其設(shè)置在所述源極和所述漏極區(qū)域與所述溝道區(qū)域之間。
6.如權(quán)利要求5所述的薄膜晶體管陣列面板，其中所述存儲區(qū)域位于所述漏極區(qū)域與所述虛設(shè)區(qū)域之間。
7.一種顯示面板，包括存儲區(qū)域；虛設(shè)區(qū)域，其在所述存儲區(qū)域的第一側(cè)與所述存儲區(qū)域相鄰地定位，所述虛設(shè)區(qū)域被摻雜以第一雜質(zhì)類型的雜質(zhì)；晶體管區(qū)域，其在所述存儲區(qū)域的第二側(cè)與所述存儲區(qū)域相鄰地定位，所述晶體管區(qū)域被摻雜以與所述第一雜質(zhì)類型不同的第二雜質(zhì)類型的雜質(zhì)；存儲電極，其至少部分地交迭所述存儲區(qū)域且通過電介質(zhì)區(qū)域與所述存儲區(qū)域分隔開；晶體管電極，其連接到所述晶體管區(qū)域和所述虛設(shè)區(qū)域，所述晶體管電極至少部分地交迭所述存儲電極且通過電介質(zhì)區(qū)域與所述存儲電極分隔開；連接到所述晶體管電極的象素電極區(qū)域，其中存儲電容器包括所述存儲電極、所述存儲區(qū)域、以及將所述存儲電極與所述存儲區(qū)域分隔開的電介質(zhì)區(qū)域。
8.如權(quán)利要求7所述的顯示面板，其中所述第一雜質(zhì)類型是P型且所述第二雜質(zhì)類型是N型。
9.如權(quán)利要求7所述的顯示面板，其中所述晶體管區(qū)域包括漏極區(qū)域。
10.如權(quán)利要求7所述的顯示面板，其中在操作中預(yù)定電壓被施加到所述存儲電極，且其中在操作中當(dāng)施加到所述晶體管電極的象素電壓高于所述預(yù)定電壓時，電場形成在所述虛設(shè)區(qū)域與所述存儲電極之間。
11.如權(quán)利要求7所述的顯示面板，其中在操作中預(yù)定電壓被施加到所述存儲電極，且其中在操作中當(dāng)施加到所述晶體管電極的象素電壓低于所述預(yù)定電壓時，電場形成在所述晶體管區(qū)域與所述存儲電極之間。
12.如權(quán)利要求7所述的顯示面板，其中所述晶體管電極基本交迭所述存儲電極。
13.如權(quán)利要求7所述的顯示面板，還包括柵極區(qū)域，其接近于所述晶體管區(qū)域定位且通過柵極絕緣區(qū)域與其分隔開，且其中將所述存儲電極與所述存儲區(qū)域分隔開的所述電介質(zhì)與所述柵極絕緣區(qū)域在相同的層上。
14.一種顯示器，包括顯示面板，該顯示面板包括存儲區(qū)域；虛設(shè)區(qū)域，其在所述存儲區(qū)域的第一側(cè)與所述存儲區(qū)域相鄰地定位，所述虛設(shè)區(qū)域被摻雜以第一雜質(zhì)類型的雜質(zhì)；晶體管區(qū)域，其在所述存儲區(qū)域的第二側(cè)與所述存儲區(qū)域相鄰地定位，所述晶體管區(qū)域被摻雜以與所述第一雜質(zhì)類型不同的第二雜質(zhì)類型的雜質(zhì)；存儲電極，其至少部分地交迭所述存儲區(qū)域且通過電介質(zhì)區(qū)域與所述存儲區(qū)域分隔開；晶體管電極，其連接到所述晶體管區(qū)域和所述虛設(shè)區(qū)域，所述晶體管電極至少部分地交迭所述存儲電極且通過電介質(zhì)區(qū)域與所述存儲電極分隔開；連接到所述晶體管電極的象素電極區(qū)域，其中存儲電容器包括所述存儲電極、所述存儲區(qū)域、以及將所述存儲電極與所述存儲區(qū)域分隔開的電介質(zhì)區(qū)域；以及顯示材料，所述顯示材料接近于所述顯示面板定位，所述顯示材料包括被定位且配置來響應(yīng)于所述象素電極上的信號顯示象素圖像部分的象素區(qū)域。
15.如權(quán)利要求14所述的顯示器，其中所述第一雜質(zhì)類型是P型且所述第二雜質(zhì)類型是N型。
16.如權(quán)利要求14所述的顯示器，其中所述晶體管區(qū)域包括漏極區(qū)域。
17.如權(quán)利要求14所述的顯示器，其中在操作中預(yù)定電壓被施加到所述存儲電極，且其中在操作中當(dāng)施加到所述晶體管電極的象素電壓高于所述預(yù)定電壓時，電場形成在所述虛設(shè)區(qū)域與所述存儲電極之間。
18.如權(quán)利要求14所述的顯示器，其中在操作中預(yù)定電壓被施加到所述存儲電極，且其中在操作中當(dāng)施加到所述晶體管電極的象素電壓低于所述預(yù)定電壓時，電場形成在所述晶體管區(qū)域與所述存儲電極之間。
19.如權(quán)利要求14所述的顯示器，其中所述晶體管電極基本交迭所述存儲電極。
20.如權(quán)利要求14所述的顯示器，其中所述顯示材料包括液晶顯示材料和有機(jī)發(fā)光二極管材料中的至少一種。
全文摘要
本發(fā)明提供一種薄膜晶體管陣列面板。陣列面板包括基本一致的存儲電容，且以相對小的面積容許相對大的電容。在一些實施例中，該面板包括基板；在基板上的多個半導(dǎo)體區(qū)域，其包括摻雜以第一雜質(zhì)類型的多個源極和漏極區(qū)域、摻雜以第二雜質(zhì)類型的虛設(shè)區(qū)域、以及具有存儲和溝道區(qū)域的本征區(qū)域；柵極絕緣層，其覆蓋至少部分半導(dǎo)體區(qū)域；包括柵極電極的柵極線，其至少部分地交迭溝道區(qū)域且形成在柵極絕緣層上；包括存儲電極的存儲線，其至少部分地交迭存儲區(qū)域且形成在柵極絕緣層上；包括源極電極的數(shù)據(jù)線，其連接到源極區(qū)域且形成在柵極絕緣層上；漏極電極，其連接到漏極區(qū)域和虛設(shè)區(qū)域且形成在柵極絕緣層上；以及象素電極，其連接到漏極電極。
文檔編號H01L27/12GK1828910SQ200610006160
公開日2006年9月6日 申請日期2006年1月25日 優(yōu)先權(quán)日2005年1月31日
發(fā)明者文國哲, 朱勝鏞, 金一坤, 樸泰炯 申請人:三星電子株式會社