專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及制造半導體器件的方法，更具體而言，涉及一種與例如雙金屬鑲嵌或單金屬鑲嵌的溝槽線技術相關的半導體器件及其制造方法。
背景技術：
LSI的布線材料正從鋁合金變?yōu)殂~，因為后者具有比前者更好的耐電遷移性(electromigration durability)和更低的電阻。由于在銅的干法蝕刻中經常遇到困難，所以通過先在層間絕緣層中形成線槽，然后用布線材料填充線槽，最后用CMP(化學機械拋光)除去布線材料的多余部分來形成銅布線。
此外，已知銅線在覆蓋有CoWP覆層時顯示出改進的耐電遷移性(見非專利文件1T.Ishigami等，“High Reliability Cu Interconnection Utilizing aLow Contamination CoWP Capping Layer(使用低污染的CoWP覆層的高可靠性Cu互聯)”IITC(國際互聯技術會議)，會議文集75-77頁(2004))。
在多層互聯的情況，需要在層間絕緣層中制造過孔以用于連接在上的線和在下的線。制造過孔的步驟需要在層間絕緣膜上通過抗蝕劑膜蝕刻、通過灰化除去抗蝕劑、和濕法洗滌除去蝕刻剩余物。

發(fā)明內容
上述常規(guī)技術的缺點在于形成在低層的線上的覆層在刻蝕、拋光和濕法洗滌之后部分或完全從過孔中失去了。這使得線容易被電子從高層流到低層時所產生的電遷移損壞。
本發(fā)明是鑒于上述而完成的。本發(fā)明的目的是提供一種具有改進的耐電遷移性的半導體器件及其制造方法。
根據本發(fā)明的半導體器件包括形成在第一金屬線上的層間絕緣膜、嵌入在所述層間絕緣膜中的第二金屬線、嵌入在所述層間絕緣膜中用于連接在所述第一金屬線和所述第二金屬線之間的金屬接觸、形成在所述第一金屬線和所述金屬接觸之間用于防止在金屬線中的電遷移的第一覆層、和形成在所述第二金屬線和所述層間絕緣膜之間用于防止在所述第二金屬線中的金屬擴散的隔離金屬層。
根據本發(fā)明的半導體器件具有形成在第一金屬層與金屬接觸之間用于防止在金屬線中的電遷移的第一覆層。這樣第一覆層加強了直接位于接觸下面的區(qū)域，在該處當電子從在上層的第二金屬線流到在下層的第一金屬線時電遷移開始。
根據本發(fā)明制造半導體器件的方法包括在其上形成有第一金屬線的襯底上形成層間絕緣膜的步驟、在所述層間絕緣膜中形成到達所述第一金屬線的過孔的步驟、選擇性地僅在所述過孔底部形成第一覆層的步驟、在所述過孔內壁上形成阻隔金屬層的步驟和在所述過孔中嵌入金屬層的步驟。
根據本發(fā)明制造半導體器件的方法具有在到達第一金屬線的過孔形成后選擇性地僅在過孔底部形成第一覆層的步驟。這樣第一覆層加強了直接位于接觸下面的區(qū)域，在該處當電子從在上層的第二金屬線流到在下層的第一金屬線時電遷移開始。
根據本發(fā)明的半導體器件具有改進的耐電遷移性。根據本發(fā)明制造半導體器件的方法提供了具有改進的耐電遷移性的半導體器件。


圖1是示出根據本發(fā)明的半導體器件的一個范例的剖面圖；圖2A和2B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖3A和3B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖4A和4B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖5A和5B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖6A和6B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖7A和7B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖8A和8B是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖9是示出根據本發(fā)明制造半導體器件的工藝的剖面圖；圖10是示出根據本發(fā)明的半導體器件的另一范例的剖面圖；圖11是示出根據本發(fā)明的半導體器件的另一范例的剖面圖；圖12是示出根據本發(fā)明的半導體器件的另一范例的剖面圖；
圖13是示出根據本發(fā)明的半導體器件的另一范例的剖面圖；圖14是示出根據本發(fā)明的半導體器件的另一范例的剖面圖。
具體實施例方式
將參考附圖描述本發(fā)明的實施例。
圖1是示出根據本發(fā)明的半導體器件的一個范例的剖面圖。
示出了例如硅的半導體襯底1。在襯底1上的是氧化硅層間絕緣膜。在層間絕緣膜2上的是鎢接觸3。在襯底1上的是與接觸3相連接的晶體管和其他半導體元件。
在層間絕緣膜2和接觸3上的是層間絕緣膜4。在此實施例中，層間絕緣膜4由聚亞芳物(polyarylene)有機絕緣膜5和已經用于形成絕緣膜6的氧化硅硬掩模6組成。此外，絕緣膜5也可以由SiCOH形成，或可以由所謂的低k膜代替。
在層間絕緣膜4中的是線槽4a。銅第一金屬線8在線槽4a中，阻隔金屬層7插入在金屬線8與線槽4a的內壁之間。阻隔金屬層7形成在第一金屬線8與層間絕緣膜4之間，以防止在第一金屬線8由銅制成的情況下銅的擴散，因為銅容易且快速地擴散進周圍的絕緣材料中。阻隔金屬層7可以是鉭(Ta)的單層，或者可以由氮化鉭(TaN)和鉭(Ta)層組成。
在第一金屬線8上的是覆層9以防止金屬線電遷移。(電遷移是一種金屬線中的金屬原子(此情況中的銅)和流過金屬線的電子的相互作用所引起的擴散。這是由金屬離子與攜帶電流的電子之間的動量交換所引起的金屬離子的移動。這導致了空隙(void)和凸出(hillocks)。)在第一金屬線8上的覆層9防止金屬離子的移動。
覆層9由第一覆層9b和第二覆層9a組成。前者形成在第一金屬線8頂上的過孔10a中，而后者形成在第一金屬線8頂上除了過孔10a外的區(qū)域上。覆層9由例如CoWP(含磷的鈷-鎢合金)制成。覆層9還可以由CoWP以外的其他合金制成，例如CoWB(含硼的鈷-鎢合金)、NiWP(含磷的鎳-鎢合金)和NiWB(含硼的鎳-鎢合金)。
在覆層9和層間絕緣膜4上的是層間絕緣膜10，其由依次向上淀積的蝕刻停止層11、第一絕緣膜12、第二絕緣膜13、和第一硬掩模14組成。
蝕刻停止層11由碳化硅(SiC)、SiCN等制成。第一絕緣膜12由SiOC等制成。第二絕緣膜13是由聚亞芳物等制成的有機絕緣膜。第一硬掩模14由氧化硅等制成。
過孔10a在蝕刻停止層11(在層間絕緣膜10中)和第一絕緣膜12中。與過孔10a連接的線槽10b在第二絕緣膜13和第一硬掩模14中。
銅金屬層18在過孔10a和線槽10b中，設置在其下面的阻隔金屬層17覆蓋過孔10a和線槽10b的內壁。阻隔金屬層17防止在金屬層18中的銅擴散。阻隔金屬層17可以是鉭(Ta)的單層，或者可以由氮化鉭(TaN)和鉭(Ta)層組成。嵌入在過孔10a中的金屬層18組成金屬接觸19，且嵌入在線槽10b中的金屬層18組成第二金屬線20。
根據本實施例的半導體器件具有形成在接觸19與第一金屬線8之間的覆層9b。因此，覆層9b加強了直接位于接觸19下面的區(qū)域，在該處當電子從上層的第二金屬線20流到下層的第一金屬線8時開始電遷移。這改進了耐電遷移性，因此消除了電遷移所導致的空隙，并提高了線的可靠性。
此外，覆層9a還形成在第一金屬線8頂部上(接觸19的外部)，以進一步改進耐電遷移性。
根據本實施例的半導體器件通過參考圖2到8描述的方法制造。
將首先描述初始步驟(直到下層中的第一金屬線8和覆層9的形成)。假設第一金屬線8由單金屬鑲嵌工藝形成(以形成槽線)。
如圖2A所示，其上已經形成晶體管和其他半導體元件的硅晶片(襯底1)覆蓋有氧化硅的層間絕緣膜2。在層間絕緣膜2中形成鎢接觸3用于晶體管連接。在層間絕緣膜2和接觸3上以兩步形成層間絕緣膜4。首先，絕緣膜5(約200nm厚)由聚亞芳物形成。第二，在絕緣膜5上的硬掩模6(約200nm厚)通過等離子CVD由氧化硅形成。
如圖2B所示，硬掩模6通過抗蝕劑掩模進行蝕刻，從而形成線槽4a的圖案。有機絕緣膜5具有高蝕刻選擇率。
如圖3A所示，絕緣膜5通過作為蝕刻掩模的硬掩模6進行蝕刻。因此線槽4a形成在層間絕緣膜4中。當絕緣膜5進行蝕刻時，在硬掩模6上的抗蝕劑掩模也被蝕刻，并因此消失了。
如圖3B所示，在層間絕緣膜4的線槽4a中，形成阻隔金屬層7和第一金屬線8。此步驟如下進行。首先，通過物理氣相淀積(PVD)形成Ta阻隔金屬層(10nm)和Cu籽晶層(80nm)。第二，通過電鍍工藝淀積銅(直到1000nm厚度)，使得銅嵌入在線槽4a中。在層間絕緣膜4上的不需要的銅通過CMP工藝除去，且不需要的鉈(作為阻隔金屬層7)也通過CMP工藝除去。CMP工藝還削去(100nm)絕緣膜5上的硬掩模6。因此鉈的阻隔金屬層7和銅第一金屬線8形成在線槽4a中。
如圖4A所示，第二覆層9a通過無電鍍選擇性地僅形成在第一金屬線8的頂部。此步驟如下進行。首先，進行有機酸(例如檸檬酸和草酸)水溶液的洗滌，以除去在第一金屬線8上的氧化物膜和由于CMP工藝已經形成在第一金屬線8表面上的用于銅的抗腐蝕化合物。(抗腐蝕化合物是包含在用于CMP工藝的漿料中的苯并三唑(benzotriazole)或其衍生物。)其次，晶片用硫酸鈀的水溶液處理。(此步驟可以通過將晶片完全浸在硫酸鈀水溶液中、將硫酸鈀水溶液滴在晶片表面上或者用硫酸鈀水溶液噴晶片而完成。)此處理允許僅在第一金屬線8上通過由表示的化學反應進行的置換電鍍，此化學反應的發(fā)生是由于鈀具有比銅小的電離傾向。然后，晶片被CoWP的電鍍溶液處理，從而通過采用鈀作為催化劑的選擇電鍍，將CoWP膜(10到20nm厚)形成在銅上。因此，CoWP的覆層9a僅形成在第一金屬線9上。
CoWP的電鍍在下面的條件下進行。電鍍溶液由鎢酸銨10g/L、氯化鈷30g/L、次磷酸銨(還原劑)20g/L、草酸銨80g/L和表面活性劑組成。而且，電鍍溶液保持在90℃且PH為8.5到10.5。
在覆層9a通過無電鍍由CoWB形成的情況中，上面提到的還原劑可以被二甲基銨硼烷(dimethylamineborane，DMAB)取代。而且，在NiWP膜通過無電鍍形成的情況下，氯化鈷可以被氯化鎳取代。此外，在NiWB膜通過無電鍍形成的情況下，氯化鈷可以被氯化鎳取代，且還原劑可以被二甲基銨硼烷(DMAB)取代。
如圖4B所示，在覆層9a和層間絕緣膜4上由三甲基硅烷和NH3形成SiCN(50nm厚)的蝕刻停止層11。
將描述接下來的步驟(直到通過雙金屬鑲嵌工藝形成(以同時形成槽線和接觸)的上層線)。此外，為了簡潔起見，圖5和6僅示出了在上的層(在蝕刻停止層上)。
如圖5A，層間絕緣膜10以下面方式形成。首先，SiOC膜(200nm厚)通過等離子CVD由三甲基硅烷淀積以形成第一絕緣膜12。第一絕緣膜12覆蓋有聚亞芳物膜(200nm厚)以形成第二絕緣膜13。第二絕緣膜13覆蓋有通過等離子CVD從SiH4(硅烷)淀積的SiO2膜(200nm厚)，以形成第一硬掩模14。因此，完成層間絕緣膜10的形成。然后，第一硬掩模14通過等離子CVD覆蓋有SiN的第二硬掩模15，該掩模用于制造線槽和過孔。SiO2的第三硬掩模通過等離子CVD形成。抗蝕劑掩模(未示出)形成，且第三硬掩模16(最上層)通過抗蝕劑掩模進行蝕刻以形成線槽圖案。
如圖5B所示，抗蝕劑膜再次形成，且第二硬掩模15通過抗蝕劑掩模進行蝕刻以在第二硬掩模15中形成過孔圖案。
如圖6A所示，第一硬掩模14通過第二硬掩模15作為蝕刻掩模而進行干法蝕刻，然后第二絕緣膜13進行干法蝕刻。因此過孔10a形成在第一硬掩模14和第二絕緣膜13中。此時，已經用于制造第二硬掩模15的抗蝕劑掩模與有機的第二絕緣膜13一起進行干法蝕刻。
如圖6B所示，在第二硬掩模15上通過第三硬掩模16作為蝕刻掩模進行干法蝕刻，因此在第二硬掩模15中形成線槽圖案。在此步驟中，SiOC的第一絕緣膜12被部分蝕刻，使得過孔10a延伸到第一絕緣膜12的中間深度。
如圖7A所示，在第一硬掩模14上通過第二硬掩模15作為蝕刻掩模進行干法蝕刻，因此在第一硬掩模14中形成線槽10b。此時，第一絕緣膜12也進行蝕刻，該蝕刻形成到達蝕刻停止層11的過孔10a。
如圖7B所示，在第一金屬線8上的蝕刻停止層11上以及作為最上層的SiN的第二硬掩模15上進行干法蝕刻。此后，進行濕法洗滌以從過孔10a除去蝕刻剩余物。上述干法蝕刻引起覆層9a中的鈷被包含在干法蝕刻氣體中的氧所氧化。接下來的濕法洗滌部分或完全地除去了在過孔10a中的CoWP覆層9a。此外，圖7B示出了中間產物，在過孔10a中的覆層9a被完全除去。上述對CoWB、NiWP和NiWB適用。
如圖8A所示，第一覆層9b僅形成在第一金屬線8在過孔10a底部暴露出的部分上。此步驟以下面的方式進行。首先，晶片用硫酸鈀水溶液處理，使得通過與上述置換電鍍相同的方式僅在Cu上進行(或者過孔10a底部)Pd的置換電鍍。此外，可以省略采用鈀的處理，因為鈀可能不能通過濕法洗滌除去。然后，晶片用CoWP電鍍溶液進行處理，從而通過采用鈀作為催化劑的選擇電鍍，CoWP膜(10到20nm厚)形成在銅上。這樣覆層9b形成。電鍍在與上述相同的條件下進行。而且，覆層9b可以是CoWB膜、NiWP膜和NiWB膜的任何一個。
如圖8B所示，阻隔金屬層17形成在過孔10a和線槽10b的內壁上，且過孔10a和線槽10b填充有金屬層18。這樣，形成接觸19和第二金屬線20。此步驟如下完成。首先，作為阻隔金屬層17的鉭膜(10nm厚)和作為用于電鍍的籽晶層的銅膜(80nm厚)通過PVD形成。其次，通過電鍍淀積銅(1000nm厚)以用銅填充過孔10a和線槽10b。最后，已經淀積在層間絕緣膜10上(除了用于過孔10a和線槽10b)不需要的銅和鉭通過CMP除去。此CMP削去約100nm的氧化硅第一硬掩模14。
通過重復圖4到8所示的步驟，即，通過重復形成覆層、形成層間絕緣膜、在層間絕緣膜中形成線槽和過孔、在過孔底部選擇性地形成覆層、和嵌入金屬層的步驟，獲得期望的多層線結構的半導體器件。
上述根據此實施例用于制造半導體方法的優(yōu)點在于，當制造過孔10a時，在過孔10a中的覆層9a可以部分或完全失去而沒有任何問題，因為覆層9a是在過孔10a和線槽10b已經形成在層間絕緣膜10中以后選擇性地僅形成在底部的。
已經選擇性地僅形成在過孔10a底部的覆層9a加強了直接位于接觸19下面的區(qū)域，在該處當電子從上層的第二金屬線20流到下層的第一金屬線8時電遷移開始。因此，因為缺少電遷移所引起的空隙，所得的半導體器件改善了耐電遷移性并改善了線可靠性。
耐電點移性通過覆層9a形成在接觸19外的第一金屬線8頂部上的事實而得到改善。
不是總需要覆層9a與覆層9b具有相同厚度。即，覆層9b可以如圖9所示薄于覆層9a，或者覆層9b可以如圖10所示厚于覆層9a。在過孔10a中的覆層9b的厚度可以為約5到20nm。
上述結構可以改進使得省略覆層9a，僅覆層9b形成在過孔10a底部，如圖11所示。圖11所示的改進的結構可以通過省略圖4A所示形成覆層9a的步驟而獲得。
該結構也可以改進使得覆層9a和覆層9b由不同材料制成。例如，覆層9a可以是CuSi膜。這樣，在由硅烷(SiH4)氣體淀積SiCN以形成SiCN的蝕刻停止層11的步驟中，可以在銅的第一金屬線8上選擇性地形成CuSi膜。
上述示出的實施例特征在于，當過孔10a形成時，暴露在過孔10a中的覆層9a被完全除去。然而，本發(fā)明也可以應用于在過孔10a中的覆層9a如圖14所示被減薄的情況，或者在過孔10a中的覆層9a如圖14所示部分保留的情況。這些情況的優(yōu)點在于形成在過孔10a中的覆層9b具有如最初提到的實施例的改進耐電遷移性所需的膜厚。
上述實施例的目的不在于限制本發(fā)明的范圍?？梢愿倪M層間絕緣膜10的結構，且用硫酸鈷取代氯化鈷可以改進電鍍溶液的組分(CoWP)。
在不脫離本發(fā)明的精神和范圍內可以對本發(fā)明進行各種變化和改進。
權利要求
1.一種半導體器件，包括層間絕緣膜，形成在第一金屬線上；第二金屬線，通過嵌入在所述層間絕緣膜中而形成；金屬接觸，通過嵌入在所述層間絕緣膜中而形成，用于連接在所述第一金屬線和所述第二金屬線之間；第一覆層，形成在所述第一金屬線與所述金屬接觸之間；和阻隔金屬層，形成在所述第二金屬線與所述層間絕緣膜之間，用于防止在所述第二金屬線中的金屬擴散。
2.如權利要求1所述的半導體器件，還包括第二覆層，形成在所述第一金屬線頂部除已經形成第一覆層外的區(qū)域。
3.如權利要求2所述的半導體器件，其中所述第一覆層和所述第二覆層由同樣材料形成。
4.一種制造半導體器件的方法，包括如下步驟在其上形成有第一金屬線的襯底上形成層間絕緣膜；在所述層間絕緣膜中形成到達所述第一金屬線的過孔；選擇性地僅在所述過孔的底部形成第一覆層；在所述過孔的內壁上形成阻隔金屬層；和在所述過孔中嵌入金屬層。
5.如權利要求4所述的制造半導體器件的方法，其中所述形成第一覆層的步驟是通過采用無電鍍選擇性地僅在暴露在過孔底部的第一金屬線上形成所述覆層的方式進行的。
6.如權利要求4所述的制造半導體器件的方法，其中形成所述過孔的步驟是通過到達第一金屬線的過孔和與過孔連接的線槽形成在層間絕緣膜中的方式進行的，形成所述阻隔金屬層的步驟是通過阻隔金屬層形成在所述過孔和線槽內壁上的方式進行的，且嵌入金屬層的步驟是通過金屬層嵌入在過孔和線槽中的方式進行的。
7.如權利要求4所述的制造半導體器件的方法，還包括在形成層間絕緣膜的步驟之前選擇性地僅在所述第一金屬線頂部形成第二覆層的步驟。
全文摘要
此處公開的是具有改進的耐電遷移性的半導體器件和用于制造該半導體器件的方法。半導體器件包括層間絕緣膜，形成在第一金屬線上；第二金屬線，通過嵌入在所述層間絕緣膜中而形成；金屬接觸，通過嵌入在所述層間絕緣膜中而形成，用于連接在所述第一金屬線和所述第二金屬線之間；第一覆層，形成在所述第一金屬線與所述金屬接觸之間；和阻隔金屬層，形成在所述第二金屬線與所述層間絕緣膜之間，用于防止在所述第二金屬線中的金屬擴散。
文檔編號H01L21/70GK1819178SQ20061000616
公開日2006年8月16日 申請日期2006年1月25日 優(yōu)先權日2005年1月26日
發(fā)明者駒井尚紀, 金村龍一, 大岡豐 申請人:索尼株式會社