專利名稱：半導(dǎo)體存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器，特別是涉及一種具有更高運行速度的半導(dǎo)體存儲器及其制造方法。
背景技術(shù)：
半導(dǎo)體存儲器的數(shù)據(jù)存儲容量由集成度決定，也就是單位面積上的存儲器單元數(shù)量。傳統(tǒng)半導(dǎo)體存儲器包括構(gòu)成存儲器電路的多個單元。例如，一個傳統(tǒng)的動態(tài)隨機存取存儲器(DRAM)單元由一個晶體管和一個電容器組成。
作為運行速度快，功耗低的大規(guī)模集成電路(LSI)的研究結(jié)果，為下一代半導(dǎo)體存儲器發(fā)展了使用絕緣體上硅(SOI)基板的技術(shù)。SOI基板可以用相對簡單的方法來制備?？紤]到單個元素間相互隔離，SOI基板技術(shù)也允許NMOS或CMOS中短的隔離距離，從而導(dǎo)致半導(dǎo)體存儲器的更高集成。因此，SOI基板廣泛應(yīng)用在100納米和更低幾何尺寸的存儲器中。
圖1A示出了一種SOI基板結(jié)構(gòu)，其上形成了硅氧化氮氧化硅(silicon-oxide-nitride-oxide-silicon，SONOS)存儲器。SONOS存儲器是新型的存儲器之一。
參考圖1A，SOI基板11上的柵極疊層結(jié)構(gòu)16含有順序堆疊的隧穿氧化物層12、介電層13、阻擋氧化層14和柵電極15。隧穿氧化物層12、介電層13和阻擋氧化層14組成ONO層。SOI基板含有順序堆疊的、由硅層11a、氧化層11b和體硅層11c組成的層。在體硅層11c的表面上形成與體硅層11c極性相反的被摻雜的源極17a和漏極17b。
雖然SOI基板被廣泛應(yīng)用于具有100納米或更低厚度的柵極疊層結(jié)構(gòu)16的存儲器中，但是由于體硅層11c浮在氧化層11b上，體硅層11c的電勢并沒有維持不變。因此，SOI基板上的SONOS存儲器的數(shù)據(jù)寫入/擦除速度變得比硅基板上的SONOS存儲器的數(shù)據(jù)寫入/擦除速度慢。此外，當(dāng)擦除存儲的數(shù)據(jù)時，由于柵電極15和體硅層11c通過電容器耦合，體硅層11c的電勢比柵電極15的負電勢低，因此使數(shù)據(jù)擦除速度更慢。
圖1B說明了形成在SOI基板上的SONOS存儲器的數(shù)據(jù)寫入/擦除速度。圖1C說明了形成在硅基板上的SONOS存儲器的數(shù)據(jù)寫入/擦除速度。用于測量來繪制圖1A和圖1B的柵極疊層結(jié)構(gòu)16的ONO結(jié)構(gòu)在相同測量條件下具有厚度分別為20埃、60埃和45埃的隧穿氧化物層12、介電層13和阻擋氧化層14。圖1C所示的數(shù)據(jù)寫入/擦除速度比圖1B所示的數(shù)據(jù)寫入/擦除速度慢很多。換句話說，比較初始電勢隨時間的下降關(guān)系，硅基板上的SONOS存儲器(圖1C)與SOI基板11上的SONOS存儲器(圖1B)相比下降量更大。原因是由于體硅層11c浮在氧化層11b上，附加電勢不能被施加到SOI基板的體硅層11c。
因此，在利用柵電極15和體硅層11c之間電勢差的Fowler-Nordheim(FN)隧穿方法的情況下，數(shù)據(jù)擦除速度減慢。而且，不可能使用向體硅層11c施加電勢的方法來改進數(shù)據(jù)寫入速度。
此外，在SONOS存儲器單元陣列中有多個SONOS存儲器單元設(shè)置在SOI基板上的情況下，整個存儲器單元陣列中體硅層11c的電勢不同，因此每個存儲器單元具有不同的運行速度，導(dǎo)致存儲器單元陣列變的不穩(wěn)定。也就是說，雖然每個存儲器單元都是基于相同的SOI基板，問題是SOI基板的每個電勢并不是不變的。

發(fā)明內(nèi)容
本發(fā)明提供一種半導(dǎo)體存儲器及其制造方法，其中存儲器的SOI基板結(jié)構(gòu)得到改進并具有更好的運行速度。
根據(jù)本發(fā)明的一個方面，半導(dǎo)體存儲器包括在半導(dǎo)體基板上的柵極疊層結(jié)構(gòu)；通過摻雜導(dǎo)電雜質(zhì)在柵極疊層結(jié)構(gòu)兩邊的旁邊和半導(dǎo)體基板上形成第一和第二雜質(zhì)區(qū)，第一第二雜質(zhì)區(qū)之間具有溝道區(qū)；以及形成在第一或第二雜質(zhì)區(qū)旁邊的半導(dǎo)體區(qū)域上的接觸層。
柵極疊層結(jié)構(gòu)包括順序堆疊的隧穿氧化物層、介電層、阻擋層和柵電極組成的層。
半導(dǎo)體結(jié)構(gòu)包括順序堆疊的硅層、氧化層和體硅層組成的層。
半導(dǎo)體存儲器還包括形成在第一雜質(zhì)層和接觸層之間或第二雜質(zhì)區(qū)和接觸層之間的絕緣層。
隧穿氧化物層和阻擋層由二氧化硅、氮氧化鉿、三氧化二鋁、二氧化鉭、二氧化鈦和高介電常數(shù)材料(High-k)中的至少一種形成。
介電層由硅點或氮化物，比如氮化硅形成。
根據(jù)本發(fā)明的另一方面，一種半導(dǎo)體存儲器的制造方法包括(a)在一部分半導(dǎo)體基板上形成溝槽，并在溝槽中沉積絕緣材料；(b)在沒有形成溝槽的半導(dǎo)體基板其它部分上形成柵極疊層結(jié)構(gòu)并在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜導(dǎo)電雜質(zhì)；以及(c)在與柵極疊層結(jié)構(gòu)相對側(cè)的半導(dǎo)體基板的其他部分上形成接觸層。
操作(a)包括在半導(dǎo)體基板上沉積氮化物層；刻蝕半導(dǎo)體基板的一部分以形成溝槽；以及在溝槽中沉積絕緣層并去掉氮化物層。
操作(b)包括沉積多個層用于在沒有形成溝槽的半導(dǎo)體基板的其它部分上形成柵極疊層結(jié)構(gòu)，并且刻蝕這些層的每邊來形成柵極疊層結(jié)構(gòu)；以及利用在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜導(dǎo)電雜質(zhì)的摻雜工藝形成第一和第二雜質(zhì)區(qū)。
第一和第二雜質(zhì)區(qū)的形成包括在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜低密度雜質(zhì)；在柵極疊層結(jié)構(gòu)的每邊形成側(cè)壁；在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜高密度雜質(zhì)來形成第一和第二雜質(zhì)區(qū)。
通過順序沉積氧化物層、介電層、氧化物層和電極材料層并刻蝕沉積物的每一邊來形成柵極疊層結(jié)構(gòu)。
操作(c)包括在位于溝槽區(qū)域的一邊且與柵極疊層區(qū)域相反側(cè)的半導(dǎo)體基板的表面上摻雜導(dǎo)電雜質(zhì)。


通過詳細的具體實施例中相關(guān)說明和參考附圖，本發(fā)明的以上及其他特色和優(yōu)點將更加明顯，其中圖1A是形成在SOI基板上的傳統(tǒng)SONOS存儲器視圖；圖1B是形成在SOI基板上的傳統(tǒng)SONOS存儲器的閾值電壓相對于時間的變化曲線圖；圖1C是形成在硅基板上的傳統(tǒng)SONOS存儲器的閾值電壓相對于時間的變化曲線圖；
圖2是根據(jù)本發(fā)明優(yōu)選實施例的半導(dǎo)體存儲器視圖；圖3A到3H是說明根據(jù)本發(fā)明優(yōu)選實施例的半導(dǎo)體存儲器制造方法的視圖；以及圖4A和4B是根據(jù)本發(fā)明的半導(dǎo)體存儲器和傳統(tǒng)半導(dǎo)體存儲器相比的閾值電壓相對于時間的變化曲線。
具體實施例方式
現(xiàn)在將通過參考附圖來更充分的說明本發(fā)明，圖中顯示了本發(fā)明的優(yōu)選實施例。但是，本發(fā)明也可以以很多不同的形式實現(xiàn)，不應(yīng)該被理解為局限在此處提出的實施例之內(nèi)；更確切的說，提供這些實施例是為了使說明更徹底和全面，向那些本領(lǐng)域技術(shù)人員充分地傳達本發(fā)明的概念。附圖中，為了顯示清楚而夸大了層和區(qū)域的厚度。同樣應(yīng)該理解的是當(dāng)提到一層在別的層或基板“上”時，它可以是直接在別的層或基板上，也可以出現(xiàn)插入層。附圖中相同的參考數(shù)字代表相同的元素，因此省略了它們的說明。
圖2是根據(jù)本發(fā)明的半導(dǎo)體存儲器視圖。參考圖2，在絕緣體上硅(SOI)基板21上形成柵極疊層結(jié)構(gòu)26。柵極疊層結(jié)構(gòu)26包括順序堆疊隧穿氧化物層22、介電層23、阻擋氧化層24和柵電極25組成的層。SOI基板21包括順序形成的硅層21a、氧化層21b和體硅層21c。體硅層21c形成在具有與其極性相反的第一和第二摻雜區(qū)域的表面上。第一摻雜區(qū)域是源極27a，第二摻雜區(qū)域是漏極27b。柵極疊層結(jié)構(gòu)26形成在制造過程中形成的側(cè)壁的每邊上。在含有選擇性刻蝕后形成的絕緣層33的一部分上形成體硅層21c。為了保持體硅層21c的電勢不變，在絕緣層33的側(cè)面形成接觸層34。
隧穿氧化物22和阻擋氧化物24可以由二氧化硅、氮氧化鉿、三氧化二鋁、二氧化鉭、二氧化鈦和高介電常數(shù)材料中的至少一種制成。介電層23可以由各種普通介電材料，比如氮化物Si3N4或硅點形成。在柵極疊層結(jié)構(gòu)26上施加適當(dāng)?shù)碾妷?Vth閾值電壓)這樣通過隧穿氧化物層22的電子在介電層23中被捕獲。用“1”表示電子在介電層23中被捕獲的情況，用“0”表示相反的情況，它們意味著數(shù)據(jù)存儲/擦除狀態(tài)。就是說，雖然本發(fā)明的存儲器具有晶體管型結(jié)構(gòu)，但它可以存儲數(shù)據(jù)，因此可以被稱為多功能器件，例如數(shù)據(jù)存儲晶體管，或存儲器晶體管。
現(xiàn)在將通過附圖更充分的說明本發(fā)明半導(dǎo)體存儲器的制造方法。圖3A到3H是說明本發(fā)明半導(dǎo)體存儲器制造工藝的視圖。
參考圖3A，SOI基板21中有順序形成的硅層21a、氧化層21b和體硅層21c。該SOI基板21和傳統(tǒng)SOI基板相同。為了進行在SOI基板上形成溝槽32(如圖3B所示)的淺溝槽絕緣(STI)法，在整個SOI基板21上沉積氮化物層31，例如Si3N4。
參考圖3B，利用STI方法刻蝕體硅層21c的一部分，從而形成溝槽32。調(diào)整溝槽32的深度，使氧化層21b的表面不會曝露出來。形成溝槽32是為了使電流在體硅層21c的限制部分流動。
參考圖3C，為了形成絕緣層33，在溝槽32中沉積絕緣材料，比如氧化物材料。絕緣材料沉積到大約填滿溝槽32為止。
參考圖3D，移除形成在體硅層21c上的氮化物層31，并曝露體硅層21c。在SOI基板上順序形成隧穿氧化物層22、介電層23、阻擋氧化層24和柵電極25，它們組成了柵極疊層結(jié)構(gòu)26。柵極疊層結(jié)構(gòu)26的那些層和柵電極25可以使用傳統(tǒng)的材料和方法制成。隧穿氧化物層22和阻擋氧化層24可以由二氧化硅、氮氧化鉿、三氧化二鋁、二氧化鉭、二氧化鈦和高介電常數(shù)材料中的至少一種制成。介電層23可以由Si3N4或硅點形成。通過刻蝕移除柵極疊層結(jié)構(gòu)26的每邊，從而得到想要的寬度。柵極疊層結(jié)構(gòu)的寬度一般被調(diào)整在100納米以下。
參考圖3E，為了在體硅層21c上形成雜質(zhì)區(qū)，摻雜低密度雜質(zhì)(摻雜物)。體硅層21c上的雜質(zhì)區(qū)位于柵極疊層結(jié)構(gòu)26的任意一側(cè)。柵極疊層結(jié)構(gòu)26一側(cè)的一個雜質(zhì)區(qū)是源極27a，柵極疊層結(jié)構(gòu)26另一側(cè)的另一個雜質(zhì)區(qū)是漏極27b。
在這里，因為柵極疊層結(jié)構(gòu)26的寬度很窄，摻雜物可以擴散到插入在源極27a和漏極27b之間的柵極疊層結(jié)構(gòu)26下面的溝道區(qū)域中，從而源極27a和漏極27b可能彼此接觸。為了阻止這種現(xiàn)象的發(fā)生，最初摻雜低密度摻雜物，然后，如果這種現(xiàn)象沒有發(fā)生，摻雜適當(dāng)密度的摻雜物來形成源極27a和漏極27b。
參考圖3F，如果摻雜了低密度摻雜物，在柵極疊層結(jié)構(gòu)26的任意側(cè)面上設(shè)置側(cè)壁28，并將適當(dāng)密度的摻雜物摻雜到源極27a和漏極27b區(qū)域。調(diào)整摻雜物的種類和密度，這樣使源極27a和漏極27b具有與體硅層21c相反的極性。摻雜物被摻雜到除絕緣層33區(qū)域的區(qū)域。
參考圖3G，用于形成接觸層34的摻雜工藝在從柵極疊層結(jié)構(gòu)26開始越過絕緣層33的區(qū)域進行。摻雜工藝使用具有與源極27a和漏極27b相反但與體硅層21c相同極性的摻雜物進行。
參考圖3H，以上工藝后，本發(fā)明的半導(dǎo)體存儲器制造完成，圖2示出完成的存儲器的剖視圖。
圖4A是閾值電壓隨時間的變化曲線，通過它可以比較傳統(tǒng)和本發(fā)明的半導(dǎo)體存儲器。這里，每種存儲器的ONO層具有其中有厚度分別為20埃、60埃和45埃的隧穿層22、介電層23和阻擋氧化層24的結(jié)構(gòu)。這些層的厚度和用來繪制圖1B和1C中曲線的存儲器的那些層相同。
參考圖4A，根據(jù)本發(fā)明當(dāng)將體硅層21c的電勢固定在與接地電勢(Vb＝0V)相等時，閾值電壓隨時間的下降比形成在浮動態(tài)SOI基板上的傳統(tǒng)SONOS存儲器閾值電壓隨時間的下降更高，這意味著本發(fā)明存儲器的數(shù)據(jù)擦除速度比傳統(tǒng)存儲器的數(shù)據(jù)擦除速度快。換句話說，本發(fā)明的體硅層21c由于接觸層34的緣故而具有固定的電勢，而傳統(tǒng)SONOS存儲器體硅層11c的電勢不固定，因此，在都形成在同種基板(SOI基板)上的本發(fā)明存儲器和傳統(tǒng)SONOS存儲器之間，本發(fā)明存儲器比傳統(tǒng)SONOS存儲器有更快的數(shù)據(jù)擦除時間。
圖4B示出了當(dāng)施加0到3伏電壓到體硅層21c上，施加固定電壓到柵極疊層結(jié)構(gòu)26(Vg＝-8V)和漏極27b上(Vd＝4V)時本發(fā)明半導(dǎo)體存儲器閾值電壓隨時間的變化曲線。
參考圖4B，，閾值電壓隨時間的變化(下降)在體硅層21c上施加固定電壓時比施加浮動電壓時更高。也就是，當(dāng)體硅層上施加固定電壓時，數(shù)據(jù)擦除速度更高。
因此，當(dāng)在存儲器單元陣列中設(shè)置使用接觸層34的半導(dǎo)體存儲器單元時，存儲器單元陣列運行期間體硅層21c上的電勢可以維持不變，因而提高整個存儲器的運行速度和穩(wěn)定性。
同時，不僅SONOS存儲器，而且各種具有晶體管結(jié)構(gòu)的半導(dǎo)體存儲器也可以采用接觸層34。接觸層34也可以形成在柵極疊層結(jié)構(gòu)26的后面，也可以形成在源極27a或漏極27b的一側(cè)。換句話說，因為接觸層34是設(shè)計用來固定體硅層的電勢，它的位置不局限于源極27a或漏極27b的側(cè)面。
根據(jù)本發(fā)明，半導(dǎo)體存儲器被設(shè)置在具有接觸層34的基板的一部分上，因此得到可靠的數(shù)據(jù)寫入/擦除和快的運行速度。此外，在存儲器單元陣列中應(yīng)用這種結(jié)構(gòu)，可以在SOI基板21的體硅層21c上施加恒定且適當(dāng)?shù)碾妷?，從而實現(xiàn)存儲器單元陣列的穩(wěn)定。
參考相關(guān)典型實施例特別顯示和說明本發(fā)明時，本領(lǐng)域技術(shù)人員應(yīng)該明白，在不偏離以下權(quán)利要求所定義的本發(fā)明的思想和范圍的情況下，可以發(fā)生各種形式和技巧上的變化。
權(quán)利要求
1.一種半導(dǎo)體存儲器，包括一形成在半導(dǎo)體基板上的柵極疊層結(jié)構(gòu)；通過摻雜導(dǎo)電雜質(zhì)，形成在半導(dǎo)體基板上柵極疊層結(jié)構(gòu)每邊旁邊的第一和第二雜質(zhì)區(qū)，第一和第二雜質(zhì)區(qū)之間有一溝道區(qū)域；以及一形成在第一或第二雜質(zhì)區(qū)旁邊的半導(dǎo)體基板上的接觸層。
2.如權(quán)利要求1所述的半導(dǎo)體存儲器，其中柵極疊層結(jié)構(gòu)包括順序堆疊的隧穿氧化物層、介電層、阻擋層和柵電極組成的層。
3.如權(quán)利要求1所述的半導(dǎo)體存儲器，其中半導(dǎo)體基板包括順序堆疊的硅層、氧化物層、體硅層組成的層。
4.如權(quán)利要求1所述的半導(dǎo)體存儲器，還包括一在第一雜質(zhì)層和接觸層之間或第二雜質(zhì)區(qū)域和接觸層之間形成的絕緣層。
5.如權(quán)利要求2所述的半導(dǎo)體存儲器，其中隧穿氧化物層和阻擋層由二氧化硅、氮氧化鉿、三氧化二鋁、二氧化鉭、二氧化鈦和高介電常數(shù)材料中的至少一種制成。
6.如權(quán)利要求2所述的半導(dǎo)體存儲器，其中介電層由硅點或包括氮化硅的氮化物層形成。
7.一種半導(dǎo)體存儲器的制造方法，包括(a)在半導(dǎo)體基板的一部分上形成溝槽，并在溝槽中沉積絕緣材料；(b)在沒有形成溝槽的半導(dǎo)體基板的其它部分上形成柵極疊層結(jié)構(gòu)并在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜導(dǎo)電雜質(zhì)；(c)在與柵極疊層結(jié)構(gòu)相對側(cè)的所述半導(dǎo)體基板的其它部分上形成接觸層。
8.如權(quán)利要求7所述的制造方法，其中操作(a)包括在半導(dǎo)體基板上沉積氮化物層；刻蝕一部分半導(dǎo)體基板以形成溝槽；以及在溝槽中沉積絕緣層并移除氮化物層。
9.如權(quán)利要求7所述的制造方法，其中操作(b)包括沉積多個層用于在沒有形成溝槽的所述半導(dǎo)體基板的其它部分上形成柵極疊層結(jié)構(gòu)，并刻蝕這些層的每邊用于形成柵極疊層結(jié)構(gòu)；以及利用在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜導(dǎo)電雜質(zhì)的摻雜工藝形成第一和第二雜質(zhì)區(qū)。
10.如權(quán)利要求9所述的制造方法，其中形成第一和第二雜質(zhì)區(qū)的操作包括在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜低密度雜質(zhì)；在柵極疊層結(jié)構(gòu)的每邊形成側(cè)壁；以及在鄰近柵極疊層結(jié)構(gòu)底部的半導(dǎo)體基板的表面上摻雜高密度雜質(zhì)來形成第一和第二雜質(zhì)區(qū)。
11.如權(quán)利要求9所述的制造方法，其中通過順序沉積氧化物、電介質(zhì)、氧化物和電極材料并且刻蝕這些沉積物的每邊來形成柵極疊層結(jié)構(gòu)。
12.如權(quán)利要求7所述的制造方法，其中操作(c)包括在位于溝槽區(qū)域的一側(cè)與柵極疊層區(qū)域相對的半導(dǎo)體基板的表面上摻雜導(dǎo)電雜質(zhì)。
全文摘要
為了存儲器的穩(wěn)定性和更高的運行速度，本發(fā)明提供一種半導(dǎo)體存儲器及其制造方法。該存儲器包括在半導(dǎo)體基板上形成的一柵極疊層結(jié)構(gòu)；通過摻雜導(dǎo)電雜質(zhì)，在柵極疊層結(jié)構(gòu)每邊的旁邊和半導(dǎo)體基板上形成第一和第二雜質(zhì)區(qū)，第一和第二雜質(zhì)區(qū)之間具有溝道區(qū)域；以及在第一或第二雜質(zhì)區(qū)旁邊的半導(dǎo)體區(qū)域上形成一接觸層。
文檔編號H01L29/49GK1638130SQ20051000396
公開日2005年7月13日 申請日期2005年1月5日 優(yōu)先權(quán)日2004年1月5日
發(fā)明者蔡熙順, 李兆遠, 金楨雨, 李殷洪 申請人:三星電子株式會社