專利名稱：驅動非易失性存儲器的方法
技術領域：
本發(fā)明涉及驅動非易失性存儲器的方法。
背景技術：
近年，在便攜電話或便攜信息終端方面處理大量圖像信息的需求也增多，希望有高速、低消耗功率且小型、大容量的非易失性存儲器。其中，近年作為超高集成且可非易失動作的存儲器也集中注意于利用具有根據(jù)結晶狀態(tài)改變作為整體的電阻值特性的材料的存儲器，所謂的相變存儲器件。
該器件作成通過2電極材料夾持由多只硫族(chalcogen)元素構成的相變材料的較簡單構造，通過電流在2電極間流過，在相變材料內加焦耳熱，使相變材料的結晶狀態(tài)在非晶相和結晶相之間變化，實現(xiàn)數(shù)據(jù)的記錄。例如在GeSbTe系的相變化材料等，通常以多種結晶混在材料中，原理上可模擬地使2電極間的電阻值變化。因而，這些相變材料不限于對數(shù)字存儲器的應用，也期望對可記錄多值的模擬存儲器內的應用。
由于在相變材料的存儲器活性區(qū)域的結晶狀態(tài)在室溫是極其穩(wěn)定的，所以超過十年的存儲保持也是十分可能的。例如Ovshinsky的美國專利第5,296,716號公報(以下記作專利文獻1)是示出有關相變存儲器的技術水平的文獻。
此外，以電場效果型晶體管MOS作為開關元件使用的相變存儲單元的構成由Lowrey等的美國專利6,314,014號公報(以下，記作專利文獻2)上公開。
圖12是說明用現(xiàn)有技術的電場效應型晶體管的相變存儲單元的圖，(a)、(b)、(c)是分別示出相變存儲單元的電路圖，用了相變材料的電阻變化元件的截面圖，用了相變材料的電阻變化元件的電流電壓特性的圖。(a)所示的電路圖是與上述專利文獻2上公開的電路圖同樣的電路圖。本相變存儲單元配備電場效應型晶體管(以下，記作MOS)90、由承擔存儲功能的相變材料構成的電阻變化元件91、數(shù)據(jù)輸入輸出用的位線BL、與柵電極連接使MOS90通/斷進行數(shù)據(jù)輸入輸出控制的字線WL、電流或電壓供給部VA。在這里，電阻變化元件91例如如(b)所示形成。即，電阻變化元件91配備上部電極100、GeSbTe(鍺、銻、碲)等的相變材料膜101、氧化硅膜等層間絕緣膜103、作為發(fā)熱加熱器作用的金屬插體(plug)104以及下部電極105。在這里，與電極插體(plug)104相接的相變材料膜101中的相變區(qū)域102，如后述所示，結晶狀態(tài)變化。
在圖12(c)虛線所示，如果初始狀態(tài)在作為高電阻(非晶質)的電阻變化元件上加電壓，因為直到閾值電壓Vth為止幾乎完全沒有電流流過，所以發(fā)熱量少，維持高電阻狀態(tài)(以下，也記作復位(reset)狀態(tài))，一旦施加電壓超過閾值電壓Vth，通過由電流產(chǎn)生的焦耳熱使相變材料膜101的一部分(圖12的(b)的相變區(qū)域102)結晶化，成為低電阻狀態(tài)(以下，也記作設置(set)狀態(tài))。這樣一來，使應用相變材料的電阻變化元件的設置狀態(tài)及復位狀態(tài)的電阻值通過分別例如與1及0數(shù)據(jù)對應，可以如上述所示地實現(xiàn)儲存功能。為了使成為低電阻狀態(tài)的相變材料再返回高電阻狀態(tài)(復位狀態(tài))，也可以在電阻變化元件內流過規(guī)定閾值電流Ith以上的電流之后，急冷即可。
如圖12(c)所示地，可使電阻變化元件處于高電阻狀態(tài)的電流區(qū)域I/Ith＞1稱為復位電流區(qū)域，使處于低電阻狀態(tài)的電流區(qū)域I/Ith＝0.6～1稱為設置電流區(qū)域。在讀出現(xiàn)在的電阻變化元件電阻值的情況下，為了回避讀出擾動(read disturbance)(通過讀出動作產(chǎn)生的電阻值變化)，有必要在低電流區(qū)域I/Ith＜0.6(施加電壓在約0.45V以下)讀出。例如，在如圖12的(a)所示構成的存儲單元，在電阻值讀出時，有必要將在電壓供給部VA上施加的電壓設定在0.45V以下。
然而，為了使相變存儲器作成復位狀態(tài)，即使在0.18μm法則(rule)的微細元件，各電阻變化元件也有必要流過1mA以上的大電流。為此，使用MOS作為開關元件的情況下，由于溝道寬度增大產(chǎn)生的占有面積增大，或必須提高施加柵電極電壓引起的消耗功率增加，成為問題。此外，為了避免如上述所示，電阻值讀出時的讀出擾動，作為開關元件的MOS的源極·漏極之間未加足夠的電壓，存在所謂難以高速讀出動作的問題，即使在低電壓動作時也必須可得高驅動力的高性能開關元件。
與本發(fā)明有關的文獻一覽表美國專利第5,296,716號公報(內容參照「背景技術」欄)，美國專利第6,314,014號公報(內容參照「背景技術」欄)，特開2003-100991號公報，在該文獻內公開了相變型存儲器與MOS晶體管的漏極區(qū)域連接的非易失存儲元件。
特開2001-210831號公報，在該文獻內公開了與基板和柵極電連接的DTMOS。

發(fā)明內容
為了解決上述課題，本發(fā)明的目的是提供使作為開關元件利用了柵極和基板電連接著的MOS的非易失存儲單元可低耗電且高性能動作的驅動方法。
對達到上述目的的第一本發(fā)明的非易失性存儲器進行驅動的方法是對配備以下構件的非易失性存儲器的驅動方法，該非易失性存儲器具有包括電連接柵電極及基板的n溝道電場效應晶體管，以及具有第一端子及第二端子、上述第一端子與上述場效應晶體管的源極連接、用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個存儲單元；與各行的上述存儲單元的上述柵極連接的字線；與各列的上述存儲單元的上述第二端子連接的位線；和與全部上述場效應晶體管的漏極連接的共用電壓供給部，在使第一存儲單元配備的電阻變化元件為高電阻狀態(tài)的情況下，順序執(zhí)行以下3個復位步驟(reset step)，即在全部上述字線及與上述第一存儲單元連接的位線上加初始電壓，而且在與上述第一存儲單元連接的位線以外的位線及上述電壓供給部上加上比上述初始電壓大的第一電壓的第一復位步驟，通過在與上述第一存儲單元連接的字線上，以上述初始電壓作為基準，加上比上述場效應晶體管的pn結正方向上升電壓還大，大于等于上述第一電壓，而且比上述第一電壓和上述上升電壓之和還小的第二電壓，使復位電流在上述第一存儲單元配備的電阻變化元件內流過的第二復位步驟，和在與上述第一存儲單元連接的字線上加上上述初始電壓的第三復位步驟；在使第二存儲單元配備的電阻變化元件為低電阻狀態(tài)的情況下，順序執(zhí)行以下3個設置步驟(set step)，即；在全部上述字線及與上述第二存儲單元連接的位線上加初始電壓，而且在與上述第二存儲單元連接的位線以外的位線及上述電壓供給部上加上比上述初始電壓更大的第三電壓的第一設置步驟，通過在與上述第一存儲單元連接的字線上，以上述初始電壓作為基準，加上比上述場效應晶體管的pn結正方向上升電壓還大，大于等于上述第三電壓，而且比上述第三電壓和上述上升電壓之和還小的第四電壓，使設置電流在上述第二存儲單元配備的電阻變化元件內流過的第二設置步驟，和在與上述第二存儲單元連接的字線上加上上述初始電壓的第三設置步驟；在讀出第三存儲單元配備的電阻變化元件狀態(tài)的情況下，在與上述第三存儲單元連接的字線上加上第五電壓，在使上述第三存儲單元配備的效應晶體管導通的同時，通過在與第三存儲單元連接的位線和上述電壓供給部之間產(chǎn)生電位差，流過電流，執(zhí)行以在上述第三存儲單元配備的電阻變化元件內流過的電流值作為在上述位線內流過的電流大小來檢測的第一讀出步驟。
為了達到上述目的的第二本發(fā)明的驅動非易失性存儲器的方法是，該非易失性存儲器具有包括電連接柵極及基板的p溝道場效應晶體管、以及具有第一端子及第二端子、上述第一端子與上述場效應晶體管的源極連接、用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個存儲單元；與各行的上述存儲單元的上述柵電極連接的字線；與各列的上述存儲單元的上述第二端子連接的位線；和與全部的上述場效應晶體管漏極連接的共用電壓供給部，在使第一存儲單元配備的電阻變化元件為高電阻狀態(tài)的情況下，順序執(zhí)行以下3個復位步驟，即在全部的上述字線及與上述第一存儲單元連接的位線上加初始電壓，而且在與上述第一存儲單元連接的位線以外的位線及上述電壓供給部上加上比上述初始電壓更小的第一電壓的第一復位步驟，通過在與上述第一存儲單元連接的字線上，施加在上述效應晶體管的pn結上流過正方向上升電流，而且比上述初始電壓還小的第二電壓，使復位電流在上述第一存儲單元配備的電阻變化元件內流動的第二復位步驟，和接著，在與上述第一存儲單元連接的字線上加上上述初始電壓的第三復位步驟；在使第二存儲單元配備的電阻變化元件為低電阻狀態(tài)的情況下，順序執(zhí)行以下3個設置步驟，即；在全部上述字線及與上述第二存儲單元連接的位線上加初始電壓，而且在與上述第二存儲單元連接的位線以外的位線及上述電壓供給部上加上比上述初始電壓小的第三電壓的第一設置步驟，通過在與上述第二存儲單元連接的字線上，施加在上述場效應晶體管的pn結上流過正方向上升電流，而且比上述初始電壓還小的第四電壓，在上述第二存儲單元配備的電阻變化元件內流過設置電流的第二設置步驟，與上述第二存儲單元連接的字線上加上上述初始電壓的第三設置步驟；在讀出第三存儲單元配備的電阻變化元件的狀態(tài)的情況下，在與上述第三存儲單元連接的字線上加上第五電壓，在使上述第三存儲單元配備的場效應晶體管導通的同時，通過在與第三存儲單元連接的位線和上述電壓供給部之間產(chǎn)生電位差，流過電流，執(zhí)行以在上述第三存儲單元配備的電阻變化元件內流過的電流值作為在上述位線內流過的電流大小來檢測的第一讀出步驟。


圖1是示出成為本發(fā)明實施方式的驅動方法對象的非易失性存儲器的電路圖。
圖2是示出可在圖1所示的半導體電路內使用的MOS及DTMOS的柵電極電壓一漏極電流特性圖。
圖3是示出用圖1的電路圖中表示的相變存儲單元的概略構成的圖，(a)是平面圖，(b)是沿平面圖(a)的XX’線的截面圖，(c)是沿平面圖(a)的YY’線的截面圖。
圖4是示出2維陣列狀配置圖1所示的半導體電路的2維陣列存儲器的電路圖。
圖5是在圖4所示的2維陣列存儲器用n溝道DTMOS的情況下，使電阻變化元件成高電阻狀態(tài)的時間圖。
圖6是在圖4所示的2維陣列存儲器用n溝道DTMOS的情況下，使全部存儲單元的電阻變化元件成高電阻狀態(tài)的時間圖。
圖7是在圖4所示的2維陣列存儲器用n溝道DTMOS的情況下，使電阻變化元件成低電阻狀態(tài)的時間圖。
圖8是在圖4所示的2維陣列存儲器用n溝道DTMOS的情況下，讀出電阻變化元件的電阻值的時間圖。
圖9是在圖4所示的2維陣列存儲器用p溝道DTMOS的情況下，使電阻變化元件成高電阻狀態(tài)的時間圖。
圖10是在圖4所示的2維陣列存儲器用p溝道DTMOS的情況下，使電阻變化元件成低電阻狀態(tài)的時間圖。
圖11是在圖4所示的2維陣列存儲器用p溝道DTMOS的情況下，讀出電阻變化元件的電阻值的時間圖。
圖12是說明用現(xiàn)有技術的MOS的相變存儲單元的圖，(a)是相變存儲單元的電路圖，(b)是用相變材料的電阻變化元件的截面圖，(c)是示出用相變材料的電阻變化元件的電流電壓特性圖。
具體實施例方式
以下，邊參照附圖，邊對本發(fā)明的實施方式加以說明。
圖1是示出成為本發(fā)明實施方式驅動方法對象的非易失性存儲器的電路圖。本非易失性存儲器具有電連接柵電極端子G及基板電位控制端子U的n溝道MOS晶體管1和使用了GeSbTe(鍺·銻·碲)等相變材料的電阻變化元件2。通過由這2個元件1、2構成1個存儲單元，電阻變化元件2的2個端子中的第一端子R1與MOS晶體管1的源極端子S連接，第二端子R2接地，MOS晶體管1的漏極端子D與電壓供給端子VA連接。與電壓供給端子VA連接的不限于電壓供給源，也可以是電流供給源。
如果在圖1在電壓供給端子VA及柵電極端子G上加正電壓，則在電阻變化元件2上流過電流，可進行在電阻變化元件2內使用的相變材料的低電阻值的設置及復位。MOS晶體管1通過電連接柵電極端子G及基板電位控制端子U，導通時閾值電壓下降，斷開時閾值電壓變高。該MOS晶體管1記作DTMOS(動態(tài)閾值MOSDynamicThreshold MOS)。其結果，在DTMOS1，與通常的MOS晶體管比較，可以大幅度改善亞閾斜率(subthreshold-slope)或電流驅動力。
在n溝道MOS晶體管的情況下，基板的導電型是p型，源極及漏極的導電型是n+型，形成pn+結。因而，在圖1，在柵電極端子G上加上大于等于該pn+結正向上升電壓VF的電壓時，從柵電極端子G(基板電位控制端子U)向源極端子S流過二極管正向電流。該動作與MOS晶體管的通常動作不同，該二極管正向電流比MOS晶體管通常動作時的溝道電流還大。因為在本實施方式，對電阻變化元件2使用了相變材料，必需較大的重寫電流，所以在電阻變化元件2復位時，積極地利用該雙極動作模式。
為了避免讀出擾動，在必須使用小于等于0.4V的低電壓的電阻值讀出時，通過上述良好的亞閾值特性，可高速讀出。在復位時大電流量是必要的，關于讀出時使用必須加極低電壓的相變材料的電阻變化元件，作為開關元件使用通常的MOS時，實現(xiàn)省面積、低耗電且高速的存儲單元是極為困難的。與此相反，如上述所示，通過使用DTMOS作為開關元件，形成存儲單元，可以實現(xiàn)省面積、通過如后述所示地驅動它，可以使存儲單元低耗電且高速地動作。
圖2是示出通常的MOS及DTMOS的柵電極電壓(Vg)一漏極電流(Isd)特性的圖。任一MOS也是n溝道型的，元件尺寸為溝道長0.5μm，溝道寬10μm，柵電極氧化膜厚為6nm。此外，漏極電壓Vsd為1.0V，作成一定。
如從圖2所看到的，在DTMOS，在除了0V附近以外，在全部柵電極電壓Vg可得到比通常的MOS還大的漏極電流Isd，亞閾值斜率也為60mV/dec的理想值，在具有圖2所示特性的DTMOS的情況下，取柵電極電壓(＝基板電壓)約0.8V以上時，謀求通過上述雙極的動作產(chǎn)生驅動電流的上升。
以下，對使用了DTMOS作為電阻變化元件用的開關元件時的優(yōu)點具體地加以說明。首先，例如在柵電極電壓0.4V下進行電阻值的讀出時，如從圖2所看到的，電流驅動力約優(yōu)2個量級。即，由于漏極電流Isd約大2個量級，所以可完成高速電阻值的讀出動作。
如果在使用了相變材料的電阻變化元件的復位動作中所必要的電流取1mA，則如圖2所了解的，在DTMOS，柵電極電壓約為0.95V，與得到該電流值相反，在通常的MOS，有必要使柵電極電壓增大直到約1.5V。
如以上所示可以看出，通過使用DTMOS作為電阻變化元件用的開關元件，可以降低復位時的柵電極施加電壓約40％，謀求低耗電化，而且也可大幅度改善讀出速度。顯然，即使對于漏極電流Isd在1mA以下進行的復位動作也可加更低的電壓。此外，在設計元件，以便得到相同驅動電流的情況下，由于驅動電流與元件溝道寬度W和溝道長度L之比W/L成比例，所以不用說DTMOS一方可以大幅度降低元件面積。
其次，對應當實現(xiàn)占有面積小的存儲單元，溝道寬度W和長度L之比W/L為2(圖2的情況為1/10)進行設計的情況加以說明。這時，由于漏極電流Isd為圖2所示值的1/10，如果是通常的MOS，為了得到1mA的驅動電流，有必要將柵極電壓Vg設定在3V以上的高電壓(在圖2未圖示)。為此有必要另外具有將占有廣大面積的電壓升壓電路作為周邊電路。
另一方面，如果是DTMOS，由于驅動電流在成為1/10的情況下，柵電極電壓Vg在2V，可得大體1mA的漏極電流Isd，所以尤其是沒有必要升壓電路等。在以上，使用示出取漏極電壓Vsd為1V時的數(shù)據(jù)的圖2進行說明，然而，即使是不同的漏極電壓Vsd，例如Vsd＝2[V]，也完全不會改變DTMOS的優(yōu)越性。
以上，對n溝道DTMOS加以說明，然而對于p溝道DTMOS，也具有與上述同樣的特性及對通常的p溝道MOS的優(yōu)越性。在p溝道DTMOS的情況下，對各端子施加電壓的極性是與n溝道DTMOS相反的。在p溝道MOS的情況下，基板的導電型是n型，源極及漏極的導電型是p+型，形成p+n結。因而，如果源極(或漏極)電壓Vs對柵電極電壓VG，即VS-VG為大于等于p+n結的正向上升電壓VF，則從源極(或漏極)向柵電極方向，流過比MOS晶體管通常動作時的溝道電流還大的二極管正向電流。
圖3是示出遵循圖1所示的半導體電路形成的相變存儲單元的概略構成的圖。(a)是示出在SOI(絕緣體上硅Silicon On Insulator)基板上疊層形成有DTMOS和使用了相變材料的電阻變化元件的相變存儲單元的平面圖，(b)、(c)分別是沿平面圖(a)的XX’線、YY’線的截面圖。
本相變存儲單元，如圖3(b)所示，具有硅基板20，埋入氧化膜21，元件分離氧化膜10，及在層間絕緣膜18的疊層構造中形成的DTMOS及電阻變化元件。在這里，DTMOS具有漏極區(qū)域12，源極區(qū)域13，多晶硅的柵電極圖形14及氧化硅膜等的柵電極氧化膜19。電阻變化元件具有相變膜22及加熱電極23。本相變存儲單元具有在層間絕緣膜18上形成的鋁等的金屬配線圖形17a～17c及埋入在層間絕緣膜18中形成的接觸窗內的鎢等金屬插體(plug)15a～15c、16。金屬配線圖形17a～17c分別經(jīng)金屬插體15a～15c與DTMOS的柵電極圖形14、漏極區(qū)域12、及源極區(qū)域13連接。如圖3(c)所示，金屬配線圖形17a經(jīng)金屬插體16也和與漏極區(qū)域12及源極區(qū)域13相反的雜質擴散的雜質擴散區(qū)30連接。例如，如果漏極區(qū)域12及源極區(qū)域13是n+，則雜質擴散區(qū)30是p+。在圖3(a)～(c)上，對相同構成元件附加相同號碼，在(a)省略層間絕緣膜18。
在如圖3(b)所示加熱電極23上使用了比金屬電阻率高，且耐熱率高的材料，例如多晶硅，或釕(Ru)、銠(Rh)、銥(Ir)、鋨(Os)及其氧化物等。即，通過相變存儲單元內流過電流時，加熱電極23發(fā)熱，可以使加熱電極23和相變化膜22的界面部分的相變化膜22結晶化或非結晶化，可決定加熱電極23的材料及尺寸形狀，以便可控制相變膜22的電阻值。
例如，加熱電極23也可以是與金屬插體15c相同材料。在該情況下，使相變膜22全體成為結晶化或非結晶化，與在加熱電極23上使用比金屬插體15c電阻率高的材料的情況相比，為了控制電阻值需要的能量增大了。
在加熱電極23或金屬插體15c和相變膜22之間的原子相互擴散成為問題的情況下，雖然在圖3(b)未示出，然而也可以在它們與相變膜22之間插入氮化鈦膜等的阻擋金屬膜。
如圖3(a)～(c)所看到，因為相變膜22可在DTMOS上疊層，而且只要極小面積，存儲單元全體面積大體由作為開關元件的晶體管面積決定。DTMOS與通常的MOS相比，對每個元件有必要充裕地設置基板接觸用金屬插體16部分，增加了存儲單元面積，然而如果考慮因上述的電流驅動力增大產(chǎn)生的溝道寬度降低效果，則作為整體可實現(xiàn)大幅度節(jié)省面積。在圖3對使用了SOI基板的情況加以說明，然而也可以在容積基板(bulk substrate)上形成晶片，進行每個元件的基板電位的控制。
圖4是示出2維配置圖1所示電路的存儲單元構成的陣列存儲器的電路圖。本陣列存儲器具有由n溝道DTMOS1及使用了相變材料的電阻變化元件2構成的存儲單元，數(shù)據(jù)輸入輸出用的位線BLi(i是1～n的自然數(shù))，與柵電極連接對DTMOS1 ON/OFF(通/斷)進行數(shù)據(jù)輸入輸出控制的字線WLi(i是1～n的自然數(shù))和供給電壓的電壓供給部VA。即，各位線BLi與電阻變化元件2的第二端子R2連接，各字線WLi與DTMOS1的柵電極端子G連接，電壓供給部VA與漏極端子D連接。電阻變化元件2的第一端子R1與DTMOS1的源極端子連接(參照圖1及圖4)。在這里，電壓供給部VA全部是公共的，與1個電壓供給源或電流供給源連接。
(第一實施方式)以下，對驅動圖4所示的非易失性存儲器的方法，即構成2維陣列存儲器的各存儲單元1的電阻變化元件2的復位動作(即，使電阻變化元件2成高電阻狀態(tài)的動作)、設置動作(即，使電阻變化元件2成低電阻狀態(tài)的動作)以及電阻值讀出動作(即，讀出電阻變化元件2電阻狀態(tài)的動作)加以說明。
在本第一實施方式，DTMOS1是n溝道DTMOS。對DTMOS1是p溝道DTMOS的情況下，作為第二實施方式，后述。
在這里，令加到位線BLi上的電壓為VB，加到字線WLi上電壓為VW，加到由上述基板和源極(或漏極)構成的pn結的正向上升電壓為VF(＞0)，加到電壓供給部VA上的電壓為VA，不引起讀出擾動的讀出時的最大施加電壓為VR(＞0)(圖12(c)的例中，約為0.45V)。
在復位動作，附加下標為「1」，在設置動作，附加下標為「2」，在電阻值讀出動作附加下標為「3」。即，對復位動作的位線BLi施加電壓記作「VB1」。
(復位動作)圖5是在只對與位線BL2及字線WL2連接的存儲單元(記作第一存儲單元)的電阻變化元件2進行復位的情況下示出各線上施加的電壓的時間圖。
作為初始狀態(tài)，假設全部位線BLi(i＝1～n)、字線WLi(i＝1～n)，以及電壓供給部VA的電壓為初始電壓。作為初始電壓雖然優(yōu)選為0V，但只要可使DTMOS1狀態(tài)維持斷開，而且不影響電阻變化元件2的狀態(tài)，則不限于0V。在以下，在各線上施加的電壓，作為以初始電壓為基準的電壓加以說明。
(第一復位步驟)首先，使全部字線WLi(i＝1～n)及與第一存儲單元連接的位線BL2維持在初始電壓(優(yōu)選為0V)不動，在與第一存儲單元連接的位線BL2以外的位線BLi(i≠2)以及電壓供給部VA上分別加上正的、即比初始電壓大的電壓VB1及VA1。在這里，VA1＝VB1，任一電壓設定在可賦與圖12(c)中復位電流區(qū)域特性的電壓值上。這些正的電壓VB1及VA1稱作「第一電壓」。
(第二復位步驟)其次，維持該狀態(tài)不動，只對與第一存儲單元連接的字線WL2在規(guī)定時間T1之間加上與電壓VA1(＝VB1)相同大小，而且比pn結正向上升電壓VF還大的電壓VW1(VW1＞VF，VW1＝VA1＝VB1)。該電壓VW1稱作「第二電壓」。
其間，與第一存儲單元連接的字線WL2以外的字線WLi(i≠2)上加上初始電壓(優(yōu)選為0V)原封不動。
據(jù)此，時間T1之間，在第一存儲單元上從柵電極端子G開始經(jīng)具有p型雜質的基板向源極端子S方向流過pn結的正向電流。如果邊參照圖3，加以更加詳細地說明，則柵電極圖形14的正下方部分的半導體(以下，該部分的半導體稱為「活性區(qū)域」，附加符號31)是p型，漏極區(qū)12及源極區(qū)13是n型，而且柵電極圖形14和活性區(qū)域31經(jīng)金屬插體15a、電極配線圖形17a、金屬插體16、雜質擴散區(qū)30同電位地電連接。因而，經(jīng)字線WL2在柵電極圖形14上施加的電壓VW1也加在活性區(qū)域31上。因為在具有p型雜質的活性區(qū)域31和分別具有n型雜質的漏極區(qū)域12及源極區(qū)域13之間形成pn結，所以通過在活性區(qū)域31上施加的電壓VW1產(chǎn)生的電流朝向漏極區(qū)域12及源極區(qū)域13。如果，使據(jù)此產(chǎn)生的電流為按照圖12(c)所示那樣的，充分溶解構成電阻變化元件的相變材料，其后成為非晶態(tài)的復位電流區(qū)域的值，則使與其源極端子S連接的電阻變化元件2復位，即可以成為高電阻狀態(tài)。時間T1是為了溶融相變材料必要的時間，可以是例如小于等于100ns的短時間。
另一方面，字線WL2也與第一存儲單元以外的存儲單元的柵電極端子G連接，因為在這些存儲單元，與在柵電極端子G上施加的電壓VW1相等的電壓VB1加在位線BLi(i≠2)上，所以在源極端子S和基板之間的pn結上未加電壓，在電阻變化元件2上沒有電流流過。即，在與第一存儲單元連接的位線BL2以外的位線BLi(i≠2)上預先施加電壓VB1是為了使字線WL2上施加電壓VW1和電壓VB1平衡，在源極端子S和基板的pn結上不加電壓。
(第三復位步驟)在第二復位步驟之后，使全部字線WLi、全部位線BLi以及電壓供給部VA的電壓返回初始電壓(優(yōu)選返回0V)。這時為了對一度熔融的相變材料急冷，構成非晶狀態(tài)，希望如圖5的箭矢所示，經(jīng)過時間T1之后的脈沖波形的下降是陡峭的。
最后，為了返回初始狀態(tài)，只改變與第一存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓(優(yōu)選為0V)。
在以上，是對作為最希望的電壓條件、即VA1＝VB1＝VW1＞VF，而且電壓VW1、VA1、VB1作為可賦與復位電流區(qū)域的特性的電壓值的情況加以說明，然而也可以不是VA1＝VB1＝VW1。即，也可以是VA1＝VB1，VW1＞VF，VB1+VF＞VW1≥VB1。在這里，VW1≥VB1是在pn結上不加逆偏置電壓的條件。這時，在第一存儲單元上基板(導電型為p型)對源極端子S(導電型n+型)的電壓VSB1(＝VW1-VB1)為VSB1＝VW1(＞VF)，通過pn結的正向電流可以使電阻變化元件復位。
與此相反，與第一存儲單元以外的字線WL2連接的存儲單元上，基板(導電型p型)對源極端子S(導電型n+型)的電壓VSB1(＝VW1-VB1)處于0≤VSB1＜VF的范圍內，因為在源極端子S和基板之間的pn結上施加電壓未超過電壓VF，所以可以控制pn結的正向電流。
一次使所希望的存儲單元，即所希望的多個電阻變化元件2復位也是可以的。為此，變更圖5所示的時間圖，以便取代只在字線WL2上加電壓VW1而在與規(guī)定的多個存儲單元連接的字線WLj(1≤j≤n)上加電壓VW1，除此之外的字線WLi(i≠j)原樣維持在初始電壓(優(yōu)選為0V)，此外，也可以這樣變更，以便取代在位線BLi(i≠2)上加電壓VB1，使多條位線BLk(1≤k≤n)上維持在初始電壓(優(yōu)選為0V)，其余的位線BLm(m≠k)上加電壓VB1。
例如，在使全部存儲單元的電阻變化元件2復位的情況下，也可以遵從圖6所示的時間圖加各電壓。即，從初始狀態(tài)開始，在電壓供給部VA上加電壓VA1(第一全復位步驟)，接著，全部的字線WLi(i＝1～n)上在規(guī)定時間T1加電壓VW1(VW1＞VF，VW1＝VA1)(第二全復位步驟)，其后，使全部字線WLi(i＝1～n)急速地回復到0V(第三全復位步驟)。
在以上的復位動作的說明中，對在位線BLi(i≠2)上加電壓VB1的時間和在電壓供給部VA上加電壓VA1的時間相同的情況加以說明，而只要在規(guī)定的字線WL2上加電壓VW1之前，一起加電壓VB1及VA1，則也可以使任一方先加。同樣地，如果使位線BLi(i≠2)及電壓供給部VA的電壓返回初始電壓(優(yōu)選為0V)的時間在使規(guī)定的字線WL2的電壓VW1返回初始電壓之后，則也可以使任一方先返回初始電壓。
(設置動作)其次，對減少電阻變化元件2的相變材料的電阻值的設置動作加以說明。只設置與位線BL2及字線WL2連接的存儲單元(為了明確表示不一定與上述第一存儲單元相同，在這里記以第二存儲單元)的電阻變化元件2的情況下，向各線施加電壓的時序(timing sequence)如圖7所示。
該圖7所示的時序基本上與圖5所示的復位動作的時序是相同的。
(第一設置步驟)即，首先有必要使全部字線WLi(i＝1～n)及與第二存儲單元連接的位線BL2維持在初始電壓(優(yōu)選為0V)不動，與第二存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA上分別加上正的、即比初始電壓大的電壓VB2及VA2。在這里，VA2＝VB2，任一電壓都設定在可賦與圖12(c)的設置電流區(qū)域的特性的電壓值上。這些正電壓VB2及VA2稱為「第三電壓」。
(第二設置步驟)其次，維持該狀態(tài)不動，只在與第二存儲單元連接的字線WL2上以規(guī)定時間T2加上與電壓VA2(＝VB2)相同大小，而且比pn結正向上升電壓VF還大的電壓VW2(VW2＞VF，VW2＝VA2＝VB2)。這個正的即比初始電壓還大的電壓VW2稱為「第四電壓」。
其間在與第二存儲單元連接的字線WL2以外的字線WLi(i≠2)上加上初始電壓(優(yōu)選為0V)不動。
據(jù)此，在時間T2間，在第二存儲單元上從柵電極端子G經(jīng)具有p型雜質的基板向源極端子S方向流過pn結正向電流。如果使該電流值取作按照圖12(c)所示那樣的、使構成電阻變化元件的相變狀態(tài)成結晶狀態(tài)的設置電流區(qū)域的值，則設置與該源極端子S連接的電阻變化元件2。即，可為低的電阻狀態(tài)。時間T2是為了使相變材料成為結晶狀態(tài)必要的時間，例如也可以是小于等于100ns的短時間。
另一方面，字線WL2也與第二存儲單元以外的存儲單元的柵電極端子G連接，而因為在這些存儲單元，與在柵電極端子G上加的電壓VW2相等的電壓VB2加在位線BLi(i≠2)上，所以在源極端子S和基板之間的pn結上不加電壓，在電阻變化端子2沒有電流流過。即，由于在與第二存儲單元連接的位線BL2以外的位線BLi(i≠2)上預加電壓VB2，是使在字線WL2上施加電壓VW2和電壓VB2平衡，在源極端子S和基板的pn結上不加電壓的緣故。
(第三設置步驟)第二設置步驟之后，使全部字線WLi，全部位線BLi以及電壓供給部的電壓返回初始電壓(優(yōu)選為0V)。這時，為了使相變化材料成為結晶狀態(tài)，如圖7用箭矢所示，希望經(jīng)過時間T2后的脈沖波形下降沿是緩慢的。
最后，為了返回初始狀態(tài)，只改變與第一存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓(優(yōu)選為0V)。
這樣一來，在設置動作，加到與第二存儲單元連接的字線WL2，與第二存儲單元連接的位線BL2以外的位線BLi(i≠2)以及電壓供給部VA的各個電壓VW2、VB2及VA2有必要由電阻變化元件的電流電壓特性決定。
在這種情況下，也有必要至少VA2＝VB2以及VB2+VF＞VW2≥VB2，更希望VA2＝VB2＝VW2。例如，根據(jù)圖12(c)的情況，有必要在賦與復位電流值的60～100％電流值的電壓范圍內進行設置動作。設置在相同電阻值的情況下，設置電流值越高，則在電阻變化元件上施加電壓的時間可越短，而有必要在小于等于復位電流的電壓范圍內進行。因此，VA1＞VA2的關系成立(對于VB2等也是同樣的)。
與復位動作同樣地，通過合適地變更加電壓的位線BLi及字線WLj，可一次設置所希望的多個存儲單元或一次設置全部存儲單元。在位線BLi(i≠2)上施加電壓VB2的時間和在電壓供給部VA上施加電壓VA2的時間也可以任一方更早。使位線BLi(i≠2)及電壓供給部VA的電壓(優(yōu)選為0V)返回初始電壓(優(yōu)選為0V)的時間也可以任一方更早。
(電阻值的讀出動作)最后，對有選擇地讀出規(guī)定的電阻變化元件2的電阻值的電阻值讀出動作加以說明。在本說明書內把以下一連串動作稱作第一讀出步驟。
在這里，使DTMOS1和通常MOS晶體管同樣地動作。為了明確表明不一定與上述第一存儲單元或第二存儲單元是相同的存儲單元，這里把讀作對象的存儲單元記作第三存儲單元，說明讀出該第三存儲單元具有的電阻變化元件的狀態(tài)(電阻值)。
首先，通過在與第三存儲單元連接的字線WL2上加第五電壓，導通與該字線WL2連接的DTMOS1。
接著，在與第三存儲單元連接的位線BL2和電壓供給部VA之間產(chǎn)生電位差。這樣一來，在這些位線BL2和電壓供給部VA之間流過電流。通過由與連接在第三存儲單元的位線BL2連接的讀出放大器(未圖示)讀出該電流，作為在位線BL2內流過的電流大小檢測第三存儲單元具有的電阻變化元件2內流過的電流值。
在這里說明的第五電壓，為了產(chǎn)生電位差在與第三存儲單元連接的位線BL2上加的電壓，以及在電壓供給部VA上加的電壓都小于等于不引起讀出擾動的讀出時的最大施加電壓VR，即，是如圖12(c)所示，包含在讀出電壓區(qū)域的電壓。
在與第三存儲單元連接的位線BL2和電壓供給部VA之間產(chǎn)生電位差之后，也可以在字線WL2上加第五電壓。
此外，也可以通過圖8所示的時間圖讀出電阻值。
圖8是示出在讀出與位線BL2及字線WL2連接的第三存儲單元的電阻變化元件2的電阻值的情況下，各線上施加電壓的時間圖。該圖8所示的時間圖，如果除掉全部電壓處在不引起讀出擾動的讀出時的最大施加電壓VR以下的點，則是與圖5及圖7相同的時間圖。因此，只簡單地加以說明。
初始狀態(tài)與上述同樣地，假設為全部位線BLi(i＝1～n)、字線WLi(i＝1～n)、以及電壓供給部VA的電壓為初始電壓(優(yōu)選為0V)。
首先，使全部字線WLi(i＝1～n)及與第三存儲單元連接的位線BL2維持在初始電壓(優(yōu)選為0V)不動，與第三存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA上分別加上正電壓VB3(＝VR)及VA3(＝VR)。其次，維持該狀態(tài)不動規(guī)定時間，在與第三存儲單元連接的字線WL2上加電壓VW3(＝VR)，其后，返回初始電壓(優(yōu)選為0V)。其間，與第三存儲單元連接的字線WL2以外的字線WLi(i≠2)上加初始電壓(優(yōu)選為0V)不動。在字線WL2上加VW3(＝VR)的狀態(tài)下，通過由讀出放大器檢測在位線BL2流過的電流值，可得到選擇的第三存儲單元的電阻變化元件2的電阻值，即可讀出寫入第三存儲單元內的數(shù)據(jù)。最后，從該狀態(tài)開始使與第三存儲單元連接的位線BL2以外的位線BLi(i≠2)以及電壓供給部VA的電壓返回到初始電壓(優(yōu)選為0V)，解除第三存儲單元的選擇，返回初始狀態(tài)。
在以上，對電壓VA3、VB3、VW3全部與不引起讀出擾動的讀出時的最大施加電壓相等的情況加以說明，而這些是在圖12(c)的讀出電壓區(qū)域的電壓，電壓VA3及VB3相等即可。通常，因為讀出電壓區(qū)域的電壓也比pn結正向上升電壓VF低得多，所以在構成各存儲單元的DTMOS1上沒有pn結正向電流流過。
復位動作與設置動作同樣地，在位線BLi(i≠2)上加電壓VB3的時間和電壓供給部VA上加電壓VA3的時間也可以任一方早。使位線BLi(i≠2)及電壓供給部VA的電壓返回初始電壓(優(yōu)選為0V)的時間也可以任一方早。
(第二實施方式)在第一實施方式，對使用n溝道DTMOS構成陣列存儲器的情況加以說明，然而也可以使用p溝道DTMOS。這時的驅動方法，也可以使在圖5～8施加的電壓極性反過來，同樣地進行。
作為一例，在圖9～11示出對使用p溝道DTMOS與圖4同樣地構成的陣列存儲器進行驅動的時間圖。以下，對使用p溝道DTMOS的陣列存儲器的設置動作、復位動作、以及電阻值讀出動作加以說明。
(復位動作)圖9是在只對與位線BL2及字線WL2連接的存儲單元(記作第一存儲單元)的電阻變化元件2復位的情況下，示出在各線上加電壓的時間圖(與圖5對應)。
作為初始狀態(tài)，假設全部位線BLi(i＝1～n)、字線WLi(i＝1～n)及電壓供給部VA的電壓為初始電壓(0V)。作為初始電壓可以列舉0V作為一例，可以使DTMOS的狀態(tài)維持在斷開(OFF)，而且如果是不影響電阻變化元件2的狀態(tài)，則不限于0V。尤其是也可以是正電壓(例如3V)，這時，如后述所示，在大于等于0V的電壓下可以驅動非易失性存儲器。
(第一復位步驟)首先，使全部字線WLi(i＝1～n)及與第一存儲單元連接的位線BL2維持在初始電壓不動，與第一存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA上加比初始電壓還小的電壓VB1及VA1。在這里，VA1＝VB1，任一電壓都設定在圖12(c)可賦與復位電流區(qū)域特性的電壓值。這些電壓VB1及VA1稱為「第一電壓」。
在本說明書，在比較2電壓之際，所謂一方電壓比另一方電壓「小」，考慮一致，指的是絕對地電壓小，并非對它們的絕對值進行比較所謂小的意義。作為一例，如果比較「-5V」和「-10V」，則在本說明書應當認為「-10V」比「-5V」的電壓小。
(第二復位步驟)其次，維持該狀態(tài)不動，只在與第一存儲單元連接的字線WL2上，在規(guī)定時間T1，施加在場效應晶體管的pn結流過正向上升電流、而且比初始電壓還小的第二電壓VW1。作為一例，第二電壓取與電壓VA1(＝VB1)相同大小。
在初始電壓為0V時，該第二電壓是比在n型活性區(qū)域31和p型源極區(qū)域以及漏極區(qū)域之間形成的pn結的正向上升電壓VF(＞0)絕對值大的負電壓VW1(VW1＜-VF，VW1＝VA1＝VB1)。具體講，作為一例為-3V～-2V左右的電壓。
在初始電壓為3V時，該第二電壓，作為一例，為0V～1V左右的電壓。
時間T1是為使相變材料熔融必要的時間，滿足與使用了n溝道DTMOS的情況相同條件是必要的。
其間，與第一存儲單元連接的字線WL2以外的字線WLi(i≠2)上加初始電壓不動。
據(jù)此，時間T1期間，在第一存儲單元，從源極端子S開始，經(jīng)具有n型雜質的基板，向柵電極端子G之間流過pn結正向電流。如果邊參照圖3，邊加以詳細說明，則活性區(qū)域31是n型，漏極區(qū)域12及源極區(qū)域13是p型，而且柵電極圖形14和活性區(qū)域31是這樣連接，以便經(jīng)金屬插體15a、電極配線圖形17a、金屬插體16、雜質擴散區(qū)域30變?yōu)橥娢?。因而，?jīng)位線BL2在源極區(qū)域13上加的電壓VB1也加在活性區(qū)域31上。因為在分別具有p型雜質的漏極區(qū)域12及源極區(qū)域13和具有n型雜質的活性區(qū)域31之間形成pn結，所以通過在源極區(qū)域13上加的電壓VB1，電流經(jīng)活性區(qū)域31朝向柵電極圖形14。如果據(jù)此產(chǎn)生的電流值作為使用12(c)所示那樣的、構成電阻變化元件的相變材料充分溶融并在其后成為非晶狀態(tài)的復位電流區(qū)域的值，則可使與其源極端子S連接的電阻變化元件2復位。即，可以成高電阻狀態(tài)。時間T1是為使相變材料溶融必要的時間，也可以是例如小于等于100ns的短時間。
另一方面，字線WL2也與第一存儲單元以外的存儲單元的柵電極端子G連接，然而，因為在這些存儲單元上，與在柵電極端子G上施加的電壓VW1相等的電壓VB1加在位線BLi(i≠2)上，所以在源極端子S和基板的pn結上不加電壓，在電阻變化元件2上沒有電流流過。即，這是由于在與第一存儲單元連接的位線BL2以外的位線BLi(i≠2)上預先加電壓VB1，使字線WL2上施加的電壓VW1和電壓VB1平衡，在源極端子S和基板的pn結上未加電壓的緣故。
(第三復位步驟)第二復位步驟之后，全部字線WLi、全部位線BLi以及電壓供給部VA的電壓返回初始電壓。這時，為了使一度溶融的相變材料急冷，作成非晶狀態(tài)，如圖9箭矢所示，希望經(jīng)過時間T1后的脈沖波形的上升是陡峭的。
最后，為了返回初始狀態(tài)，只改變與第一存儲單元連接的比特BL2以外的位線BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓。
關于電壓條件，對初始電壓為0V的情況，VA1＝VB1＝VW1＜-VF，而且電壓VW1、VA1、VB1的絕對值是可賦與復位電流區(qū)域特性的電壓值的情況加以說明，然而也可以不是VA1＝VB1＝VW1。即，只要VA1＝VB1，VW1＜-VF，VB1-VF＜VW1≤VB1即可。這時，在第一存儲單元，源極端子S(導電型p+型)對基板(導電型n型)的電壓VSB1(＝VB1-VW1)為VSB1＝-VW1＞VF，通過pn結的正向電流，可以使電阻變化元件復位。
與此相反，在第一存儲單元以外的、與字線WL2連接的存儲單元上，源極端子S(導電型p+型)對基板(導電型n型)的電壓VSB1(＝VB1-VW1)處于0≤VSB1＜VF的范圍，因為源極端子S和基板的pn結上施加的電壓不超過VF，所以可以抑制pn結正方向電流。
與使用了n溝道DTMOS的情況相同，可對所希望個數(shù)的存儲單元一次復位或對全部存儲單元一次復位。
(設置動作)其次，對減小電阻變化元件的相變材料的電阻值的設置動作加以說明，在只設置與位線BL2及字線WL2連接的存儲單元(為了明確表明不一定是與上述第一存儲單元相同的存儲單元，在這里記作第二存儲單元)的電阻變化元件的情況，對各線施加電壓的時序如圖10所示。
該圖10所示的時序基本上與圖9所示的復位動作的時序是相同的。
(第一設置步驟)首先，使全部字線WLi(i＝1～n)以及與第二存儲單元連接的位線BL2維持在初始電壓不動，在與第二存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA上分別加電壓VB2及VA2。在這里，VA2＝VB2，任一電壓都設定在圖12(c)上可賦與設置電流區(qū)域特性的電壓值上。這些電壓VB2及VA2稱為「第三電壓」。
(第二設置步驟)其次，通過在與第二存儲單元連接的字線WL2上施加在場效應晶體管pn結流過正向上升電流，而且比初始電壓還小的第四電壓VW2，使設置電流流過第二存儲單元具有的電阻變化元件。
在該第二設置步驟，與第一實施方式的第二設置步驟大體上是相同的，然而加到與第二存儲單元連接的字線WL2、與第二存儲連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA各自的電壓VW2、VB2及VA2有必要由電阻變化元件的電流電壓特性決定。這種情況下，也有必要至少VA2＝VB2，以及VB2-VF＜VW2≤VB2，更希望VA2＝VB2＝VW2。在初始電壓為0V時，VA2為-2V～-3V，在初始電壓為3V時，VA2為0～1V。即使在該情況下，正如在第二復位步驟所說明的，從p型的源極區(qū)域13向n型的活性區(qū)域31在由它們形成的pn結內流過正向電流。
與使用了n溝道DTMOS的情況同樣地，可一次設置所希望的個數(shù)的存儲單元或一次設置全部存儲單元。
(第三設置步驟)在第二設置步驟之后，使全部字線WLi、全部位線BLi以及電壓供給部VA的電壓返回初始電壓。這時，為了使相變材料作成結晶狀態(tài)，如圖10用箭矢所示，希望經(jīng)過時間T2之后的脈沖波形上升是緩慢的。
最后，為了返回初始狀態(tài)，只改變與第二存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA的電壓，返回初始電壓。
(讀出電阻值動作)最后，對有選擇地讀出規(guī)定的電阻變化元件2的電阻值的電阻值讀出動作加以說明。在本說明書，對以下一連串動作稱為第一讀出步驟。
在這里，使DTMOS1與通常的MOS晶體管同樣地動作。為了明確表明不一定是與上述第一存儲單元或第二存儲單元相同的存儲單元，在這里把讀出對象的存儲單元記作第三存儲單元，對讀出該第三存儲單元所具有的電阻變化元件的狀態(tài)(電阻值)加以說明。
首先，在與第三存儲單元連接的字線WL2上加第五電壓，使與該字線WL2連接的DTMOS1接通。
此外，在與第三存儲單元連接的位線BL2和電壓供給部VA之間產(chǎn)生電位差。這樣一來，在這些位線BL2和電壓供給部VA之間流過電流。通過由與連接在第三存儲單元的位線BL2連接的讀出放大器(未圖示)等讀出該電流，檢測第三存儲單元具有的電阻變化元件2內流過的電流值，作為在位線BL2內流過的電流大小。
在與第三存儲單元連接的位線BL2和電壓供給部VA之間產(chǎn)生電位差之后，也可以在字線WL2上加第五電壓。
也可以通過圖11所示的時間圖讀出電阻值。
圖11是在讀出與位線BL2及字線WL2連接的第三存儲單元的電阻變化元件2的電阻值的情況下，示出各線上施加電壓的時間圖。
初始狀態(tài)與上述同樣地，假設全部位線BLi(i＝1～n)、字線WLi(i＝1～n)、以及電壓供給部VA的電壓為0V或3V。首先，全部字線WLi(i＝1～n)及與第三存儲單元連接的位線BL2維持在初始電壓的0V不動，在與第三存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA上分別加負的電壓VB3(＝-VR)及VA3(＝-VR)。在初始電壓為3V時，該VB2等的電壓不一定是負的，也可以是作為比初始電壓還小的電壓的正電壓。
其次，維持該狀態(tài)不動規(guī)定的時間，在與第三存儲單元連接的字線WL2上加電壓VW3(＝-VR)，其后返回初始電壓的0V。其間，與第三存儲單元連接的字線WL2以外的字線WLi(i≠2)上加初始電壓0V不動。
在字線WL2上加電壓VW3(＝-VR)的狀態(tài)下，通過由讀出放大器等檢測位線BL2內流過的電流值，可得有選擇的第三存儲單元的電阻變化元件2的電阻值，即，可讀出寫入第三存儲單元的數(shù)據(jù)。
最后，從該狀態(tài)，使與第三存儲單元連接的位線BL2以外的位線BLi(i≠2)及電壓供給部VA的電壓返回初始電壓0V，解除第三存儲單元的選擇，返回所希望狀態(tài)。
在以上，對與電壓VA3、VB3、VW3的絕對值全部為與不引起讀出擾動的讀出時的最大施加電壓VR相等的情況加以說明，然而，這些是在圖12(c)中的讀出電壓區(qū)域的電壓，也可以使電壓VA3及VB3相等。
在對使用了上述的p溝道DTMOS的陣列存儲器的設置動作、復位動作以及電阻值讀出動作中，與使用了n溝道DTMOS的情況同樣，在位線BLi(i≠2)上加電壓VB的時間和在電壓供給部VA上加電壓VA的時間也可以任一方早。此外，使位線BLi(i≠2)及電壓供給部VA的電壓返回初初電壓0V的時間，也可以任一方早。
如以上所示，在具有電阻變化元件的非易失存儲單元上，作為開關元件使用與通常MOS相比，可大幅改善亞閾值特性或驅動電流的DTMOS，通過如上所示地驅動它，可降低存儲器的耗電，而且可進行存儲單元的高速讀出動作。
由于使用了相變材料的存儲單元制造后的電阻值的波動大，在出廠前或在記錄規(guī)定數(shù)據(jù)的程序前，有必要一次設置或復位全部存儲單元。因而，在這樣的情況下，由于圖6所示的驅動順序可以使初始值設定工序簡略化，所以非常有效。
在對使用了n溝道及p溝道DTMOS的陣列存儲器的設置動作、復位動作及電阻值讀出動作的說明中，作為初始狀態(tài)取各線電壓為0V，然而正如上述也已說明的那樣，這些電壓不限于0V，也可以偏置在相同規(guī)定的電壓。這時也可將在各線上施加的電壓取為將規(guī)定的偏置電壓加到上述各電壓后的電壓。
在以上，在使用了DTMOS作為開關元件的情況下，對使用了優(yōu)點多的相變材料的電阻變化元件加以說明，然而，也可以是通過加電壓或電流改變電阻值的元件，例如電阻變化元件中使用了由2金屬電極夾持通過加電壓改變電阻值的錳系鈣鈦礦(perovskite)氧化物的元件等。
在驅動作為本實施方式說明的非易失性存儲器的方法中，其特征為，在復位時使用了DTMOS的雙極動作區(qū)域，然而，即使在電流驅動型電阻變化元件中必要的電流值小的情況下，也不喪失其有效性。在開關元件使用了DTMOS的情況下，與現(xiàn)有技術的MOS比較，由于可在全部柵電極電壓區(qū)域增大漏極電流，所以通過存儲單元的小面積化、低電壓下動作，產(chǎn)生的低耗電的優(yōu)點極大。
工業(yè)上利用的可能性根據(jù)本發(fā)明，可以提供作為開關元件使用了電連接柵電極和基板的DTMOS的、可低耗電且高速讀出的非易失性存儲器的驅動方法。
權利要求
1.一種驅動非易失性存儲器的方法，其特征在于，該非易失性存儲器包括具有電連接柵電極及基板的n溝道場效應晶體管；以及具有第一端子及第二端子、所述第一端子與所述場效應晶體管的源極連接、使用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個存儲單元，與各行的所述存儲單元的所述柵電極連接的字線；與各列的所述存儲單元的所述第二端子連接的位線；和與全部的所述場效應晶體管的漏極連接的共用電壓供給部，在使第一存儲單元具有的電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下3個步驟在全部所述字線及與所述第一存儲單元連接的位線上施加初始電壓，而且在與所述第一存儲單元連接的位線以外的位線及所述電壓供給部上施加比所述初始電壓大的第一電壓的第一復位步驟，通過在與所述第一存儲單元連接的字線上，以所述初始電壓作為基準，施加上比所述場效應晶體管的pn結的正向上升電壓大的、在所述第一電壓以上的、且比所述第一電壓和所述上升電壓之和小的第二電壓，在所述第一存儲單元所具有的電阻變化元件內流過復位電流的第二復位步驟，和在與所述第一存儲單元連接的字線上施加所述初始電壓的第三復位步驟，在使第二存儲單元具有的電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下3個步驟在全部所述字線及與所述第二存儲單元連接的位線上施加所述初始電壓，而且在與所述第二存儲單元連接的位線以外的位線及所述電壓供給部上施加比所述初始電壓還大的第三電壓的第一設置步驟，通過在與所述第一存儲單元連接的字線上，以所述初始電壓作為基準，施加上比所述場效應晶體管的pn結的正向上升電壓還大的、所述第三電壓以上的、且比所述第三電壓和所述上升電壓的和小的第四電壓，在所述第二存儲單元具有的電阻變化元件內流過設置電流的第二設置步驟，和在與所述第二存儲單元連接的字線上施加所述初始電壓的第三設置步驟，在讀出第三存儲單元具有的電阻變化元件的狀態(tài)的情況下，執(zhí)行如下第一讀出步驟；在與所述第三存儲單元連接的字線上施加第五電壓并使所述第三存儲單元具有的場效應晶體管導通的同時，通過在與所述第三存儲單元連接的位線和所述電壓供給部之間產(chǎn)生電位差，流過電流，檢測在所述第三存儲單元所具有的電阻變化元件內流過的電流值作為在所述位線內流過的電流大小。
2.如權利要求1所述的驅動非易失性存儲器的方法，其特征在于，在所述第三復位步驟，急速地施加所述初始電壓。
3.如權利要求1所述的驅動非易失性存儲器的方法，其特征在于，在所述第三設置步驟，緩慢地施加所述初始電壓。
4.如權利要求2所述的驅動非易失性存儲器的方法，其特征在于，在所述第三設置步驟，緩慢地施加所述初始電壓。
5.如權利要求1所述的驅動非易失性存儲器的方法，其特征在于，所述初始電壓為0V。
6.如權利要求1所述的驅動非易失性存儲器的方法，其特征在于，在使全部所述電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線及全部所述位線上施加所述初始電壓，而且在所述電壓供給部上施加所述第一電壓的第一全復位步驟；在全部所述字線上施加所述第二電壓的第二全復位步驟；和在全部所述字線上施加所述初始電壓的第三全復位步驟。
7.如權利要求1所述的驅動非易失性存儲器的方法，其特征在于，在使全部所述電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線及全部所述位線上施加所述初始電壓，而且在所述電壓供給部上施加所述第三電壓的第一全設置步驟；在全部所述字線上施加所述第四電壓的第二全設置步驟；和在全部所述字線上施加所述初始電壓的第三全設置步驟。
8.如權利要求1所述的驅動非易失性存儲器的方法，其特征在于，所述相變材料至少包含鍺、銻、碲中的任一元素。
9.如權利要求8所述的驅動非易失性存儲器的方法，其特征在于，所述第二電壓比0.8V大，所述第四電壓在0.4V以上0.8V以下。
10.一種驅動非易失性存儲器的方法，其特征在于，該非易失性存儲器包括具有電連接柵電極及基板的p溝道場效應晶體管，以及具有第一端子及第二端子、所述第一端子與所述場效應晶體管的源極連接、使用相變材料形成的電阻變化元件，而且2維陣列狀排列的多個存儲單元；與各行的所述存儲單元的所述柵電極連接的字線；與各列的所述存儲單元的所述第二端子連接的位線；和與全部的所述場效應晶體管的漏極連接的共用電壓供給部，在使第一存儲單元具有的電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下復位步驟在全部所述字線及與所述第一存儲單元連接的位線上施加初始電壓，而且在與所述第一存儲單元連接的位線以外的位線及所述電壓供給部上施加比所述初始電壓小的第一電壓的第一復位步驟；通過在與所述第一存儲單元連接的字線上，施加在所述場效應晶體管的pn結上流過正向上升電流，而且比所述初始電壓小的第二電壓，在所述第一存儲單元所具有的電阻變化元件內流過復位電流的第二復位步驟；和接著，在與所述第一存儲單元連接的字線上施加所述初始電壓的第三復位步驟，在使第二存儲單元具有的電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線及與所述第二存儲單元連接的位線上施加所述初始電壓，而且在與所述第二存儲單元連接的位線以外的位線及所述電壓供給部上施加比所述初始電壓還小的第三電壓的第一設置步驟；通過在與所述第二存儲單元連接的字線上，施加在所述場效應晶體管的pn結上流過正向上升電流，而且比所述初始電壓小的第四電壓，在所述第二存儲單元所具有的電阻變化元件內流過設置電流的第二設置步驟；和在與所述第二存儲單元連接的字線上施加所述初始電壓的第三設置步驟，在讀出第三存儲單元具有的電阻變化元件狀態(tài)的情況下，執(zhí)行如下第一讀出步驟在與所述第三存儲單元連接的字線上施加第五電壓并使所述第三存儲單元所具有的場效應晶體管導通的同時，通過在與所述第三存儲單元連接的位線和所述電壓供給部之間產(chǎn)生電位差，流過電流，檢測在所述第三存儲單元所具有的電阻變化元件內流過的電流值，作為在所述位線內流過的電流大小。
11.如權利要求10所述的驅動非易失性存儲器的方法，其特征在于，在所述第三復位步驟，急速地施加所述初始電壓。
12.如權利要求10所述的驅動非易失性存儲器的方法，其特征在于，在所述第三設置步驟，緩慢地施加所述初始電壓。
13.驅動如權利要求11所述的非易失性存儲器的方法，其特征在于，在所述第三設置步驟，緩慢地施加所述初始電壓。
14.如權利要求10所述的驅動非易失性存儲器的方法，其特征在于，所述初始電壓為0V。
15.如權利要求10所述的驅動非易失性存儲器的方法，其特征在于，在使全部所述電阻變化元件成高電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線及全部所述位線上施加所述初始電壓，而且在所述電壓供給部上施加所述第一電壓的第一全復位步驟；在全部所述字線上施加所述第二電壓的第二全復位步驟；和在全部所述字線上施加所述初始電壓的第三全復位步驟。
16.如權利要求10所述的驅動非易失性存儲器的方法，其特征在于，在使全部所述電阻變化元件成低電阻狀態(tài)的情況下，順序執(zhí)行以下步驟在全部所述字線及全部所述位線上施加所述初始電壓，而且在所述電壓供給部上施加所述第三電壓的第一全設置步驟；在全部所述字線上施加所述第四電壓的第二全設置步驟；和在全部所述字線上施加所述初始電壓的第三全設置步驟。
17.如權利要求10所述的驅動非易失性存儲器的方法，其特征在于，所述相變材料至少包含鍺、銻、碲中的任一元素。
18.如權利要求17所述的驅動非易失性存儲器的方法，其特征在于，所述第二電壓比-0.8V小，所述第三電壓在-0.4V以下-0.8V以上，而且所述第四電壓比-0.4V大。
全文摘要
作為具有電連接柵電極及基板的場效應晶體管(1)和使用了相變材料的電阻變化元件(2)的存儲單元呈2維陣列狀排列的、驅動非易失性存儲器的方法，按照在規(guī)定的字線(WL
文檔編號H01L45/00GK1717748SQ200480001600
公開日2006年1月4日 申請日期2004年6月24日 優(yōu)先權日2003年6月25日
發(fā)明者森本廉 申請人:松下電器產(chǎn)業(yè)株式會社