專利名稱：具有多個(gè)倒裝芯片的多芯片封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝，更具體地說(shuō)，涉及具有多個(gè)倒裝芯片的多芯片封裝及其制造方法。
背景技術(shù)：
隨著便攜式電子設(shè)備的變小，安裝在便攜式電子設(shè)備中的半導(dǎo)體封裝也在變小。此外，為了增加封裝容量，已經(jīng)采用在單個(gè)半導(dǎo)體封裝中安裝多個(gè)半導(dǎo)體芯片的技術(shù)，例如多芯片封裝技術(shù)。
圖1是常規(guī)的多芯片封裝的剖面圖。參考圖1，可以將下芯片3和上芯片5疊置在印刷電路板1上。下芯片3的背表面可以通過(guò)粘合劑7接觸印刷電路板1的頂表面，上芯片5的背面可以通過(guò)粘合劑9接觸下芯片3的頂表面。在這種情況下，為了暴露形成在下芯片3邊緣上的焊盤，上芯片5的寬度可以比下芯片3的寬度小，如圖1所示。
下芯片3的焊盤和上芯片5的焊盤可以分別通過(guò)第一組鍵合線11和第二組鍵合線15與形成在印刷電路板1邊緣上的互連線13電連接。
圖1所示的多芯片封裝可以采用常規(guī)的鍵合線將上芯片5和下芯片3電連接到印刷電路板1上的線13。即，第二組鍵合線15可以延伸到比上芯片5更高的水平面。這樣，在減小用于封裝鍵合線11和15以及芯片3和5的環(huán)氧成型化合物(epoxy molding compound)的厚度方面存在限制。此外，這些鍵合線可以作為電感和/或電阻以降低芯片3、5的高頻特性。
圖2是說(shuō)明另一常規(guī)多芯片封裝的透視圖，圖3是沿著穿過(guò)圖2所示的下芯片和上芯片的中央部分的線截取的垂直截面圖。
參考圖2和3，可以依次將下芯片23和上芯片25疊置在印刷電路板21上。例如，上芯片25可以交叉放置在下芯片23上，如圖2所示，下芯片23和上芯片25可以基本垂直。下芯片23可以具有與上芯片25相同的尺寸和/或功能。下芯片23的背表面可以通過(guò)粘合劑22接觸印刷電路板21的頂表面，上芯片25的背表面可以通過(guò)粘合劑27接觸下芯片23的頂表面。在這種情況下，上芯片25的長(zhǎng)度可以比下芯片23的寬度大，如圖2和3所示。這樣，上芯片25可以具有“伸出部分”，例如不與下芯片23重疊的兩端。
形成在下芯片23端部上的焊盤可以通過(guò)第一組鍵合線29與形成在印刷電路板21邊緣上的第一組線31電連接。同樣，形成在上芯片25端部上的焊盤可以通過(guò)第二組鍵合線33與形成在印刷電路板21邊緣上的第二組線35電連接。為了形成第一和第二組鍵合線29和33，可以使用圖3所示的常規(guī)鍵合線端頭41。鍵合線端頭41可以持有鍵合線43。
為了形成鍵合線29和33，端頭41可以向下移向焊盤。結(jié)果，由端頭41所持有的引線43接觸焊盤，并且壓力可施加給焊盤。在形成第二組鍵合線33期間伸出部分有可能彎曲，如圖3箭頭所示。伸出部分的彎曲會(huì)導(dǎo)致第二組鍵合線33的接觸失效。伸出部分越長(zhǎng)，第二組鍵合線33的接觸失效率有可能越大。
日本專利特開(kāi)No.06-302645公開(kāi)了一種連接發(fā)光器件和光接收器件的方法。根據(jù)日本專利特開(kāi)No.06-302645，發(fā)光器件基板安裝在光接收器件基板上。光接收器件基板具有形成在其表面上的光接收器件，發(fā)光器件基板具有形成在其表面上的發(fā)光器件。發(fā)光器件基板安裝在光接收器件基板上方，使得發(fā)光器件和光接收器件彼此面對(duì)。即，發(fā)光器件基板倒裝并且位于光接收器件基板上方?？蓪⑼该鞲綦x物置于光接收器件基板和發(fā)光器件基板之間。這樣，發(fā)光器件與光接收器件間隔開(kāi)。此外，光接收器件基板上的互連線通過(guò)多個(gè)層疊凸起與發(fā)光器件基板上的互連線電連接。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例提供了更薄和/或更小巧的多芯片封裝。
在本發(fā)明的示例性實(shí)施例中，多芯片封裝可以包括包括具有上表面和下表面的基板的印刷電路板；包括第一芯片和第二芯片的至少兩個(gè)芯片。在上表面上可以形成至少第一和第二多個(gè)互連線。第一芯片可以安裝在基板的上表面上，多個(gè)第一凸起可以置于第一芯片的焊盤和多個(gè)第一互連線之間。第二芯片可以安裝在第一芯片上。多個(gè)第二凸起可以置于第二芯片的多個(gè)焊盤和多個(gè)第二互連線之間。
在本發(fā)明的一示例性實(shí)施例中，多個(gè)第一凸起的每個(gè)凸起都是單個(gè)的柱狀凸起(stud bump)。
在本發(fā)明的一示例性實(shí)施例中，多個(gè)第二凸起的每個(gè)凸起都是單個(gè)的焊接凸起(soldering bump)。
在本發(fā)明的一示例性實(shí)施例中，多個(gè)第二凸起的每個(gè)凸起都可以包括多個(gè)層疊的柱狀凸起。
在本發(fā)明的一示例性實(shí)施例中，第二芯片可以交叉層疊在第一芯片上。
在本發(fā)明的一示例性實(shí)施例中，第二芯片可以具有比第一芯片更大的尺寸。
在本發(fā)明的一示例性實(shí)施例中，環(huán)氧樹(shù)脂可以密封所述至少兩個(gè)芯片和所述印刷電路板。在本發(fā)明的另一示例性實(shí)施例中，環(huán)氧成型化合物可以密封所述至少兩個(gè)芯片和所述印刷電路板，并且可以覆蓋第二芯片。這樣，可以形成上多芯片封裝(upper multi-chip package)。在本發(fā)明的另一示例性實(shí)施例中，下多芯片封裝(lower multi-chip package)可以形成在基板的下表面上。下多芯片封裝可以具有與上多芯片封裝相同的結(jié)構(gòu)。
在本發(fā)明的一示例性實(shí)施例中，第三芯片可以形成在第二芯片上，并且具有形成在與所述至少兩個(gè)芯片相對(duì)的表面上的焊盤。多個(gè)鍵合線可以連接焊盤和形成在基板上的多個(gè)第三互連線。環(huán)氧成型化合物可以密封所述至少兩個(gè)芯片、第三芯片和鍵合線。這樣，可以形成上多芯片封裝。在另一示例性實(shí)施例中，下多芯片封裝可以形成在基板的下表面上，并且具有與上多芯片封裝相同的結(jié)構(gòu)。
在本發(fā)明的一示例性實(shí)施例中，第二組凸起的高度比第一組凸起的高度和下倒裝芯片的高度的總和大。
其它示例性實(shí)施例涉及用于制造本發(fā)明的各種多芯片封裝的方法。


通過(guò)下面結(jié)合附圖對(duì)示例性實(shí)施例的描述，本發(fā)明的上述和/或其它特征將變得更加顯而易見(jiàn)，其中圖1是一常規(guī)多芯片封裝的剖面圖；
圖2是另一常規(guī)多芯片封裝的透視圖；圖3是圖2所示常規(guī)多芯片封裝的其它方向的剖面圖；圖4是根據(jù)本發(fā)明一示例性實(shí)施例說(shuō)明多芯片封裝的剖面圖；圖5是根據(jù)本發(fā)明另一示例性實(shí)施例說(shuō)明多芯片封裝的剖面圖；圖6是根據(jù)本發(fā)明另一示例性實(shí)施例說(shuō)明多芯片封裝的剖面圖；圖7是根據(jù)圖4至6所示的示例性實(shí)施例說(shuō)明倒裝芯片層疊結(jié)構(gòu)的一實(shí)例的透視圖；圖8至12是說(shuō)明圖4的多芯片封裝的制造方法的剖面圖；圖13是說(shuō)明圖5的多芯片封裝的制造方法的剖面圖；圖14是說(shuō)明圖6的多芯片封裝的制造方法的剖面圖；具體實(shí)施方式
下面將參考附圖更全面地描述本發(fā)明，附圖中示出了本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以通過(guò)不同的形式實(shí)施，并且不應(yīng)解釋為限于此處所描述的示例性實(shí)施例。此外，所提供的這些示例性實(shí)施例用于說(shuō)明；本發(fā)明覆蓋了本領(lǐng)域技術(shù)人員可以預(yù)期的各種形式和細(xì)節(jié)上的變化。
應(yīng)注意，為了更清楚，圖中放大了各個(gè)層的厚度和層疊封裝中的區(qū)域，并且在不同的圖中使用相同的附圖標(biāo)記表示相同的部件。
應(yīng)注意，當(dāng)某層直接形成在參考層或者基板上或者形成在覆蓋參考層的其它層或者圖形上時(shí)，就認(rèn)為該層形成在另一層或者基板“上”。
圖4是根據(jù)本發(fā)明一示例性實(shí)施例說(shuō)明多芯片封裝的剖面圖。
參考圖4，下倒裝芯片53和上倒裝芯片71可以依次層疊在印刷電路板的前表面上。該印刷電路板可以包括平的基板51、第一組線61a和/或第二組線61b，這兩組線都形成在基板51的前表面上。下倒裝芯片53可以包括面對(duì)印刷電路板的焊盤55。同樣，上倒裝芯片71也可以包括面對(duì)印刷電路板的焊盤73。這樣，可以在焊盤55之間倒裝芯片53的主表面上設(shè)置集成電路，也可以在焊盤73之間倒裝芯片71的主表面上設(shè)置其它的集成電路。焊盤55可以放置在第一組線61a上方，焊盤73可以放置在第二組線61b上方。
在一示例性實(shí)施例中，上倒裝芯片71可以具有比下倒裝芯片53更大的尺寸，如圖4所示。換句話說(shuō)，上倒裝芯片71可以具有比下倒裝芯片53更大的寬度和/或更大的長(zhǎng)度。而且，上倒裝芯片71可以具有與下倒裝芯片53不同的功能。第一組凸起57可以設(shè)置在焊盤55和第一組線61a之間。第一組凸起57的每一個(gè)凸起都可以是單個(gè)的柱狀凸起?？梢岳贸Ｒ?guī)的引線鍵合技術(shù)在焊盤55上制造柱狀凸起57。結(jié)果，焊盤55可以通過(guò)第一組凸起57與第一組線61a電連接。
可以在焊盤73和第二組線61b之間設(shè)置第二組凸起。第二組凸起的每個(gè)凸起都可以由依次層疊的多個(gè)柱狀凸起75構(gòu)成。可以選擇的是，第二組凸起可以是高度比柱狀凸起(一個(gè)或者多個(gè))57高的單個(gè)焊接凸起75a。在每個(gè)層疊的柱狀凸起75中的凸起數(shù)量可以通過(guò)上倒裝芯片71和第二組線61b或者印刷電路板之間的距離確定。也可以利用常規(guī)的引線鍵合技術(shù)在焊盤73上制造層疊的柱狀凸起75。結(jié)果，焊盤73可以通過(guò)第二組凸起75或者75a與第二組線61b電連接。
可以用環(huán)氧樹(shù)脂81填充上倒裝芯片71和印刷電路板51之間的空間。在一示例性實(shí)施例中，可以暴露上倒裝芯片71的背表面(圖4的71b)，環(huán)氧樹(shù)脂81密封凸起57、75和/或75a以及下倒裝芯片53。此外，粘合劑59可以置于下倒裝芯片53和印刷電路板51之間。同樣，粘合劑77可以置于倒裝芯片53和71之間。
倒裝芯片53和71、凸起57、75和75a以及環(huán)氧樹(shù)脂81可以構(gòu)成上多芯片封裝101a。此外，下多芯片封裝101b可以附著到印刷電路板的底表面上。下多芯片封裝101b可以具有與上多芯片封裝101a相同的結(jié)構(gòu)。
根據(jù)上面討論的示例性實(shí)施例，可以在印刷電路板上安裝多個(gè)倒裝芯片。這樣，與常規(guī)的多芯片封裝相比，根據(jù)本發(fā)明的多芯片封裝的厚度可以降低。
圖5是根據(jù)本發(fā)明另一示例性實(shí)施例的多芯片封裝的剖面圖。
參考圖5，根據(jù)一示例性實(shí)施例的多芯片封裝包括與參考圖4描述的結(jié)構(gòu)和配置相同的印刷電路板51、倒裝芯片53和71以及凸起57、75和/或75a。倒裝芯片53和71以及凸起57、75和/或75a可以被環(huán)氧成型化合物83完全覆蓋，該環(huán)氧成型化合物83具有與圖4所示的環(huán)氧樹(shù)脂81不同的結(jié)構(gòu)。即，上倒裝芯片71的背表面71b也可以被環(huán)氧成型化合物83覆蓋。粘合劑77可以置于倒裝芯片53和71之間，粘合劑59可以置于下倒裝芯片53和印刷電路板51之間。環(huán)氧成型化合物83、倒裝芯片53和71以及凸起57、75和/或75a可以構(gòu)成上多芯片封裝103a。此外，與圖4所示的實(shí)施例類似，下多芯片封裝103b可以附著到印刷電路板的底表面上。下多芯片封裝103b可以具有與上多芯片封裝103a相同的結(jié)構(gòu)。
圖6是根據(jù)本發(fā)明另一示例性實(shí)施例的多芯片封裝的剖面圖。
參考圖6，該多芯片封裝可以包括與參考圖4的示例性實(shí)施例中描述的結(jié)構(gòu)和配置相同的倒裝芯片53和71以及凸起57、75和/或75a。倒裝芯片53和71以及凸起57、75和/或75a可以層疊在印刷電路板51上。除了圖4所示的第一和第二組互連線61a和61b，印刷電路板51還可以包括第三組互連線61c。
第三芯片87可以層疊在上倒裝芯片71上。第三芯片87可以具有設(shè)置在與倒裝芯片53和71相對(duì)的表面上的焊盤89。焊盤89可以通過(guò)鍵合線91與第三組線61c電連接。粘合劑85可以置于上倒裝芯片71和第三芯片87之間?？梢岳铆h(huán)氧成型化合物93完全密封倒裝芯片53和71、第三芯片87、凸起57、75和/或75a以及鍵合線91。環(huán)氧成型化合物93、倒裝芯片53和71、第三芯片87、凸起57、75和/或75a以及鍵合線91可以構(gòu)成上多芯片封裝105a。此外，與參考圖4和5描述的實(shí)施例類似，下多芯片封裝105b可以附著到印刷電路板的底表面上。下多芯片封裝105b可以具有與上多芯片封裝105a相同的結(jié)構(gòu)。
圖7是說(shuō)明圖4至6所示倒裝芯片的層疊結(jié)構(gòu)的示例性實(shí)施例透視圖。
參考圖7，可以將下倒裝芯片53層疊在印刷電路板上，可以將上倒裝芯片71層疊在下倒裝芯片53上。由俯視圖，下倒裝芯片53和上倒裝芯片71可以具有矩形形狀。下倒裝芯片53和上倒裝芯片71可以具有在下倒裝芯片53和上倒裝芯片之間形成伸出部分的任何設(shè)置。具體地說(shuō)，上倒裝芯片71的長(zhǎng)度可以比下倒裝芯片53的寬度大。在一示例性實(shí)施例中，可以將上倒裝芯片71交叉層疊在下倒裝芯片53上，如圖7所示。結(jié)果，上倒裝芯片71的兩端與下倒裝芯片53不重疊。上倒裝芯片71的兩端可以稱為伸出部分。第二組凸起75可以置于伸出部分和第二組線61b之間，從而支撐伸出部分。
下面根據(jù)本發(fā)明的示例性實(shí)施例描述多芯片封裝的制造方法。
圖8至12是圖4所示多芯片封裝的制造方法的剖面圖。
參考圖8，可以設(shè)置具有焊盤55的第一芯片53。可以利用常規(guī)的引線鍵合技術(shù)在焊盤55上形成第一組凸起57。第一凸起57的每個(gè)突起都可以是單個(gè)柱狀凸起。例如，可以利用金(Au)線形成第一凸起57。
參考圖9，還可以設(shè)置印刷電路板。該印刷電路板可以包括基板51、第一組互連線61a和形成在基板51前表面上的第二組互連線61b。第一組線61a的端部可以設(shè)置在與一個(gè)或者多個(gè)焊盤55對(duì)應(yīng)的位置上?？梢詫⒕哂械谝唤M凸起57的第一芯片53安裝在基板51上。在一示例性實(shí)施例中，可以倒裝第一芯片53，使得第一凸起57面對(duì)基板51。即，第一芯片53可以對(duì)應(yīng)為下倒裝芯片。此外，可以設(shè)置下倒裝芯片53，使得第一凸起57分別與相應(yīng)的第一線61a接觸。可以利用例如超聲芯片鍵合裝置將第一凸起57鍵合到第一線61a。在一示例性實(shí)施例中，第一凸起57可以由金(Au)構(gòu)成，第一和第二組線61a和61b可以用金(Au)涂覆。具體地說(shuō)，當(dāng)使用銅(Cu)線作為第一和第二組線61a和61b時(shí)，可以用鎳涂覆該銅線，并且可以用金涂覆鎳層表面。這樣便于第一組凸起57和第一組線61a之間的接觸和鍵合。
可以在印刷電路板上安裝下倒裝芯片53之前，在印刷電路板上設(shè)置粘合劑59。在一示例性實(shí)施例中，粘合劑59可以填充下倒裝芯片53和印刷電路板之間的空間。這樣，可以增強(qiáng)下倒裝芯片53和印刷電路板之間的粘接。
參考圖10，可以設(shè)置具有焊盤73的第二芯片71。第二芯片71可以具有比下倒裝芯片53更大的平面面積。可以利用常規(guī)的引線鍵合技術(shù)在焊盤73上形成第二組凸起75。第二凸起75的每個(gè)突起都可以通過(guò)層疊多個(gè)柱狀凸起形成。即，第二凸起75可以形成得比第一凸起57更高。更具體地說(shuō)，第二凸起75的高度可以比第一凸起57的高度和下倒裝芯片53的厚度的總和高?？梢赃x擇的是，第二凸起75的每個(gè)突起可以由單個(gè)焊接凸起75a形成，以取代層疊的柱狀凸起。在一示例性實(shí)施例中，單個(gè)焊接凸起75a的高度也可以比第一凸起57的高度和下倒裝芯片53的厚度的總和高。
參考圖11，可以將具有第二凸起75和/或75a的第二芯片71安裝在印刷電路板上，例如下倒裝芯片53上。在一示例性實(shí)施例中，可以倒裝第二芯片71，使得第二凸起75或者75a面對(duì)基板51。因此，第二芯片71可以對(duì)應(yīng)為上倒裝芯片。此外，可以設(shè)置上倒裝芯片71，使得第二凸起75或者75a分別接觸相應(yīng)的第二線61b?？梢岳美绯曅酒I合裝置將第二凸起75或者75a鍵合到第二線61b上。
如果當(dāng)從頂部看時(shí)上倒裝芯片71具有與下倒裝芯片53相同的矩形形狀，上倒裝芯片71可以安裝為與下倒裝芯片53交叉，或者形成伸出部分，如圖7所示。在一示例性實(shí)施例中，上倒裝芯片71的兩端形成與下倒裝芯片53不重疊的伸出部分。根據(jù)這一實(shí)施例，第二凸起75或者75a可以支撐伸出部分。換句話說(shuō)，在伸出部分上不需要形成鍵合線。因此，可以減少鍵合線的接觸失敗。
可以在下倒裝芯片53上提供粘合劑77，以在下倒裝芯片53上安裝上倒裝芯片71。在一示例性實(shí)施例中，當(dāng)安裝和粘接上倒裝芯片71時(shí)，粘合劑77可以填充上倒裝芯片71和下倒裝芯片53之間的空間。這樣，可以增強(qiáng)倒裝芯片53和71之間的粘接。
此外，粘合劑59和77可以降低下倒裝芯片53彎曲的可能性或者防止其彎曲。形成在下倒裝芯片53前表面上的聚酰亞胺層的應(yīng)力會(huì)引起下倒裝芯片53的彎曲。如果增加聚酰亞胺層的厚度，那么也增加了施加給下倒裝芯片53的應(yīng)力。因此，通過(guò)采用填充下倒裝芯片53和印刷電路板之間的空間以及倒裝芯片53和71之間的空間的粘合劑59和77，可以減小或者防止下倒裝芯片53的彎曲。
參考圖12，可以用環(huán)氧樹(shù)脂81填充上倒裝芯片71和印刷電路板之間的空間?？梢酝ㄟ^(guò)噴嘴79提供環(huán)氧樹(shù)脂81。結(jié)果，環(huán)氧樹(shù)脂81可以密封下倒裝芯片53和凸起57、75和/或75a。在一示例性實(shí)施例中，可以暴露上倒裝芯片71的背表面(圖4的71b)。環(huán)氧樹(shù)脂81、倒裝芯片53和71以及凸起57、75和75a可以構(gòu)成上多芯片封裝101a。
根據(jù)上述示例性實(shí)施例，可以層疊多個(gè)倒裝芯片，以降低封裝的厚度或者使封裝的厚度最小。此外，層疊的芯片可以通過(guò)凸起與印刷電路板電連接。即，本發(fā)明的示例性實(shí)施例可以不需要形成鍵合線，該鍵合線會(huì)引起高的寄生電感和/或高的電阻。因此，可以實(shí)現(xiàn)適用于較快速器件的更高性能的封裝。
圖13是制造圖5所示多芯片封裝的示例性方法的剖面圖。
參考圖13，可以利用與參考圖8至11描述的示例性實(shí)施例相同的技術(shù)在印刷電路板上層疊下倒裝芯片53和上倒裝芯片71。環(huán)氧成型化合物83可以形成在印刷電路板的前表面上，以密封倒裝芯片53和71以及凸起57、75和/或75a。環(huán)氧成型化合物83可以形成為完全覆蓋上倒裝芯片71。環(huán)氧成型化合物83、倒裝芯片53和71以及凸起57、75和/或75a可以構(gòu)成上多芯片封裝103a。
與圖13類似的示例性實(shí)施例也可以提供適用于快速器件的更高性能封裝的制造方法。
圖14是制造圖6所示多芯片封裝的示例性方法的剖面圖。
參考圖14，可以與參考圖8至11所描述的示例性實(shí)施例一樣的方式在印刷電路板上層疊下倒裝芯片53和上倒裝芯片71。除了第一和第二組互連線61a和61b之外，該印刷電路板還可以包括第三組互連線61c，如圖6所示?？梢詫⒌谌酒?7安裝在上倒裝芯片71上。第三芯片87可以具有形成在與倒裝芯片53和71相對(duì)的表面上的焊盤89。可以在安裝第三芯片87之前，在上倒裝芯片71上設(shè)置粘合劑85。這樣，可以通過(guò)粘合劑85將第三芯片87固定到上倒裝芯片71上。
可以利用例如常規(guī)的引線鍵合技術(shù)形成用于電連接焊盤89和第三線61c的鍵合線91。在一示例性實(shí)施例中，第三芯片87可以是與倒裝芯片53和71相比具有較低工作速度的低速器件。因此，這里本發(fā)明的以上示例性實(shí)施例可以適用于制造具有不同速度的器件的多芯片封裝，例如具有較慢和較快器件的多芯片封裝。
可以在印刷電路板的前表面上形成環(huán)氧成型化合物93，從而密封倒裝芯片53和71、第三芯片87、凸起57、75和/或75a以及鍵合線91。環(huán)氧成型化合物93、倒裝芯片53和71、第三芯片87、凸起57、75和/或75a以及鍵合線91可以構(gòu)成上多芯片封裝105a。
如上所述，根據(jù)本發(fā)明的示例性實(shí)施例，在印刷電路板上層疊多個(gè)倒裝芯片。因此，在大容量封裝的實(shí)現(xiàn)中，可以實(shí)現(xiàn)工作速度的改進(jìn)和/或厚度的減小。
這里描述了本發(fā)明，很顯然可以以許多方式改變本發(fā)明。不應(yīng)認(rèn)為這些改變偏離了本發(fā)明的精神和范圍。所有這些修改對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)都是顯而易見(jiàn)的，并應(yīng)包含在下列權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種多芯片封裝，包括一印刷電路板，該印刷電路板包括一基板和形成在該基板前表面上的多個(gè)互連線；層疊在該印刷電路板前表面上的多個(gè)倒裝芯片，該多個(gè)倒裝芯片包括一最下面的倒裝芯片和至少一個(gè)上倒裝芯片，該最下面的倒裝芯片具有面對(duì)印刷電路板的焊盤；和置于所述最下面的倒裝芯片的焊盤和所述多個(gè)互連線的第一互連線之間的第一組凸起；和置于所述至少一個(gè)上倒裝芯片的焊盤和所述多個(gè)互連線的第二互連線之間的第二組凸起。
2.根據(jù)權(quán)利要求1的多芯片封裝，其中所述第一組凸起的每個(gè)凸起都是單個(gè)的柱狀凸起。
3.根據(jù)權(quán)利要求1的多芯片封裝，其中所述第二組凸起的每個(gè)凸起都是單個(gè)的焊接凸起。
4.根據(jù)權(quán)利要求1的多芯片封裝，其中所述第二組凸起的每個(gè)凸起都包括多個(gè)層疊的柱狀凸起。
5.根據(jù)權(quán)利要求1的多芯片封裝，進(jìn)一步包括填充所述多個(gè)倒裝芯片的最上面的倒裝芯片和所述印刷電路板之間的空間的環(huán)氧樹(shù)脂，其中所述環(huán)氧樹(shù)脂、所述多個(gè)倒裝芯片和所述第一及第二組凸起構(gòu)成一上多芯片封裝。
6.根據(jù)權(quán)利要求5的多芯片封裝，進(jìn)一步包括填充所述多個(gè)倒裝芯片的最下面的倒裝芯片和所述印刷電路板之間的空間以及所述多個(gè)倒裝芯片的倒裝芯片之間的空間的至少一粘合劑。
7.根據(jù)權(quán)利要求5的多芯片封裝，進(jìn)一步包括形成在所述印刷電路板背表面上的一下多芯片封裝，其中該下多芯片封裝具有與所述上多芯片封裝相同的結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1的多芯片封裝，進(jìn)一步包括密封所述多個(gè)倒裝芯片和所述第一及第二組凸起的一環(huán)氧成型化合物，其中該環(huán)氧成型化合物覆蓋所述多個(gè)倒裝芯片的最上面的倒裝芯片，并且該環(huán)氧成型化合物、所述多個(gè)倒裝芯片和所述第一及第二組凸起構(gòu)成一上多芯片封裝。
9.根據(jù)權(quán)利要求8的多芯片封裝，進(jìn)一步包括填充所述多個(gè)倒裝芯片的最下面的倒裝芯片和所述印刷電路板之間的空間以及所述多個(gè)倒裝芯片的倒裝芯片之間的空間的至少一粘合劑。
10.根據(jù)權(quán)利要求8的多芯片封裝，進(jìn)一步包括形成在所述印刷電路板背表面上的一下多芯片封裝，其中該下多芯片封裝具有與所述上多芯片封裝相同的結(jié)構(gòu)。
11.根據(jù)權(quán)利要求1的多芯片封裝，進(jìn)一步包括層疊在所述多個(gè)倒裝芯片的最上面的倒裝芯片上的第三芯片，該第三芯片具有形成在所述多個(gè)倒裝芯片的相對(duì)表面上的焊盤；和將所述第三芯片的焊盤電連接到所述多個(gè)互連線的第三組互連線的鍵合線。
12.根據(jù)權(quán)利要求11的多芯片封裝，進(jìn)一步包括密封所述多個(gè)倒裝芯片、所述第三芯片、所述第一及第二組凸起和所述鍵合線的一環(huán)氧成型化合物，其中該環(huán)氧成型化合物覆蓋所述第三芯片，并且該環(huán)氧成型化合物、所述多個(gè)倒裝芯片、所述第三芯片、所述第一及第二組凸起和所述鍵合線構(gòu)成一上多芯片封裝。
13.根據(jù)權(quán)利要求11的多芯片封裝，進(jìn)一步包括填充所述多個(gè)倒裝芯片之間的空間、所述多個(gè)倒裝芯片的最下面的倒裝芯片和所述印刷電路板之間的空間以及所述多個(gè)倒裝芯片的最上面的倒裝芯片和所述第三芯片之間的空間的至少一粘合劑。
14.根據(jù)權(quán)利要求12的多芯片封裝，進(jìn)一步包括形成在所述印刷電路板背表面上的一下多芯片封裝，其中該下多芯片封裝具有與所述上多芯片封裝相同的結(jié)構(gòu)。
15.一種多芯片封裝，包括一印刷電路板，該印刷電路板包括一基板和形成在該基板一表面上的第一組互連線和第二組互連線；層疊在該基板所述表面上的一下倒裝芯片和一上倒裝芯片，該下倒裝芯片和上倒裝芯片包括面對(duì)所述印刷電路板的焊盤；置于所述下倒裝芯片的焊盤和所述第一組互連線之間的第一組凸起；置于所述上倒裝芯片的焊盤和所述第二組互連線之間的第二組凸起；填充所述上倒裝芯片和所述印刷電路板之間的空間的一環(huán)氧樹(shù)脂。
16.根據(jù)權(quán)利要求15的多芯片封裝，其中所述第一組凸起的每個(gè)凸起都是單個(gè)的柱狀凸起。
17.根據(jù)權(quán)利要求15的多芯片封裝，其中所述第二組凸起的每個(gè)凸起都是單個(gè)的焊接凸起。
18.根據(jù)權(quán)利要求15的多芯片封裝，其中所述第二組凸起的每個(gè)凸起都具有多個(gè)層疊的柱狀凸起。
19.根據(jù)權(quán)利要求15的多芯片封裝，進(jìn)一步包括填充所述下倒裝芯片和所述印刷電路板之間的空間以及所述上倒裝芯片和所述下倒裝芯片之間的空間的至少一粘合劑。
20.根據(jù)權(quán)利要求15的多芯片封裝，其中所述上倒裝芯片安置為與所述下倒裝芯片交叉，以便形成與所述下倒裝芯片不重疊的伸出部分，且所述第二組凸起置于該伸出部分和所述第二組互連線之間。
21.根據(jù)權(quán)利要求15的多芯片封裝，其中所述上倒裝芯片具有比所述下倒裝芯片更大的平面面積。
22.一種多芯片封裝，包括一印刷電路板，該印刷電路板包括一基板和形成在該基板一表面上的第一組互連線和第二組互連線；層疊在該基板所述表面上的一下倒裝芯片和一上倒裝芯片，該下和上倒裝芯片包括面對(duì)所述印刷電路板的焊盤；置于所述下倒裝芯片的焊盤和所述第一組互連線之間的第一組凸起；置于所述上倒裝芯片的焊盤和所述第二組互連線之間的第二組凸起；密封所述下和上倒裝芯片以及所述第一和第二組凸起的一環(huán)氧成型化合物，該環(huán)氧成型化合物覆蓋所述上倒裝芯片。
23.根據(jù)權(quán)利要求22的多芯片封裝，其中所述第一組凸起的每個(gè)凸起都是單個(gè)的柱狀凸起。
24.根據(jù)權(quán)利要求22的多芯片封裝，其中所述第二組凸起的每個(gè)凸起都是單個(gè)的焊接凸起。
25.根據(jù)權(quán)利要求22的多芯片封裝，其中所述第二組凸起的每個(gè)凸起都具有多個(gè)層疊的柱狀凸起。
26.根據(jù)權(quán)利要求22的多芯片封裝，進(jìn)一步包括填充所述下倒裝芯片和所述印刷電路板之間的空間以及所述上倒裝芯片和所述下倒裝芯片之間的空間的至少一粘合劑。
27.根據(jù)權(quán)利要求22的多芯片封裝，進(jìn)一步包括層疊在所述上倒裝芯片上的第三芯片，該第三芯片具有形成在所述下和上倒裝芯片相對(duì)表面上的焊盤；和將所述第三芯片的焊盤電連接到所述印刷電路板上的第三組互連線的鍵合線，其中所述環(huán)氧成型化合物覆蓋所述第三芯片和所述鍵合線。
28.根據(jù)權(quán)利要求27的多芯片封裝，進(jìn)一步包括置于所述上倒裝芯片和所述第三芯片之間的一粘合劑。
29.根據(jù)權(quán)利要求22的多芯片封裝，其中所述上倒裝芯片交叉層疊在所述下倒裝芯片上，以便形成與所述下倒裝芯片不重疊的伸出部分，所述第二組凸起置于該伸出部分和所述第二組互連線之間。
30.根據(jù)權(quán)利要求22的多芯片封裝，其中所述上倒裝芯片具有比所述下倒裝芯片更大的平面面積。
31.一種方法，包括提供一印刷電路板，該印刷電路板包括一基板和該基板一表面上的多個(gè)互連；在該印刷電路板的所述表面上層疊多個(gè)倒裝芯片，其中最下面的倒裝芯片具有面對(duì)所述印刷電路的焊盤；和在所述最下面的倒裝芯片的焊盤和所述多個(gè)互連線的第一互連線之間置入第一組凸起；和在所述至少一個(gè)上倒裝芯片的焊盤和所述多個(gè)互連線的所述第二互連線之間置入第二組凸起。
32.一種方法，包括提供一印刷電路板，該印刷電路板包括一基板和該基板一表面上形成的第一組互連線和第二組互連線；在該基板的所述表面上層疊一下倒裝芯片和一上倒裝芯片，該下倒裝芯片和上倒裝芯片包括面對(duì)所述印刷電路板的焊盤；在所述下倒裝芯片的焊盤和所述第一組互連線之間置入第一組凸起；在所述上倒裝芯片的焊盤和所述第二組互連線之間置入第二組凸起；用一環(huán)氧樹(shù)脂填充所述上倒裝芯片和所述印刷電路板之間的空間。
33.一種方法，包括提供一印刷電路板，該印刷電路板包括一基板和該基板一表面上的第一組互連線和第二組互連線；在該基板的所述表面上層疊一下倒裝芯片和一上倒裝芯片，該下和上倒裝芯片包括面對(duì)所述印刷電路板的焊盤；在所述下倒裝芯片的焊盤和所述第一組互連線之間置入第一組凸起；在所述上倒裝芯片的焊盤和所述第二組互連線之間置入第二組凸起；用一環(huán)氧成型化合物密封所述下和上倒裝芯片以及所述第一和第二組凸起，使得該環(huán)氧成型化合物覆蓋所述上倒裝芯片。
34.一種通過(guò)權(quán)利要求31-33之一的方法制造的多芯片封裝。
全文摘要
提供了具有至少兩個(gè)倒裝芯片的多芯片封裝及其制造方法。該多芯片封裝可以包括具有基板和形成在基板前表面上的多個(gè)互連線的印刷電路板。該至少兩個(gè)倒裝芯片可以層疊在該基板的前表面上。可以層疊所述倒裝芯片使得所述倒裝芯片的焊盤面對(duì)印刷電路板。第一組凸起可以置于第一倒裝芯片的焊盤和多個(gè)線的第一組互連線之間。此外，第二組凸起可以置于該至少一個(gè)上倒裝芯片的焊盤和多個(gè)線的第二組互連線之間。
文檔編號(hào)H01L23/495GK1612340SQ20041008327
公開(kāi)日2005年5月4日 申請(qǐng)日期2004年6月28日 優(yōu)先權(quán)日2003年6月27日
發(fā)明者姜仁九, 金震鎬, 安相鎬 申請(qǐng)人:三星電子株式會(huì)社