專利名稱：薄膜晶體管陣列的制造方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種薄膜晶體管陣列(thin film transistor array，簡(jiǎn)稱TFT array)的制造方法，且特別是關(guān)于一種能夠除靜電破壞(electrostaticdischarge，簡(jiǎn)稱ESD)的薄膜晶體管陣列的制造方法。
背景技術(shù)：
液晶顯示器由于具有低電壓操作、無輻射線散射、重量輕以及體積小等傳統(tǒng)陰極射線管(cathode ray tube，簡(jiǎn)稱CRT)所制造的顯示器無法達(dá)到的優(yōu)點(diǎn)，與其他平板式顯示器如電漿顯示器及電致發(fā)光(electroluminance)顯示器，成為近年來顯示器研究的主要課題，更被視為二十一世紀(jì)顯示器的主流。
主動(dòng)矩陣式液晶顯示器直接在畫素電極(pixel electrode)處形成晶體管(transistor)或是二極管(diode)等主動(dòng)元件(active element)，來控制液晶顯示器的資料寫入。其中又以薄膜晶體管液晶顯示器被視為現(xiàn)今液晶顯示器的主流之一。當(dāng)畫素電極處于選擇的狀態(tài)下(即打開″ON″的狀態(tài)下)，訊號(hào)將寫入此畫素上；當(dāng)畫素電極處于非選擇的狀態(tài)下(即關(guān)閉″OFF″的狀態(tài)下)，儲(chǔ)存電容可維持驅(qū)動(dòng)液晶的電位。因此，液晶與驅(qū)動(dòng)時(shí)間呈現(xiàn)了靜態(tài)(static)的特性。
在現(xiàn)行的薄膜晶體管制程中，靜電破壞一直是深受關(guān)注的問題，因?yàn)殪o電破壞可發(fā)生在電子零件生命的任何階段，譬如數(shù)字電子元件在制造、運(yùn)送、儲(chǔ)存及使用中皆容易受到靜電的破壞。而如何有效消除靜電破壞、增加生產(chǎn)良率也是業(yè)界持續(xù)努力的目標(biāo)?，F(xiàn)有的技術(shù)是利用靜電消除器來減低靜電破壞的效應(yīng)，而此種方法是在較易有靜電破壞生成的設(shè)備中，加裝一離子產(chǎn)生器(ionizer)，其操作原理是以脈沖交流電(alternating current，簡(jiǎn)稱AC)或脈沖直流電(direct current，簡(jiǎn)稱DC)的方式交替產(chǎn)生正、負(fù)離子，再利用所供應(yīng)的大量離子減低或消除標(biāo)的物所帶的靜電。
然而，上述靜電消除器往往在使用一段時(shí)間后，常因靜電消除器的探針為消耗品而有衰竭現(xiàn)象，不但保養(yǎng)維修不易，且須經(jīng)常利用靜電偵測(cè)器作校正，導(dǎo)致所耗成本太高。而且，多數(shù)靜電消除器會(huì)供應(yīng)過量的正或負(fù)離子，造成標(biāo)的物產(chǎn)生帶有反極性電荷的現(xiàn)象。此外，由于在薄膜晶體管的制造過程中有一些是屬于高溫制程(制程溫度＞500℃)，而靜電消除器是無法長期在高溫中運(yùn)作，所以無法保證在高溫制程中不受靜電破壞的影響。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種薄膜晶體管陣列的制造方法，以避免發(fā)生靜電破壞，并降低公知采用靜電消除器所耗費(fèi)的成本。。
本發(fā)明的再一目的是提供一種薄膜晶體管導(dǎo)體層的制作方法，以避免發(fā)生靜電破壞。
本發(fā)明的另一目的是提供一種在薄膜晶體管基板的靜電防護(hù)裝置，以確保薄膜晶體管在高溫制程中不受靜電破壞的影響。
本發(fā)明的又一目的是提供一種具靜電防護(hù)裝置的薄膜晶體管基板，可避免發(fā)生靜電破壞，且確保薄膜晶體管在高溫制程中不受靜電破壞的影響。
為實(shí)現(xiàn)上述目的，本發(fā)明提出的薄膜晶體管陣列的制造方法，包括于一基板上形成一第一導(dǎo)體層，再圖案化第一導(dǎo)體層，以形成數(shù)個(gè)第一獨(dú)立電路以及連接第一獨(dú)立電路的數(shù)個(gè)第一連結(jié)部位。的后，去除第一導(dǎo)體層中的第一連結(jié)部位。接著，于第一導(dǎo)體層上形成一第一絕緣層，再于第一絕緣層上形成一第二導(dǎo)體層。隨后，于基板上形成一第二絕緣層，第二絕緣層具有數(shù)個(gè)接觸窗口。接著，于第二絕緣層上形成數(shù)個(gè)畫素電極，以使得畫素電極由接觸窗口與第二導(dǎo)體層電性相連。
本發(fā)明再提出一種薄膜晶體管導(dǎo)體層的制作方法，包括利用一第一階段光罩制程，將形成于一基板上的一導(dǎo)體層圖案化，以形成一第一圖案，此第一圖案包括數(shù)個(gè)獨(dú)立電路以及連接獨(dú)立電路的數(shù)個(gè)連結(jié)部位，以使導(dǎo)體層連接成等電位。之后，利用一第二階段光罩制程，將第一圖案的連結(jié)部位去除。
本發(fā)明另外提出一種在薄膜晶體管基板的靜電防護(hù)裝置，其結(jié)構(gòu)包括數(shù)個(gè)放電尖端部位，其中每?jī)煞烹娂舛瞬课坏募舛讼祷ハ嗝鎸?duì)或交錯(cuò)而不相連。
本發(fā)明再提出一種具靜電防護(hù)裝置的薄膜晶體管基板，包括數(shù)個(gè)薄膜晶體管以及數(shù)個(gè)放電尖端部位，位于薄膜晶體管的邊緣處，其中每?jī)煞烹娂舛瞬课坏募舛讼祷ハ嗝鎸?duì)或交錯(cuò)而不相連。
本發(fā)明針對(duì)靜電破壞的產(chǎn)生原因以及破壞模式，積極地從制程面改良，先使所有導(dǎo)體層連接成等電位，并且可于基板邊緣處制作尖端放電機(jī)制。因此，于本發(fā)明全段制程中所作的連續(xù)式保護(hù)下，能夠強(qiáng)化薄膜晶體管基板本身對(duì)靜電破壞的承受能力，進(jìn)而消除制程中靜電破壞的產(chǎn)生，并且提升生產(chǎn)良率。


為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明。
圖1是依照本發(fā)明的一較佳實(shí)施例的薄膜晶體管陣列的制造流程步驟圖。
圖2所顯示是根據(jù)圖1薄膜晶體管陣列的制造流程的步驟104的電路布局示意圖。
圖3(a)是依照本發(fā)明的一較佳實(shí)施例的薄膜晶體管陣列的結(jié)構(gòu)示意圖。
圖3(b)所顯示圖3(a)的III部分的一放大示意圖。
圖3(c)所顯示圖3(a)的III部分的另一放大示意圖。
具體實(shí)施例方式
圖1是依照本發(fā)明的一較佳實(shí)施例的薄膜晶體管(thin film transistor，簡(jiǎn)稱TFT)陣列(array)的制造流程步驟圖，其中各層導(dǎo)體層利用兩階段式的光罩制程來制作，而每一階段的光罩制程例如是經(jīng)過光阻涂布、軟烤、硬烤、曝光、定影、顯影、蝕刻等步驟，以將導(dǎo)體層圖案化。
請(qǐng)參照?qǐng)D1，于步驟100中，提供一基板，此基板為透明基板，譬如玻璃基板或石英基板等。接著，于步驟102中，于基板上形成一層第n導(dǎo)體層，其中n＝1，2，…，n，于本實(shí)施例中的導(dǎo)體層并不局限于第幾層導(dǎo)體層，只要是會(huì)發(fā)生靜電破壞情形的導(dǎo)體層，均可依本實(shí)施例的方式制作。
隨后，于步驟104中，利用第一階段光罩制程圖案化第n導(dǎo)體層，以形成數(shù)個(gè)獨(dú)立電路以及連結(jié)各個(gè)獨(dú)立電路的連結(jié)部位。于此同時(shí)可以在基板邊緣處制作一尖端放電機(jī)制，以于不影響薄膜晶體管陣列的主要電路下，由尖端放電的原理分?jǐn)偛⒔档铜h(huán)境中所誘發(fā)累積的靜電電位，來使基板的電位降低。
之后，請(qǐng)?jiān)賲⒄請(qǐng)D1，等到下一層導(dǎo)體層建構(gòu)前，再進(jìn)行步驟106，利用第二階段光罩制程圖案化第n導(dǎo)體層，以去除連結(jié)各個(gè)獨(dú)立電路的連結(jié)部位。之后，可進(jìn)行步驟108，于基板上形成一層第n絕緣層覆蓋第n導(dǎo)體層，于此實(shí)施例中的第n絕緣層例如是一介電層。而在步驟108之后，可以重回步驟102，再于基板上形成下一層導(dǎo)體層。
當(dāng)本實(shí)施例應(yīng)用于薄膜晶體管陣列的制造方法時(shí)，可根據(jù)前述的兩階段式光罩制程，譬如先進(jìn)行步驟102，于基板上形成一層第一導(dǎo)體層(n＝1)，再進(jìn)行步驟104，圖案化第一導(dǎo)體層，以形成具有閘極以及數(shù)條與閘極相連的掃描配線(scan line)等獨(dú)立電路以及連接前述各個(gè)獨(dú)立電路的連結(jié)部位的第一導(dǎo)體層。之后，進(jìn)行步驟106，去除第一導(dǎo)體層的連結(jié)部位。接著，于步驟108，可在基板上形成一第一絕緣層(n＝1)作為閘極絕緣層(gate insulating)，之后還可以在第一絕緣層上形成橫跨閘極的通道層(channel layer)。
然后，可重復(fù)步驟102，于基板上形成一層第二導(dǎo)體層(n＝2)，接著進(jìn)行步驟104，圖案化第二導(dǎo)體層，使其成為具有源極/汲極以及數(shù)條與源極/汲極相連的資料配線(data line)等獨(dú)立電路以及連接前述各個(gè)獨(dú)立電路的連結(jié)部位的第二導(dǎo)體層。之后，進(jìn)行步驟106，去除第二導(dǎo)體層的連結(jié)部位。接著，于步驟108，在基板上形成一第二絕緣層(n＝2)作為保護(hù)層，其中第二絕緣層還具有數(shù)個(gè)接觸窗口。然后，可于第二絕緣層上形成數(shù)個(gè)畫素電極，以使得畫素電極由接觸窗口與第二導(dǎo)體層的源極/汲極一端電性相連。
此外，為說明本發(fā)明第一階段與第二階段光罩制程的差異，請(qǐng)見圖2。
圖2所顯示是根據(jù)圖1的薄膜晶體管陣列的制造流程的步驟104的電路布局示意圖。請(qǐng)參照?qǐng)D2，圖中所示即經(jīng)過第一階段光罩制程之后，被圖案化的導(dǎo)體層的導(dǎo)體層布局200，其中包括數(shù)個(gè)如環(huán)狀回路的獨(dú)立電路202，以及連接前述獨(dú)立電路202的連結(jié)部位204。而于本圖的導(dǎo)體層布局200僅是作為說明圖1的步驟104中被圖案化的導(dǎo)體層的其中一個(gè)范例，并非限定導(dǎo)體層布局200的樣式。此外，于導(dǎo)體層布局200中的連結(jié)部位204只要能將所有獨(dú)立電路202互相導(dǎo)通即可，所以如圖2中上下兩排的獨(dú)立電路202可以只靠一個(gè)連結(jié)部位導(dǎo)通即可。
請(qǐng)繼續(xù)參照?qǐng)D2，由于第一階段光罩制程將導(dǎo)體層原本設(shè)計(jì)成獨(dú)立電路的圖案互相連結(jié)成等電位，因此可確保后續(xù)制程中不會(huì)因?yàn)榫植繀^(qū)域的靜電效應(yīng)造成此一導(dǎo)體層之間的電位差過大，而產(chǎn)生電弧(arc)放電。之后的第二階段光罩制程將于下一層導(dǎo)體層建構(gòu)前進(jìn)行，以去除導(dǎo)體層布局200中連接獨(dú)立電路202的連結(jié)部位204，而保留其中的獨(dú)立電路202。
另外，于圖1的步驟104之后，曾提出一靜電防護(hù)裝置的制作，因此為詳細(xì)說明此一靜電防護(hù)裝置，請(qǐng)見圖3。
圖3(a)是依照本發(fā)明的一較佳實(shí)施例的薄膜晶體管陣列的結(jié)構(gòu)示意圖，而圖3(b)與(c)分別顯示圖3(a)的III部分的放大示意圖。請(qǐng)參照?qǐng)D3(a)、圖3(b)與圖3(c)，本發(fā)明的靜電防護(hù)裝置可以在任一層導(dǎo)體層進(jìn)行圖案化制程時(shí)同時(shí)制作于基板300邊緣處，其結(jié)構(gòu)包括兩個(gè)尖端相對(duì)的放電尖端部位304，而且這兩個(gè)放電尖端部位304的尖端系互相面對(duì)(如圖3(b)或交錯(cuò)(如圖3(c))而不相連。另外，放電尖端部位304可分別與兩互相隔離的導(dǎo)線306相連。由于這個(gè)尖端放電機(jī)制設(shè)置于基板300邊緣處，故可在不影響薄膜晶體管302下，由尖端放電的原理分?jǐn)偛⒔档铜h(huán)境中所誘發(fā)累積的靜電電位，來使基板300的電位降低。
本發(fā)明因?yàn)樵诒∧ぞw管制程中，先使所有導(dǎo)體層連接成等電位，可再于基板邊緣處制作靜電防護(hù)裝置。此方法除了可確保后續(xù)制程中不會(huì)因?yàn)榫植繀^(qū)域的靜電效應(yīng)造成導(dǎo)體層中各個(gè)獨(dú)立電路之間電位差過大，而產(chǎn)生電弧放電外，整個(gè)基板的導(dǎo)體層也由此尖端放電機(jī)制分?jǐn)偛⒔档铜h(huán)境所誘發(fā)累積的靜電電位，消除靜電破壞(electrostatic discharge，簡(jiǎn)稱ESD)。之后，于下一層導(dǎo)體層建構(gòu)前，再去除導(dǎo)體層中連接前述獨(dú)立電路的連結(jié)部位。并且，下一層導(dǎo)體層的設(shè)計(jì)也可利用同樣方式做靜電破懷的防護(hù)，故此本發(fā)明的方法可配合各元件及制程設(shè)計(jì)搭配應(yīng)用，而并不局限于薄膜晶體管的制造方法上。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視申請(qǐng)的專利范圍所界定為準(zhǔn)。
權(quán)利要求
1.一種薄膜晶體管陣列的制造方法，包括于一基板上形成一第一導(dǎo)體層；圖案化該第一導(dǎo)體層，以形成復(fù)數(shù)個(gè)第一獨(dú)立電路以及連接該些第一獨(dú)立電路的復(fù)數(shù)個(gè)第一連結(jié)部位；去除該第一導(dǎo)體層中的該些第一連結(jié)部位；于該第一導(dǎo)體層上形成一第一絕緣層；于該第一絕緣層上形成一第二導(dǎo)體層；于該基板上形成一第二絕緣層，該第二絕緣層具有復(fù)數(shù)個(gè)接觸窗口；以及于該第二絕緣層上形成復(fù)數(shù)個(gè)畫素電極，以使得該些畫素電極由該些接觸窗口與該第二導(dǎo)體層電性相連。
2.如權(quán)利要求1所述的薄膜晶體管陣列的制造方法，其特征在于，其中該第一獨(dú)立電路包括復(fù)數(shù)個(gè)閘極以及復(fù)數(shù)條與該些閘極連接的掃瞄線。
3.如權(quán)利要求2所述的薄膜晶體管陣列的制造方法，其特征在于，其中于該基板上形成該第一絕緣層后，還包括于該第一絕緣層上形成復(fù)數(shù)個(gè)通道層，該些通道層橫跨該些閘極。
4.如權(quán)利要求1所述的薄膜晶體管陣列的制造方法，其特征在于，其中該第二獨(dú)立電路包括復(fù)數(shù)個(gè)源/汲極以及復(fù)數(shù)條與該些源極/汲極連接的資料配線。
5.如權(quán)利要求1所述的薄膜晶體管陣列的制造方法，其特征在于，其中圖案化該第一導(dǎo)體層的步驟還包括于該基板邊緣處形成一尖端放電機(jī)制，該尖端放電機(jī)制包括兩放電尖端部位，且該些放電尖端部位的尖端互相面對(duì)或交錯(cuò)而不相連。
6.如權(quán)利要求1所述的薄膜晶體管陣列的制造方法，其特征在于，其中圖案化該第二導(dǎo)體層的步驟還包括于該基板邊緣處形成一尖端放電機(jī)制，該尖端放電機(jī)制包括兩放電尖端部位，且該些放電尖端部位的尖端互相面對(duì)或交錯(cuò)而不相連。
7.一種薄膜晶體管導(dǎo)體層的制作方法，包括利用一第一階段光罩制程，將形成于一基板上的一導(dǎo)體層圖案化，以形成一第一圖案，該第一圖案包括復(fù)數(shù)個(gè)獨(dú)立電路以及連接該些獨(dú)立電路的復(fù)數(shù)個(gè)連結(jié)部位，以使該導(dǎo)體層連接成等電位；以及利用一第二階段光罩制程，將該第一圖案的該些連結(jié)部位去除。
8.如權(quán)利要求7所述的薄膜晶體管導(dǎo)體層的制作方法，其特征在于，其中該第一圖案還包括一尖端放電機(jī)制，該尖端放電機(jī)制包括兩放電尖端部位，且該些放電尖端部位的尖端互相面對(duì)或交錯(cuò)而不相連。
9.一種在薄膜晶體管基板的靜電防護(hù)裝置，其結(jié)構(gòu)包括復(fù)數(shù)個(gè)放電尖端部位，其中每?jī)煞烹娂舛瞬课坏募舛嘶ハ嗝鎸?duì)或交錯(cuò)而不相連。
10.如權(quán)利要求9所述的在薄膜晶體管基板的靜電防護(hù)裝置，其特征在于，其中該些尖端放電部位位于薄膜晶體管基板的邊緣處。
11.一種具靜電防護(hù)裝置的薄膜晶體管基板，包括復(fù)數(shù)個(gè)薄膜晶體管；以及復(fù)數(shù)個(gè)放電尖端部位，位于該些薄膜晶體管的邊緣處，其中每?jī)煞烹娂舛瞬课坏募舛嘶ハ嗝鎸?duì)或交錯(cuò)而不相連。
全文摘要
一種薄膜晶體管陣列的制造方法與裝置，適用于薄膜晶體管陣列制程中形成導(dǎo)體層的步驟，以消除靜電破壞的效應(yīng)，此方法采用兩階段式的光罩制程。首先利用第一階段光罩制程，將形成于一基板上的導(dǎo)體層圖案化，以形成一第一圖案，這個(gè)第一圖案包括數(shù)個(gè)獨(dú)立電路以及連接前述各個(gè)獨(dú)立電路的連結(jié)部位，以使同一層導(dǎo)體層連接成等電位，并可于基板邊緣處制作尖端放電機(jī)制。之后，等到下一層導(dǎo)體層建構(gòu)前，再利用第二階段光罩制程，將第一圖案連結(jié)部位全部去除，以形成一第二圖案，而第二圖案中僅保留獨(dú)立電路。
文檔編號(hào)H01L21/00GK1664984SQ20041000783
公開日2005年9月7日 申請(qǐng)日期2004年3月4日 優(yōu)先權(quán)日2004年3月4日
發(fā)明者陳志宏, 林國隆, 陳志芳 申請(qǐng)人:統(tǒng)寶光電股份有限公司