專利名稱：避免碟形凹陷的淺溝槽隔離方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種為集成電路形成隔離(isolation)的方法，特別是涉及一種形成淺溝槽隔離(Shallow Trench Isolation,STI)的方法。
半導(dǎo)體集成電路(ICs)的發(fā)展方向為增加密度與縮小元件。在集成電路制造中，隔離結(jié)構(gòu)是一種重要技術(shù)。形成在硅基底上的元件必須與其它元件隔離。在次微米集成電路中建立有效的隔離，降低表面隔離空間，是一種復(fù)雜且具挑戰(zhàn)性的目標。
一種現(xiàn)有淺溝槽隔離的方法為，在一高溫氧化爐管內(nèi)氧化一硅晶圓，成長一約150至250埃厚的襯墊氧化層(pad oxide layer)。襯墊氧化層一般由二氧化硅形成。然后，在襯墊氧化層上沉積厚度約1500至2000埃的氮化硅層(nitride layer)。之后，執(zhí)行光掩模與蝕刻步驟，形成約0.4至0.5μm深的溝槽。然后，在溝槽的側(cè)壁(sidewall)上成長厚度約為150至300埃的一熱氧化物襯層(thermal oxide liner)。接著，以化學(xué)氣相沉積(CVD)形成一CVD氧化物。然后，以化學(xué)機械研磨(CMP)法研磨此CVD氧化物。
將化學(xué)機械研磨應(yīng)用于現(xiàn)有淺溝槽隔離結(jié)構(gòu)會出現(xiàn)幾種問題。在化學(xué)機械研磨時，CVD氧化物的移除率高于氮化硅的移除率，這樣會在寬溝槽內(nèi)形成碟形凹陷(dishing)。此碟形凹陷效應(yīng)會降低平坦度，并且嚴重影響元件的成品率。再者，在化學(xué)機械研磨時，研磨終點偵測并不準確，因為CVD氧化物與氮化硅的移除率比值約為3或5比1。在現(xiàn)有方法之下，若想改善終點偵測而增加此移除率比值，將會增加碟形凹陷。因此，本發(fā)明揭露一種簡單且有效的形成溝槽隔離的方法，其可降低碟形凹陷，同時在化學(xué)機械研磨期間可得到有效的終點偵測。
所以，本發(fā)明揭露一種在一基底中形成淺溝槽隔離的方法。該方法包括下列步驟在基底上形成一襯墊氧化層；在襯墊氧化層上形成一Si3N4或BN層；在Si3N4或BN層上形成一即時摻雜多晶硅層(in situ doped polysiliconlayer)；在該基底中形成至少一溝槽；沿著至少一溝槽的側(cè)壁(sidewall)與在即時摻雜多晶硅層表面上形成一氧化物襯層；在氧化物襯層與至少一溝槽上方形成一CVD氧化物層；在CVD氧化物層上實施一氧化物研磨漿(oxide slurry)化學(xué)機械研磨，氧化物研磨漿化學(xué)機械研磨在到達即時摻雜多晶硅層表面前停止；以及，在剩余的CVD氧化物與即時摻雜多晶硅層上實施一多晶硅研磨漿(polysilicon slurry)化學(xué)機械研磨，多晶硅研磨漿化學(xué)機械研磨停止于Si3N4或BN層的表面。
為使本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉一優(yōu)選實施例，并配合附圖作詳細說明。附圖中

圖1至3是一種半導(dǎo)體基底剖面視圖，用以說明本發(fā)明形成淺溝槽隔離的步驟。
本發(fā)明揭示一種方法，以兩階段化學(xué)機械研磨形成淺溝槽隔離。參照圖1，其繪示具有幾層薄膜的一半導(dǎo)體基底的剖面圖。在此優(yōu)選實施例中，基底10可以是p型或n型硅。在基底10上形成一薄二氧化硅層12，作為襯墊氧化層。襯墊氧化物層12典型地是以高溫氧化爐管氧化硅基底形成的。在此優(yōu)選實施例中，襯墊氧化層12的厚度大約為200埃。接著，在襯墊氧化層12上沉積一氮化硅(Si3N4)層(約800至1700埃)或氮化硼(BN)層(約500至1000埃)14，作為后續(xù)化學(xué)機械研磨的停止層(stop layer)。
繼續(xù)參照圖1，在Si3N4或BN層14上沉積一即時摻雜多晶硅層16。即時摻雜多晶硅層16的厚度約500至2000埃。之后，在即時摻雜多晶硅層16上限定一光致抗蝕劑圖案，限定出淺溝槽隔離區(qū)域。以各向異性(anisotropic)干蝕刻技術(shù)形成一或更多的溝槽18。即時摻雜多晶硅層16、Si3N4或BN層14、襯墊氧化層12與基底10分別被以現(xiàn)有方法蝕刻移除。然后，剝除光致抗蝕劑。
接下來，以一熱氧化法，沿著溝槽18的側(cè)壁與即時摻雜多晶硅層16表面上形成一氧化物襯層19。然后，在氧化物襯層19上形成一CVD氧化物層20，并且回填溝槽18。此CVD氧化物層20可以使用任何適用的制作工藝來沉積，例如高密度等離子化學(xué)氣相沉積(HDP CVD)。CVD氧化物層20的厚度約為8000至14000埃。
再參見圖2A與2B，實施一兩階段化學(xué)機械研磨(two-step CMP)，這是本發(fā)明的關(guān)鍵。圖2A繪示兩階段化學(xué)機械研磨的第一階段，實施一氧化物研磨漿化學(xué)機械研磨。氧化物研磨漿化學(xué)機械研磨優(yōu)選是以IPEC機臺使用cabot sc-1研磨漿來實現(xiàn)。在此優(yōu)選實施例中，以每平方英寸4磅(0.281千克力/平方厘米)的壓力，在每分鐘30轉(zhuǎn)的旋轉(zhuǎn)速率下，CVD氧化物的移除率為1700埃/分鐘，而即時摻雜多晶硅層的移除率為3000埃/分鐘。氧化物研磨漿化學(xué)機械研磨在距離即時摻雜多晶硅層16表面100至500埃停止。此兩階段化學(xué)機械研磨的第一階段的目的為避免CVD氧化物的移除率下降。
圖2B繪示兩階段化學(xué)機械研磨的第二階段，其中實施一多晶硅研磨漿化學(xué)機械研磨，并且控制停止于Si3N4或BN層14的表面。多晶硅研磨漿化學(xué)機械研磨優(yōu)選是以IPEC機臺使用rodel 2371研磨漿來實現(xiàn)。在此優(yōu)選實施例中，以每平方英寸4磅(0.281千克力/平方厘米)的壓力，在每分鐘30轉(zhuǎn)的旋轉(zhuǎn)速率下，即時摻雜多晶硅層的移除率為4600埃/分鐘，而CVD氧化物的移除率為150埃/分鐘。這樣，位于溝槽18上方的隔離區(qū)域比有源區(qū)域(active areas)具有較低的移除率。因此，此兩階段化學(xué)機械研磨的第二階段可防止碟形凹陷，如圖2B所示。
在現(xiàn)有技術(shù)中，碟形凹陷效應(yīng)的主要原因為，由于化學(xué)機械研磨特性，使得在溝槽上方的隔離區(qū)域比有源區(qū)域具有較高的移除率。在本發(fā)明中，CVD氧化物的移除率比即時摻雜多晶硅層的移除率低，可防止碟形凹陷。另外，在多晶硅研磨漿化學(xué)機械研磨期間，氮化硅的移除率約為85埃/分鐘，同時即時摻雜多晶硅層的移除率為4600埃/分鐘。因為即時摻雜多晶硅層的移除率與氮化硅的移除率的比值約為54比1，所以終點偵測是有效且有用的。應(yīng)用此兩階段化學(xué)機械研磨制作工藝，以及使用即時摻雜多晶硅層作為一犧牲層，可防止碟形凹陷，同時終點偵測是有效的。
再參照圖3，然后以H3PO4溶液移除Si3N4或BN層14。接著，以稀釋的HF溶液或緩沖氧化物蝕刻(Buffer Oxide Etching,BOE)溶液移除襯墊氧化層12。最后的結(jié)構(gòu)如圖3所示。
雖然已結(jié)合優(yōu)選實施例揭示了本發(fā)明，但是，其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作出各種更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當由后附的權(quán)利要求界定。
權(quán)利要求
1．一種在一基底中形成淺溝槽隔離的方法，所述方法包括在所述基底上形成一襯墊氧化層；在所述襯墊氧化層上形成介電層；在所述介電層上形成一即時摻雜多晶硅層；在所述基底中形成至少一溝槽；沿著所述至少一溝槽的側(cè)壁與在所述即時摻雜多晶硅層表面上，形成一氧化物襯層；在所述氧化物襯層上與所述至少一溝槽中，形成一化學(xué)氣相沉積氧化物層；在所述化學(xué)氣相沉積氧化物層上，實施一氧化物研磨漿化學(xué)機械研磨，所述氧化物研磨漿化學(xué)機械研磨在到達所述即時摻雜多晶硅層表面前停止；以及在所述剩余的化學(xué)氣相沉積氧化物層與所述即時摻雜多晶硅層上，實施一多晶硅研磨漿化學(xué)機械研磨，所述多晶硅研磨漿化學(xué)機械研磨停止于所述介電層的表面。
2．如權(quán)利要求1所述的方法，還包括移除所述介電層；以及移除所述襯墊氧化層。
3．如權(quán)利要求1所述的方法，其中，形成所述至少一溝槽的所述步驟包括在所述即時摻雜多晶硅層上，限定一光致抗蝕劑圖案，以限定出隔離區(qū)域；以所述光致抗蝕劑圖案為一掩模，蝕刻所述即時摻雜多晶硅層、所述介電層、所述襯墊氧化層與所述基底；以及移除所述光致抗蝕劑。
4．如權(quán)利要求1所述的方法，其中，所述襯墊氧化層包括二氧化硅。
5．如權(quán)利要求1所述的方法，其中，所述介電層包括Si3N4與BN層兩者之一。
6．如權(quán)利要求1所述的方法，其中，以化學(xué)氣相沉積法形成所述化學(xué)氣相沉積氧化物層。
7．如權(quán)利要求1所述的方法，其中，所述氧化物研磨漿為cabot sc-1研磨漿。
8．如權(quán)利要求1所述的方法，其中，所述多晶硅研磨漿為rodel 2371研磨漿。
9．如權(quán)利要求2所述的方法，其中，以稀釋的HF溶液與緩沖氧化物蝕刻溶液兩者之一，移除所述襯墊氧化層。
10．如權(quán)利要求2所述的方法，其中，以H3PO4溶液移除所述介電層。
全文摘要
一種形成淺溝槽隔離的方法包括:在基底上形成襯墊氧化層、介電層和即時摻雜多晶硅層;形成至少一溝槽;沿著溝槽的側(cè)壁與即時摻雜多晶硅層表面,形成氧化物襯層;在氧化物襯層上與溝槽中,形成化學(xué)氣相沉積氧化物層;在此氧化物層上,實施氧化物研磨漿化學(xué)機械研磨,其在到達即時摻雜多晶硅層表面前停止;及在剩余的氧化物層與即時摻雜多晶硅層上,實施多晶硅研磨漿化學(xué)機械研磨,其停止于介電層的表面。
文檔編號H01L21/70GK1232290SQ9811505
公開日1999年10月20日 申請日期1998年6月23日 優(yōu)先權(quán)日1998年4月15日
發(fā)明者羅吉進, 杜友倫, 張格滎 申請人:世大積體電路股份有限公司