專利名稱：用于完全耗盡soi器件的locos隔離的制作方法
背景技術(shù)：
1.發(fā)明的領(lǐng)域本發(fā)明涉及半導(dǎo)體集成電路(IC)制造領(lǐng)域，尤其涉及一個致密且平面的隔離區(qū)、以及一種制造這樣的隔離區(qū)的方法。
2.相關(guān)技術(shù)的討論Gordon Moore最初在1964年指出技術(shù)革新的步伐將會導(dǎo)致一塊IC芯片上的每個單位區(qū)域內(nèi)晶體管數(shù)目每12個月翻一倍。到1975年時，這個趨勢已經(jīng)變成每18個月翻一倍。在這之后的幾十年中，半導(dǎo)體產(chǎn)業(yè)的每一代器件的密度增長都遵從了Moore定律。維持這樣一個進(jìn)度表涉及到通過采用更短的柵長度、更薄的柵電介質(zhì)、超陡逆向井、三重井、突變源/漏(S/D)結(jié)、以及高摻雜溝道所實現(xiàn)的在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)電路中的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的按比例縮小。
然而，摻雜溝道的濃度高于1018/cm3時往往會降低載流子遷移率和結(jié)的特征參數(shù)。當(dāng)柵電介質(zhì)厚度降低到大約1.5納米(nm)時，電子穿過柵電介質(zhì)的隧穿也成為一個問題。因此，從90nm技術(shù)節(jié)點(diǎn)開始，并且延續(xù)到65nm技術(shù)節(jié)點(diǎn)，制作在體硅襯底上的平面器件的按比例縮小已經(jīng)越來越受到短溝道效應(yīng)(SCE)-比如漏電和閾值電壓Vt穩(wěn)定性-的牽制。
所以，為了應(yīng)對SCE，器件結(jié)構(gòu)和制造工藝方面現(xiàn)在需要更巨大的變化。一個重要的變化是襯底的改進(jìn)，比如的絕緣體上硅(SOI)技術(shù)，其中是把器件制作在位于內(nèi)嵌的一層氧化物層之上的一個薄襯底硅層上。SOI可以降低寄生電容并且減少漏電，從而實現(xiàn)更快的開關(guān)速度和較低電壓的操作。相比于制作在體硅上的器件，采用SOI制作的器件可以維持更高的驅(qū)動電流Ion，同時最大限度地減小關(guān)狀態(tài)漏電電流Ioff。降低閾值電壓可使SOI厚度降低，而降低SOI厚度允許對SCE的更好的控制。閾值電壓Vt也在低于大約0.6微米(μm)的不同溝道長度下變得更加恒定。
當(dāng)位于柵電極下的溝道中的耗盡區(qū)不是全程延伸貫穿襯底硅的厚度時，SOI器件被視做是部分耗盡。不幸的是，隨著尺寸持續(xù)減小，部分耗盡SOI器件相對于標(biāo)準(zhǔn)體硅器件的性能優(yōu)勢變小。部分耗盡SOI器件也受到浮體效應(yīng)(FBE)的影響，從而使電路設(shè)計更加困難。
當(dāng)襯底硅厚度小于大約40nm時，SOI上的器件由部分耗盡變?yōu)橥耆谋M。當(dāng)耗盡區(qū)域全程延伸至貫穿襯底硅的厚度時，SOI器件被認(rèn)為是完全耗盡的。完全耗盡SOI器件允許更小的柵尺寸和更為理想的晶體管功能，非常高靈敏的導(dǎo)通特性。
臺面隔離工藝可以用于完全耗盡SOI器件的制作，但這種工藝的效果不是很平面化。
所以，需要的是一個致密且平面的隔離區(qū)域、以及制作這樣的隔離區(qū)域的方法。
附圖的簡要說明
圖1是根據(jù)本發(fā)明在一個晶圓上形成隔離區(qū)圖案的方法的實施例的橫截面圖。
圖2A-2C是根據(jù)本發(fā)明在一個晶圓上刻蝕和氧化LOCOS隔離區(qū)域的方法的實施例的橫截面圖。
圖2C同時也是一種結(jié)構(gòu)的實施例的橫截面圖，該結(jié)構(gòu)包括根據(jù)本發(fā)明的在晶圓上的一個被刻蝕和氧化過的LOCOS隔離區(qū)。
圖3A-3C是根據(jù)本發(fā)明在一個晶圓上開凹槽和氧化LOCOS隔離區(qū)域的方法的實施例的橫截面圖。
圖3C也是根據(jù)本發(fā)明在一個晶圓上包含開了凹槽且經(jīng)氧化的LOCOS隔離區(qū)域的結(jié)構(gòu)的實施例的橫截面圖。
本發(fā)明的詳細(xì)描述在以下描述中，會闡述大量細(xì)節(jié)，比如具體的材料、尺寸、以及工藝，以便透徹的了解本發(fā)明。然而，本領(lǐng)域技術(shù)人員將會認(rèn)識到，本發(fā)明可以不采用這些特殊的細(xì)節(jié)來實踐。在其他實例中，眾所周知的半導(dǎo)體設(shè)備和工藝沒有特別詳細(xì)的描述，以避免將本發(fā)明掩蓋。
本發(fā)明描述通過局部硅氧化(LOCOS)工藝在絕緣體上硅(SOI)晶圓上形成致密且平面的隔離區(qū)的方法的各種實施例，以及包括被這種致密且平面的隔離區(qū)分隔開的有源區(qū)的結(jié)構(gòu)的各種實施例。
如圖1中本發(fā)明的一種實施例所示，絕緣體上硅(SOI)晶圓90包含一薄硅體310，由一氧化埋層(BOX)220與其下方的硅襯底110分隔開。SOI晶片90上的BOX層220可以通過氧注入工藝或者層轉(zhuǎn)移工藝來形成。氧注入的首要方法是來自Ibis Technology(美國麻省Danvers)的注氧隔離(SIMOX)。SIMOX涉及注入大劑量(大約2×1018離子/厘米2)的高能(大約200keV)氧到被維持在高溫(大約500攝氏度)的SOI晶片90中去，隨后進(jìn)行長時間的退火(大約1,300攝氏度)層轉(zhuǎn)移涉及在籽晶上熱生長一個BOX層220，然后將這個BOX層220鍵合到工作晶片110上，這樣BOX層220被兩層晶片夾在中間。然后，有多種方法可以將籽晶大部切下以重復(fù)利用，留下薄硅體310處于BOX層220之上，而后者被鍵合在工作晶片110上。
SOITEC(法國Bernin)在把BOX層220化學(xué)鍵合到工作晶片110上之前穿過BOX層220注入氫(大約2×1018離子/厘米2)到籽晶片上，加熱使氫活化(大約500攝氏度)以形成泡泡，然后裂去大部分籽晶，留下位于BOX層220上的薄硅體310，對SOI晶片90進(jìn)行煺火(大約1100攝氏度)，然后進(jìn)行化學(xué)-機(jī)械拋光(CMP)以使薄硅體310的表面光滑。
Silicon Genesis，或者叫SiGen(美國加州Campbell)在室溫下通過低能等離子體工藝將籽晶片上的BOX層220鍵合到工作晶片110上，利用氣體壓強(qiáng)來裂去大部分籽晶片，再用化學(xué)蒸氣刻蝕來完成薄硅體310的表面。
Canon(日本Hiratsuka)在籽晶片上淀積多孔硅層，在多孔硅層上淀積外延硅層，在外延層上熱生長BOX層220。籽晶片上的BOX層220隨后被鍵合到工作晶片110上。一種水噴射技術(shù)被用來裂去多孔硅層上的籽晶片。多孔硅層被向下刻蝕至外延硅層，用氫煺火工藝來完成薄硅體310的表面。
SOI工藝完成后就得到了SOI晶片90，其中薄硅體310位于BOX層220之上，而后者位于硅襯底110之上。薄硅體310的厚度大約為3-40納米(nm)。BOX層220的厚度大約為30-250nm。對于一個直徑為300nm的SOI晶片來說，硅襯底110的厚度大約為778微米(μm)。
在本發(fā)明的一個實施例中，如圖1所示，薄硅體層310被清潔，然后在850-1,150攝氏度范圍內(nèi)的一個或多個溫度條件下，熱形成墊氧化物層420。氧化劑可以包括O2(干)、H2O(濕)，或者H2/O2(熱解)。在本發(fā)明的一個實施例中，墊氧化物層420可以在高壓下形成。高壓可以允許使用更低的氧化溫度和更短的氧化時間。在本發(fā)明的另一個實施例中，墊氧化物層420可以通過快速熱氧化(RTO)形成，比如現(xiàn)場高溫單晶片工藝(in situ pyrogenic singlewafer process)，來減少熱量收支。
在本發(fā)明的一個實施例中，墊氧化物層420的厚度在3-8nm的范圍內(nèi)。在本發(fā)明的另一個實施例中，墊氧化物層420的厚度在8-30nm的范圍內(nèi)。
然后，在墊氧化物層420上形成一個氮化硅層530。氮化硅層530可以在670-830攝氏度條件下通過化學(xué)氣相淀積(CVD)來形成。氮化硅層530也可以通過在大氣壓下硅烷和氨的反應(yīng)來形成?；蛘?，氮化硅層530可以通過二氯硅烷和氨的反應(yīng)來形成。
在本發(fā)明的一個實施例中，氮化硅層530的厚度在25-65nm的范圍內(nèi)。在本發(fā)明的另一個實施例中，氮化硅層530的厚度在65-150nm的范圍內(nèi)。
墊氧化物層420充當(dāng)其上方氮化硅層530的應(yīng)力緩沖層。否則，在后續(xù)熱處理中，氮化硅層530中的高伸張應(yīng)力會在其下方的薄硅體層310中產(chǎn)生嚴(yán)重的晶體位移。
光刻和刻蝕工藝可以用于在晶片90上制作隔離層圖形。首先，輻射敏感材料，比如光刻膠640，可以涂抹或者涂敷在氮化硅層530上，如圖1中本發(fā)明的一個實施例所示。然后，隔離層標(biāo)線片被置于波長、能量和劑量都適當(dāng)?shù)妮椛渚€的路徑上，以確定光刻膠640中要曝光的部分。曝光是在成像設(shè)備中完成，比如晶片步進(jìn)機(jī)或者晶片掃描儀。曝光之后對光刻膠640進(jìn)行顯影以制作一個掩膜板。
如圖1中本發(fā)明的實施例所示，掩膜板具有與光刻膠640被曝光的部分相符合的圖形650。光刻膠640中的圖形650的形狀和關(guān)鍵尺度(CD)是由隔離層標(biāo)線片的設(shè)計所決定的。然后，被制作到光刻膠640中的圖形650可以被轉(zhuǎn)移到下部的層。
等離子體工藝，比如反應(yīng)離子刻蝕(RIE)可以用來在位于墊氧化物層420上的氮化硅層530的復(fù)合疊層540中形成一個窗口655。窗口655中的氮化硅層530被完全移除，而窗口655中的墊氧化物層420可被部分地(圖中未示出)或者全部地(如圖2A所示)移除。
在本發(fā)明的一個實施例中，高密度等離子體，比如射頻(RF)感應(yīng)藕合等離子(ICP)可以被使用。形成窗口650的干法刻蝕可以用一種包含刻蝕氣體，比如CF4，和聚合氣體，比如CH2F4的氣體混合劑來完成?？涛g氣體作為刻蝕中氟的主要來源，而聚合氣體通過在刻蝕過程中使窗口650的側(cè)壁鈍化來改善選擇性。氮化硅層530和墊氧化物層420相對于光刻膠640的刻蝕選擇性大約為20∶1或者更高。其他可以用于刻蝕窗口650的氣體包括C3F6和CHF3。氮化硅層530和墊氧化物層420的刻蝕速率可以在每分鐘30-200nm的范圍內(nèi)進(jìn)行選擇。
光刻膠640被剝離后，就執(zhí)行硅局部氧化工藝(LOCOS)，如圖2B中本發(fā)明的一個實施例所示。由于氧在氮化硅中擴(kuò)散非常慢，氮化硅層530就起到氧化掩膜的作用。場氧化(FOX)層440由被窗口655暴露出來的一部分薄硅體層310熱形成。
在本發(fā)明的一個實施例中，F(xiàn)OX層440在850-1,150攝氏度范圍內(nèi)的一個或多個溫度條件下熱形成。氧化劑可以包括O2(干)、H2O(濕)，或者H2/O2(熱解的)。在本發(fā)明的一個實施例中，F(xiàn)OX層440可以在高壓下形成。高壓可以允許使用較低的氧化溫度和較短的氧化時間。在本發(fā)明的另一個實施例中，F(xiàn)OX層440可以通過快速熱氧化(RTO)形成，比如一個原位高溫單晶片工藝，來降低熱量收支。
FOX層440消耗了位于BOX層220上的薄硅體層310。由于BOX層220是氧化物，不是良好的熱導(dǎo)體，薄硅體層310的氧化可能會受到其下方BOX層220的影響。FOX層425橫向延伸到氮化硅層530的邊緣下面，在較厚的FOX層440和較薄的墊氧化物層420之間的過渡區(qū)形成“鳥喙”425，如圖2B中本發(fā)明的一個實施例所示。鳥喙425關(guān)乎橫向侵蝕和垂直形態(tài)。
鳥喙425的長度和高度可以通過使用經(jīng)過優(yōu)化的、包括較厚氮化硅層530和較薄墊氧化物層420的復(fù)合疊層540來達(dá)到最小化。在本發(fā)明的一個實施例中，氮化硅層530與墊氧化物層420的厚度之比大約為5∶1-8∶1。在另一個本發(fā)明的實施例中，氮化硅層530與墊氧化物層420的厚度之比大約為8∶1-15∶1。在又一個本發(fā)明的實施例中，氮化硅層530與墊氧化物層420的厚度之比大約為20∶1。在又一個本發(fā)明的實施例中，復(fù)合疊層540由其他可以阻止氧擴(kuò)散并且與LOCOS工藝兼容的材料形成。
在形成FOX層440后，復(fù)合疊層540被移除，如圖2C中本發(fā)明的一個實施例所示。首先，可以用經(jīng)緩沖的氫氟酸移除可能在氮化硅層530上形成的一層氧化物層。接下來，氮化硅層用回流蒸發(fā)器在大約180攝氏度條件下用熱磷酸除去。然后，墊氧化物層420被氫氟酸除去。結(jié)果得到一個將鄰近的有源區(qū)域705A、705B分開的隔離區(qū)460。在本發(fā)明的一個實施例中，復(fù)合疊層540的部分或者全部可以用干法刻蝕工藝移除。
當(dāng)移除復(fù)合疊層540的同時使FOX層440變薄會得到在長度和厚度方面進(jìn)一步減小的改良型鳥喙465。在本發(fā)明的一個實施例中，改良型鳥喙465的長度大約是薄硅體層310的厚度的60％-90％。然而，移除復(fù)合疊層540后，某些形態(tài)，比如凹坑或接縫，可能會出現(xiàn)，所以隔離區(qū)460的上表面467可能比有源區(qū)705A、705B的上表面707要高。
圖2C也顯示了本發(fā)明的另一種實施例，是結(jié)構(gòu)1700，它包括位于被通過LOCOS工藝所形成的隔離區(qū)460所分隔開的SOI晶片90上的相鄰有源區(qū)705A、705B中的完全耗盡器件。減少了長度和厚度的改良型鳥喙465沿著隔離區(qū)460的邊緣。在本發(fā)明的一個實施例中，改良型鳥喙465的長度大約為薄硅體層310的厚度的60-90％。一些形態(tài)，比如凹坑或接縫，可能會出現(xiàn)，從而導(dǎo)致隔離區(qū)460的上表面467可能比有源區(qū)705A、705B的上表面707要高。
硅的熱氧化會增加體積，比如大約44％。由于氧化而導(dǎo)致的體積擴(kuò)張取決于多種因素，比如晶向、摻雜程度、注入損傷、和硅的應(yīng)力，以及氧化中使用的溫度和氧化劑。因此，為了補(bǔ)償體積擴(kuò)張，并且最大限度地降低在表面平面性方面的退化，由窗口650暴露出來的薄硅體層310可以通過在進(jìn)行氧化前的一次刻蝕使之部分地凹進(jìn)。在本發(fā)明的一個實施例中，薄硅體層310在窗口650處的厚度可以被減小大約30％。
如圖3A中本發(fā)明的一個實施例所示，低壓、高密度等離子體刻蝕，比如用Cl2/Ar的，可以用于在薄硅體層310上刻蝕出溝槽。
如圖3B中本發(fā)明的一個實施例所示，如果薄硅體層310在氧化前被適當(dāng)?shù)陌歼M(jìn)，則在氧化完成后，F(xiàn)OX層540的上表面547應(yīng)該和薄硅體層310的上表面427齊平或者在同一平面。沿著FOX層540邊緣的改良型鳥喙565也被顯著地減少了長度和厚度。任何殘留的形態(tài)，比如凹坑或接縫，應(yīng)該是最小化了的。
在本發(fā)明的一個實施例中，在移除復(fù)合疊層540后，改良型鳥喙565的長度大約是薄硅體層310的厚度的30-60％。如圖3C中的本發(fā)明的實施例所示，隔離區(qū)560的上表面567應(yīng)該和有源區(qū)805A、805B的上表面807齊平或者在同一平面。在本發(fā)明的一個實施例中，隔離區(qū)560和有源區(qū)805A、805B的高度的差別應(yīng)該小于薄硅體層310的厚度的大約10％。
圖3C也展示了本發(fā)明的另一種實施例，即結(jié)構(gòu)1800，它包括位于通過LOCOS工藝所形成的隔離區(qū)560所分隔開的SOI晶片90上的相鄰有源區(qū)805A、805B中的完全耗盡器件。在長度和厚度方面明顯減小的改良型鳥喙565，沿著隔離區(qū)560的邊緣。在本發(fā)明的一個實施例中，改良型鳥喙565的長度大約為薄襯底硅層310的厚度的30-60％。隔離區(qū)560的上表面567應(yīng)該和有源區(qū)805A、805B的上表面齊平或在同一平面。所以，本發(fā)明的1800結(jié)構(gòu)有一個致密且平面的隔離區(qū)560。
在本發(fā)明的一個實施例中，完全耗盡器件可以分別在薄硅體層310中的有源區(qū)805A、805B中按照下述方法形成如果需要，一薄層犧牲氧化物層可以在有源區(qū)805A、805B內(nèi)生長在薄襯底硅層310上。犧牲氧化物被刻蝕去以移除任何可能在LOCOS過程中形成于氮化硅的邊沿附近(Kooi效應(yīng))、薄硅體層310之上硅的氮氧化物。否則，硅的氮氧化物可能會干擾后續(xù)的柵極電介質(zhì)疊層的形成，導(dǎo)致一些薄而不均勻的斑點(diǎn)(圖中未示出)。
超低能量離子注入法可以用來調(diào)整閾值電壓Vt。
柵極電介質(zhì)疊層可以形成于薄硅體層310之上。柵極電介質(zhì)疊層的物理厚度可以大約為0.6-1.5nm。在本發(fā)明的一個實施例中，柵極電介質(zhì)疊層包括一種非晶高k值(大于約15)材料，比如鉿氧化物(HfO2)，通過金屬-有機(jī)物化學(xué)氣相沉積(MOCVD)或者原子層淀積(ALD)形成。
柵電極可以在柵極電介質(zhì)疊層上形成，通過光刻和刻蝕來做出圖形。柵電極的厚度大約為40-65nm，可以是摻雜多晶硅、或者表面覆蓋金屬的摻雜多晶硅、或者單金屬或雙金屬，比如NMOS用鉭和鈦、PMOS用氮化鉭、鎢化鈦或氮化鈦。與摻雜的多晶硅柵電極不同，金屬柵電極不受耗盡效應(yīng)的影響。在本發(fā)明的一個實施例中，柵極的物理長度大約為25-50nm。
超低能量離子注入和尖退火(spike anneal)可用于形成柵極兩側(cè)分別到源極和漏極的延伸。如果需要，可以進(jìn)行傾斜注入。在本發(fā)明的一個實施例中，等離子體或者氣相摻雜可被采用。源極和漏極延長的結(jié)深大約10-20nm。
厚度大約為25-80的側(cè)壁間隔層可以在柵極的兩邊形成。側(cè)壁間隔層可以包括一層或多層電介質(zhì)材料。
抬高的源極和漏極可以利用選擇性外延沉積法在柵極兩邊緊鄰側(cè)壁間隔層形成。抬高的源極和漏極改善了硅化物的形成并且減少了寄生電容。
超低能量離子注入和尖退火可用于對源極和漏極進(jìn)行摻雜。在本發(fā)明的一個實施例中，等離子體或者氣相摻雜可被采用。抬高的源極和漏極的結(jié)深度是大約20-40nm。
厚度大約為15-25nm的硅化鎳(NiSi)可以形成于抬高的源極和漏極之上，而且，如果柵電極是摻雜多晶硅，也形成于柵電極之上。硅化鎳減小接觸漏電，并且比硅化鈷(CoSi2)消耗的硅少。
層間電介質(zhì)(ILD)層可形成在該器件之上。ILD可以是通過旋涂或者CVD沉積的低k值(電介質(zhì)常數(shù)k，比如1.2-2.2)材料形成的，比如有機(jī)硅玻璃(OSG)或者摻碳氧化物(CDO)。ILD可能是多孔的，而且可含有氣隙。采用化學(xué)-機(jī)械拋光(CMP)的雙大馬士革工藝可以在器件上用銅或者合金形成多層互連。需要時，可包括用于通孔和金屬線的擴(kuò)散阻擋層和支路層。
以上闡述了很多實施例和大量細(xì)節(jié)以便提供關(guān)于本發(fā)明的透徹理解。本領(lǐng)域技術(shù)人員將會認(rèn)識到，一個實施例中的許多特征同樣可適用于其他實施例。本領(lǐng)域技術(shù)人員也將會明白，能夠?qū)υ谶@里描述的具體材料、工藝、尺寸、濃度、等等做出等效的替換。應(yīng)該理解，本發(fā)明的詳細(xì)描述應(yīng)該被視為說明性的而非限制性的，其中本發(fā)明的范圍應(yīng)由權(quán)利要求書來確定。
這樣，我們已經(jīng)描述了一種致密而平面的隔離區(qū)，以及形成這樣一種隔離區(qū)的方法。
權(quán)利要求
1.一種方法，它包括設(shè)置一襯底；在所述襯底上形成一氧化物埋層；在所述氧化埋層上形成一薄硅體層，所述薄硅體層的厚度為3-40納米；在所述薄硅體層上形成一墊氧化物層；在所述墊氧化物層上形成一氮化硅層；在所述氮化硅上形成光刻膠；在所述光刻膠層中形成一窗口；移除在所述窗口中所述氮化硅層；部分地或者全部地移除所述窗口內(nèi)的所述墊氧化物層；移除所述氮化硅層上的所述光刻膠；從在所述窗口中的所述薄硅體層形成場氧化物層；移除所述墊氧化物層上的所述氮化硅層；以及移除所述薄硅體層上的所述墊氧化物層。
2.如權(quán)利要求1所述的的方法，其中所述的氧化埋層厚度為30-250納米。
3.如權(quán)利要求1所述的的方法，其中所述墊氧化物層厚度為3-8納米。
4.如權(quán)利要求1所述的的方法，其中所述氮化硅層厚度為25-65納米。
5.如權(quán)利要求1所述的的方法，其中所述場氧化物層在高壓下形成。
6.如權(quán)利要求1所述的的方法，其中所述場氧化物層通過快速熱氧化形成。
7.一種方法，它包括提供一絕緣體上硅晶片，所述絕緣體上硅晶片包括被一薄硅體層覆蓋的氧化物埋層，所述薄硅體層厚度為3-40納米；在所述薄硅體層上形成一復(fù)合疊層，所述復(fù)合疊層包括被一氮化硅層覆蓋的一墊氧化物層；在所述復(fù)合疊層上形成光刻膠；在所述光刻膠上形成一窗口；移除所述窗口中的復(fù)合疊層；降低在所述窗口中的所述薄硅體層的厚度；移除所述復(fù)合疊層上的所述光刻膠；從所述窗口中的所述薄硅體層形成場氧化物層；以及移除所述薄襯底硅層上的所述復(fù)合疊層。
8.如權(quán)利要求7所述的方法，其中在所述窗口中的所述薄硅體層的所述厚度被減小大約30％。
9.如權(quán)利要求7所述的方法，其中所述場氧化層的上表面與所述薄硅體層的上表面齊平或者在同一平面。
10.如權(quán)利要求7所述的方法，其中所述氧化物埋層的厚度為30-250納米。
11.如權(quán)利要求7所述的方法，其中所述墊氧化物層的厚度為3-8納米。
12.如權(quán)利要求7所述的方法，其中所述氮化硅層的厚度為25-65納米。
13.如權(quán)利要求7所述的方法，其中所述場氧化物層在高壓下形成。
14.如權(quán)利要求7所述的方法，其中所述場氧化物層通過快速熱氧化形成。
15..一種結(jié)構(gòu)，它包括一襯底；一設(shè)置于所述襯底之上的氧化物埋層；一設(shè)置于所述氧化物埋層之上的薄硅體層，所述薄硅體層包括被隔離區(qū)分隔開的有源區(qū)，所述隔離區(qū)有一改良型鳥喙，厚度為所述薄硅體層的30-60％；以及一設(shè)置于每個所述有源區(qū)的完全耗盡器件。
16.如權(quán)利要求15所述的結(jié)構(gòu)，其中所述隔離區(qū)與所述有源區(qū)之間的高度差小于所述薄硅體層厚度的10％。
17.如權(quán)利要求15所述的結(jié)構(gòu)，其中所述氧化物埋層的厚度為30-250納米。
18.如權(quán)利要求15所述的結(jié)構(gòu)，其中所述薄硅體層的厚度為3-40納米。
19.如權(quán)利要求15所述的結(jié)構(gòu)，其中所述隔離區(qū)在高壓下形成。
20.如權(quán)利要求15所述的結(jié)構(gòu)，其中所述隔離區(qū)通過快速熱氧化形成。
全文摘要
本發(fā)明揭示了一種方法，它包括提供一個襯底；在襯底上形成一氧化物埋層；在氧化物埋層上形成一薄硅體層，薄硅體層的厚度為3－40納米；在薄硅體層上形成一墊氧化物層；在墊氧化物層上形成一氮化硅層；在氮化硅層上形成一層光刻膠；在光刻膠中形成一窗口；移除窗口中的氮化硅層；部分地或者全部地移除窗口中的墊氧化物層；移除氮化硅層上的光刻膠；由窗口中的薄硅體層形成場氧化物層；移除墊氧化物層上的氮化硅層；和移除薄硅體層上的墊氧化物層。本發(fā)明還揭示了一種結(jié)構(gòu)，它包括一襯底；襯底上的氧化物埋層；氧化物埋層上的薄硅體層，薄硅體層包括被隔離區(qū)分隔開的有源區(qū)，隔離區(qū)具有長度為薄硅體層厚度的30－60％的改良型鳥喙；以及位于每個有源區(qū)內(nèi)的一完全耗盡器件。
文檔編號H01L21/762GK1732563SQ200380107373
公開日2006年2月8日 申請日期2003年12月8日 優(yōu)先權(quán)日2002年12月26日
發(fā)明者M·玻爾, J·蔡 申請人:英特爾公司