專利名稱：：制造半導體器件的電容器的方法
技術領域：
：本發(fā)明涉及一種制造半導體器件的電容器的方法，更具體地，涉及制造可以確保適于高度集成半導體器件的電容且可以改善圖形安全性的電容器的方法。
背景技術：
：隨著半導體器件朝高集成度的方向發(fā)展，通過傳統(tǒng)工藝制造的柱形電容器對電容的確保具有限制。由于單元間距減小，電容器的截面積變小，因此必須越來越多地增加電容器的高度，以補償縮小的截面積。然而，考慮到構圖工藝，即使增加高度也受到一定的限制。而且，當形成柱形時，難以防止存儲節(jié)點傾斜。下文中，將參考圖1A～1H，說明按照現(xiàn)有技術制造半導體電容器的方法，該方法存在上述問題。圖1A～1H是一系列剖面圖，示出了按照現(xiàn)有技術制造半導體器件的電容器的方法的各個工藝步驟。如圖1A所示，在按照現(xiàn)有技術制造半導體器件的電容器的方法中，在具有器件隔離膜和字線的半導體襯底11上形成位線13和硬掩模層15，然后在經(jīng)由上述工藝得到的所得疊層的上表面上沉積層間絕緣膜17。接下來，在選擇性去除層間絕緣膜17的一部分以形成暴露出位線13之間的部分半導體襯底11的插塞接觸孔19之后，在插塞接觸孔19中形成接觸插塞21。隨后，在經(jīng)由上述工藝得到的所得疊層的上表面上沉積用作蝕刻阻擋的第一氮化物膜23，然后在第一氮化物膜23上沉積第一層間氧化物膜25。接下來，如圖1B所示，在第一層間氧化物膜25上形成一掩模圖形(未顯示)，用來定義出存儲節(jié)點形成區(qū)，然后利用該掩模圖形(未顯示)作為掩模，依次去除第一層間氧化物膜25和第一氮化物膜23，從而形成存儲節(jié)點接觸孔27。隨后，如圖1C所示，將掩模圖形(未顯示)除去，然后在包括存儲節(jié)點接觸孔27的所得疊層的表面上沉積用于存儲節(jié)點的多晶硅層29。接下來，在用于存儲節(jié)點的多晶硅層29上沉積足夠厚的第二層間氧化物膜31，以填充存儲節(jié)點接觸孔27，和執(zhí)行化學機械拋光(CMP)以使第二層間氧化物膜31隔開(separate)和平坦化。隨后，如圖1D所示，將第一層間氧化物膜25和第二層間氧化物膜31除去，以形成柱形的存儲節(jié)點電極29a。同時，如圖1E中的“A”所示，由于在形成存儲節(jié)點電極29a時出現(xiàn)傾斜問題，因此在柱形的存儲節(jié)點電極29a之間形成橋接。接下來，如圖1F所示，在存儲節(jié)點電極29a的表面上沉積一介電膜33。隨后，如圖1G所示，在介電膜33上沉積用于極板的多晶硅層，然后使多晶硅層平坦化，以形成電容器的極板電極35。隨后，如圖1H所示，在包括極板電極35的層間絕緣膜37上附加沉積另一層間絕緣膜39，然后將層間絕緣膜39選擇性除去，以形成暴露出極板電極35的布線接觸孔41。接下來，在布線接觸孔41中形成與露出的極板電極35電連接的布線插塞43，然后在布線插塞43上形成金屬布線45。在上述的傳統(tǒng)方法中，當通過除去層間氧化物膜來形成圖1D所示的柱形存儲節(jié)點電極時，考慮到介電材料的臺階覆蓋以及存儲節(jié)點電極可能的斷裂、下部區(qū)域的短路問題等等，既不可能采用亞穩(wěn)態(tài)多晶硅(metastablepolysilicon)(下文中，稱為“MPS”)，也不可避免地僅在柱體的內(nèi)部使用MPS。而且，如圖1C所示，當形成柱形存儲節(jié)點電極時，由于圖形傾斜，可能形成橋接。
發(fā)明內(nèi)容因此，為了解決現(xiàn)有技術中出現(xiàn)的上述問題而推出了本發(fā)明，本發(fā)明的一個目的是提供一種制造半導體器件的電容器的方法，它可以基本上防止圖形的斷裂、傾斜等，當形成柱形電容器時，使得圖形可被穩(wěn)定地形成，并且各個存儲節(jié)點電極的內(nèi)部和外部均能夠有助于提高電容器的電容。為了達到這個目的，提供了一種制造半導體器件的電容器的方法，該方法包括下列步驟(1)在半導體襯底上形成第一層間絕緣膜，然后選擇性除去第一層間絕緣膜以形成插塞接觸孔；(2)在插塞接觸孔中形成第一接觸插塞；(3)在包括第一接觸插塞的第一所得疊層結構的上表面上形成第一阻擋層，該第一所得疊層結構經(jīng)由步驟(1)和(2)得到；(4)在第一阻擋層上形成第一多晶硅層和第二阻擋層；(5)依次構圖第二阻擋層、第一多晶硅層和第一阻擋層，從而形成露出接觸插塞的上表面的第一接觸孔；(6)在包括第一接觸孔的第二所得疊層結構的上表面上形成第一介電層，該第二所得疊層結構經(jīng)由步驟(1)至(5)得到；(7)除去位于第一接觸孔的外部和底部的第一介電層部分，從而留下位于第一接觸孔的一個側面部分上的第一介電層部分；(8)在經(jīng)由步驟(1)至(7)得到的第三所得疊層結構的上表面上形成第二多晶硅層，該第三所得疊層結構包括留在第一接觸孔的所述一個側面部分上的第一介電層，然后除去位于除第一接觸孔外的部分上的第二多晶硅層；(9)在經(jīng)由步驟(1)至(8)得到的第四所得疊層結構的上表面上形成第二介電層，在第二介電層上形成第三多晶硅層，和構圖該第三多晶硅層；(10)在經(jīng)由步驟(1)至(9)得到的第五所得疊層結構的上表面上形成第二層間絕緣膜，和選擇性除去第二層間絕緣膜、圖案化的第三多晶硅層、第二介電層、第二阻擋層和第一多晶硅層，從而形成第二接觸孔；以及(11)在第二接觸孔中形成第二接觸插塞，然后在第二接觸插塞和第二隔層絕緣層上形成金屬布線。根據(jù)本發(fā)明的另一方面，提供一種制造半導體器件的電容器的方法，該方法包括下列步驟(1)在半導體襯底上形成第一層間絕緣膜，選擇性除去第一層間絕緣膜以形成插塞接觸孔，和在插塞接觸孔中形成第一接觸插塞；(2)在包括第一接觸插塞的第一所得疊層結構的上表面上形成第一阻擋層，該第一所得疊層結構經(jīng)由步驟(1)得到；(3)在第一阻擋層上形成第一多晶硅層和第二阻擋層；(4)在第二阻擋層上形成第二層間絕緣膜；(5)選擇性除去第二層間絕緣膜、第二阻擋層、第一多晶硅層和第一阻擋層，從而形成第一接觸孔；(6)在包括第一接觸孔的第二所得疊層結構的上表面上形成第一介電層，該第二所得疊層結構經(jīng)由步驟(1)至(5)得到；(7)除去位于第一接觸孔的外部和底部的第一介電層部分，從而留下位于第一接觸孔的一個側面部分上的第一介電層部分；(8)在經(jīng)由步驟(1)至(7)得到的第三所得疊層結構的上表面上形成第二多晶硅層，該第三所得疊層結構包括留在第一接觸孔的所述一個側面部分上的第一介電層，然后除去位于除第一接觸孔外的部分上的第二多晶硅層；(9)在經(jīng)由步驟(1)至(8)得到的第四所得疊層結構的上表面上形成第二介電層，在第二介電層上形成第三多晶硅層，和構圖該第三多晶硅層；(10)在經(jīng)由步驟(1)至(9)得到的第五所得疊層結構的上表面上形成第三層間絕緣膜，和選擇性除去第三層間絕緣膜、圖案化的第三多晶硅層、第二介電層、第二層間絕緣膜、第二阻擋層和第一多晶硅層，從而形成第二接觸孔；以及(11)在第二接觸孔中形成第二接觸插塞，然后在第二接觸插塞和第三隔層絕緣層上形成金屬布線。下面參考附圖詳細地加以說明，則本發(fā)明的上述和其它目的、特征和優(yōu)點將更清楚，在附圖中圖1A～1H是一系列剖面圖，示出了按照現(xiàn)有技術制造半導體器件的電容器的方法的各個工藝步驟；圖2A～2H是一系列剖面圖，示出了按照本發(fā)明的實施例制造半導體器件的電容器的方法的各個工藝步驟；以及圖3A～3H是一系列剖面圖，示出了按照本發(fā)明的另一實施例制造半導體器件的電容器的方法的各個工藝步驟。具體實施例方式在下文中，參考本發(fā)明的優(yōu)選實施例。在下面的說明和附圖中，使用相同的附圖標記代表相同或相似的元件，并將省略對相同或相似元件的重復描述。圖2A～2H是一系列剖面圖，示出了按照本發(fā)明的實施例制造半導體器件的電容器的方法的各個工藝步驟。利用根據(jù)本發(fā)明優(yōu)選實施例的制造半導體器件的電容器的方法，如圖2A所示，在具有器件隔離膜和字線的半導體襯底51上形成位線53和硬掩模層55，然后在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積層間絕緣膜57。接下來，在選擇性除去部分層間絕緣膜57以形成暴露出半導體襯底51的在位線53間的部分的插塞接觸孔59之后，在插塞接觸孔59中形成接觸插塞61。隨后，在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積用于蝕刻阻擋層的第一氮化物膜63，然后在第一氮化物膜63上依次沉積第一多晶硅層65和第二氮化物膜67。接下來，如圖2B所示，在第二氮化物膜67上形成一掩模圖形(未顯示)，用于定義出存儲節(jié)點形成區(qū)，然后使用該掩模圖形作為掩模依次除去第二氮化物膜67、第一多晶硅層65和第一氮化物膜63，從而形成露出接觸插塞61的上表面的存儲節(jié)點接觸孔69。隨后，如圖2C所示，除去掩模圖形(未示出)，然后在包括存儲節(jié)點接觸孔69的所得疊層結構的表面上沉積第一介電膜71。在沉積第一介電膜71之前，在圖形的外表面上生長MPS(未示出)以確保面積。這里，調(diào)整外部多晶硅的厚度，使得生長MPS時不會影響到圖形。接下來，如圖2D所示，通過各向異性干法刻蝕工藝，除去第一介電膜71的位于第二氮化物膜圖形67a上面和存儲節(jié)點接觸孔69底部的部分，從而將接觸插塞61的表面暴露出來。隨后，如圖2E所示，在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積用于存儲節(jié)點的多晶硅層73，然后在多晶硅層73上沉積足夠厚的犧牲絕緣膜(未示出)，以填充存儲節(jié)點接觸孔。接下來，如圖2F所示，通過對整個表面的刻蝕工藝或通過化學機械拋光(CMP)工藝，選擇性除去犧牲絕緣膜(未示出)和用于存儲節(jié)點的多晶硅層73，然后除去剩余的犧牲絕緣膜(未示出)，使得存儲節(jié)點電極73a相互隔離。隨后，在經(jīng)由上述工藝得到的所得疊層結構的表面上沉積第二介電膜75。這里，在沉積第二介電膜75之前，可以在存儲節(jié)點電極73a的表面上生長MPS結構(未示出)，以便確保用于電容器的面積。隨后，如圖2G所示，在第二介電膜75上沉積用于上電極的多晶硅層77。接下來，如圖2H所示，在包括用于上電極的多晶硅層77的所得疊層結構的上表面上沉積層間絕緣膜79。然后，選擇性除去層間絕緣膜79、多晶硅層77、第二介電膜75、第二氮化物膜圖形67a和第一多晶硅層65，以形成金屬布線接觸孔81。在這種情況下，當形成金屬布線接觸孔時，甚至可以蝕刻掉用于存儲節(jié)點刻蝕阻擋的第一氮化物膜上方的部分，使得可以容易地形成接觸。隨后，在金屬布線接觸孔81中形成插塞83，然后在插塞83和層間絕緣膜79上形成金屬布線85。在下文中，將參考圖3A～3H說明按照本發(fā)明的另一實施例制造半導體器件的電容器的方法。首先，如圖3A所示，在具有器件隔離膜和字線的半導體襯底91上形成位線93和硬掩模層95，然后在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積層間絕緣膜97。接下來，在選擇性除去部分層間絕緣膜97以形成暴露出半導體襯底91的在位線93間的部分的插塞接觸孔99之后，在插塞接觸孔99中形成接觸插塞101。隨后，在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積用于蝕刻阻擋的第一氮化物膜103，然后在第一氮化物膜103上依次沉積第一多晶硅層105、第二氮化物膜107和存儲節(jié)點氧化物膜109。接下來，如圖3B所示，在存儲節(jié)點氧化物膜109上形成一掩模圖形(未顯示)，用于定義出存儲節(jié)點形成區(qū)，然后使用該掩模圖形作為掩模，依次除去存儲節(jié)點氧化物膜109、第二氮化物膜107、第一多晶硅層105和第一氮化物膜103，從而形成露出接觸插塞101的上表面的存儲節(jié)點接觸孔111。隨后，如圖3C所示，除去該掩模圖形(未示出)，然后在包括存儲節(jié)點接觸孔111的所得疊層結構的表面上沉積第一介電膜113。在沉積第一介電膜113之前，在圖形的外表面上生長MPS(未示出)，以便確保面積。這里，調(diào)整外部多晶硅的厚度，使得生長MPS時不會影響到圖形。接下來，如圖3D所示，通過各向異性干法刻蝕工藝，除去第一介電膜113的位于存儲節(jié)點氧化物膜109的上面和存儲節(jié)點接觸孔111的底部的部分，從而將接觸插塞101的表面暴露出來。隨后，如圖3E所示，在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積用于存儲節(jié)點的多晶硅層115。接下來，如圖3F所示，在經(jīng)由上述工藝得到的所得疊層結構的上表面上沉積足夠厚的犧牲絕緣膜(未示出)，以填充存儲節(jié)點接觸孔。隨后，通過對整個表面的刻蝕工藝或通過化學機械拋光(CMP)工藝，選擇性除去犧牲絕緣膜(未示出)和用于存儲節(jié)點的多晶硅層115，然后除去剩余的犧牲絕緣膜(未示出)，使得存儲節(jié)點電極115a相互隔離。接下來，在經(jīng)由上述工藝得到的所得疊層結構的表面上沉積第二介電膜117。這里，在沉積第二介電膜117之前，可以在存儲節(jié)點電極115a的表面上生長MPS結構(未示出)，以確保用于電容器的面積。隨后，如圖3G所示，在第二介電膜117上沉積用于上電極的多晶硅層119。接下來，如圖3H所示，在包括用于上電極的多晶硅層119的所得疊層結構的上表面上沉積層間絕緣膜121。然后，依次除去層間絕緣膜121、多晶硅層119、第二介電膜117、存儲節(jié)點氧化物膜109、第二氮化物膜圖形107a和第一多晶硅層105，以形成金屬布線接觸孔123。隨后，在金屬布線接觸孔123中形成插塞125，然后在插塞125和層間絕緣膜121上形成金屬布線127。在這種情況下，當形成金屬布線接觸孔時，可以將蝕刻進行到用于存儲節(jié)點蝕刻阻擋的第一氮化物膜上方的部分，使得可以容易地形成接觸。如上所述，利用按照本發(fā)明的制造半導體器件的電容器的方法，取代現(xiàn)有技術中使用的存儲節(jié)點氧化物膜，沉積多晶硅膜以形成存儲節(jié)點圖形。因此，在形成存儲節(jié)點圖形之后，留在存儲節(jié)點圖形外部(即柱體外部)的多晶硅后來被用作上極板，使得可以基本解決在形成柱形電容器時出現(xiàn)的圖形斷裂和圖形傾斜問題。而且，由于圖形被穩(wěn)定地形成，通過毫無困難地在柱體的內(nèi)部和外部均生長MPS，可以保證電容器的電容。盡管為了示范的目的描述了本發(fā)明的優(yōu)選實施例，本領域內(nèi)的技術人員能夠理解可以做出各種修改、添加和替換，只要不脫離所附權利要求中公開的本發(fā)明的范圍和精神。權利要求1.一種制造半導體器件的電容器的方法，該方法包括步驟(1)在半導體襯底上形成第一層間絕緣膜，然后選擇性除去第一層間絕緣膜以形成插塞接觸孔；(2)在插塞接觸孔中形成第一接觸插塞；(3)在包括第一接觸插塞的第一所得疊層結構的上表面上形成第一阻擋層，該第一所得疊層結構經(jīng)由步驟(1)和(2)得到；(4)在第一阻擋層上形成第一多晶硅層和第二阻擋層；(5)依次構圖第二阻擋層、第一多晶硅層和第一阻擋層，從而形成露出該接觸插塞的上表面的第一接觸孔；(6)在包括第一接觸孔的第二所得疊層結構的上表面上形成第一介電層，該第二所得疊層結構經(jīng)由步驟(1)至(5)得到；(7)除去第一介電層的位于第一接觸孔的外部和底部的部分，從而留下第一介電層的位于第一接觸孔的一側面部分上的部分；(8)在經(jīng)由步驟(1)至(7)得到的第三所得疊層結構的上表面上形成第二多晶硅層，該第三所得疊層結構包括留在第一接觸孔的所述一側面部分上的第一介電層，然后除去位于除第一接觸孔外的部分上的第二多晶硅層；(9)在經(jīng)由步驟(1)至(8)得到的第四所得疊層結構的上表面上形成第二介電層，在第二介電層上形成第三多晶硅層，和構圖該第三多晶硅層；(10)在經(jīng)由步驟(1)至(9)得到的第五所得疊層結構的上表面上形成第二層間絕緣膜，選擇性除去第二層間絕緣膜、圖案化的第三多晶硅層、第二介電層、第二阻擋層和第一多晶硅層，從而形成第二接觸孔；以及(11)在第二接觸孔中形成第二接觸插塞，然后在第二接觸插塞和第二層間絕緣層上形成金屬布線。2.如權利要求1所述的制造半導體器件的電容器的方法，其中第三多晶硅層和第一多晶硅層通過第二接觸插塞連接。3.如權利要求1所述的制造半導體器件的電容器的方法，其中步驟(7)是通過干法刻蝕工藝進行的。4.如權利要求1所述的制造半導體器件的電容器的方法，其中第一多晶硅層和第三多晶硅層用作上電極。5.一種制造半導體器件的電容器的方法，該方法包括步驟(1)在半導體襯底上形成第一層間絕緣膜，選擇性除去第一層間絕緣膜以形成插塞接觸孔，和在插塞接觸孔中形成第一接觸插塞；(2)在包括第一接觸插塞的第一所得疊層結構的上表面上形成第一阻擋層，該第一所得疊層結構經(jīng)由步驟(1)得到；(3)在第一阻擋層上形成第一多晶硅層和第二阻擋層；(4)在第二阻擋層上形成第二層間絕緣膜；(5)選擇性除去第二層間絕緣膜、第二阻擋層、第一多晶硅層和第一阻擋層，從而形成第一接觸孔；(6)在包括第一接觸孔的第二所得疊層結構的上表面上形成第一介電層，該第二所得疊層結構經(jīng)由步驟(1)至(5)得到；(7)除去第一介電層的位于第一接觸孔的外部和底部的部分，從而留下第一介電層的位于第一接觸孔的一側面部分上的部分；(8)在經(jīng)由步驟(1)至(7)得到的第三所得疊層結構的上表面上形成第二多晶硅層，該第三所得疊層結構包括留在第一接觸孔的所述一側面部分上的第一介電層，然后除去位于除第一接觸孔外的部分上的第二多晶硅層；(9)在經(jīng)由步驟(1)至(8)得到的第四所得疊層結構的上表面上形成第二介電層，在第二介電層上形成第三多晶硅層，和構圖該第三多晶硅層；(10)在經(jīng)由步驟(1)至(9)得到的第五所得疊層結構的上表面上形成第三層間絕緣膜，且選擇性除去第三層間絕緣膜、圖案化的第三多晶硅層、第二介電層、第二層間絕緣膜、第二阻擋層和第一多晶硅層，從而形成第二接觸孔；以及(11)在第二接觸孔中形成第二接觸插塞，然后在第二接觸插塞和第三層間絕緣層上形成金屬布線。6.如權利要求5所述的制造半導體器件的電容器的方法，其中第三多晶硅層和第一多晶硅層通過第二接觸插塞連接。7.如權利要求5所述的制造半導體器件的電容器的方法，其中步驟(7)是通過干法刻蝕工藝進行的。8.如權利要求5所述的制造半導體器件的電容器的方法，其中第一多晶硅層和第三多晶硅層用作上電極。9.如權利要求5所述的制造半導體器件的電容器的方法，其中第二層間絕緣膜由氧化物膜制成。全文摘要本發(fā)明公開一種制造半導體器件的電容器的方法，包括步驟在襯底上形成第一層間絕緣膜，選擇除去該膜以形成插塞接觸孔；形成第一接觸插塞；形成第一阻擋層、第一多晶硅層和第二阻擋層；依次構圖第二阻擋層、第一多晶硅層和第一阻擋層，形成第一接觸孔；形成第一介電層；除去位于第一接觸孔外部和底部的第一介電層部分，留下其位于第一接觸孔的一側面部分上的部分；形成第二多晶硅層，除去位于除第一接觸孔外的部分上的第二多晶硅層；形成第二介電層，形成并構圖第三多晶硅層；形成第二層間絕緣膜，選擇除去第二層間絕緣膜、圖案化的第三多晶硅層、第二介電層、第二阻擋層和第一多晶硅層，形成第二接觸孔；形成第二接觸插塞，形成金屬布線。文檔編號H01L21/02GK1540746SQ20031012404公開日2004年10月27日申請日期2003年12月31日優(yōu)先權日2003年4月23日發(fā)明者徐源善申請人:海力士半導體有限公司