專利名稱：非易失半導(dǎo)體存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失半導(dǎo)體存儲(chǔ)裝置及其制造方法，具體涉及可提高電學(xué)特性的非易失半導(dǎo)體存儲(chǔ)裝置及其制造方法。
背景技術(shù)：
作為一例傳統(tǒng)的半導(dǎo)體裝置，業(yè)界所知的有日本專利申請(qǐng)?zhí)亻_(kāi)平8-64700號(hào)公報(bào)的非易失半導(dǎo)體存儲(chǔ)裝置。
在上述特開(kāi)平8-64700號(hào)公報(bào)的、圖3中公開(kāi)的非易失半導(dǎo)體存儲(chǔ)裝置中，半導(dǎo)體襯底的主表面，以及以預(yù)定間隔形成的元件隔離用溝的內(nèi)部，形成由CVD氧化膜構(gòu)成的隔離氧化膜。在這種隔離氧化膜之間，半導(dǎo)體襯底的主表面上隔著隧道氧化膜形成浮置柵電極。該浮置柵電極上，隔著ONO膜形成控制柵電極。
但是，在上述的傳統(tǒng)非易失半導(dǎo)體存儲(chǔ)裝置中，浮置柵電極的上部表面上有反映浮置柵電極的基礎(chǔ)結(jié)構(gòu)的凹凸部分。因此，在浮置柵電極的凸部分(例如浮置柵電極的端部等)中，ONO膜的膜厚或膜性質(zhì)會(huì)與其它部分不同，或者會(huì)發(fā)生浮置柵電極的凸部分中的電場(chǎng)集中。這種場(chǎng)合，非易失半導(dǎo)體存儲(chǔ)裝置的電學(xué)特性將會(huì)惡化。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有良好電學(xué)特性的非易失半導(dǎo)體存儲(chǔ)裝置及其制造方法。
本發(fā)明的非易失半導(dǎo)體存儲(chǔ)裝置包括，半導(dǎo)體襯底、隔離絕緣體、浮置電極、絕緣膜及控制電極。半導(dǎo)體襯底的主表面上設(shè)有以一定間隔布置的兩個(gè)溝。隔離絕緣體填充溝的內(nèi)部而形成。隔離絕緣體中的上部表面的端部形狀成為向半導(dǎo)體襯底側(cè)(下方)凸出的曲面狀。浮置電極從位于兩個(gè)溝之間的半導(dǎo)體襯底的主表面上部延伸至兩個(gè)隔離絕緣體上部。浮置電極設(shè)有平坦的上部表面。絕緣膜從浮置電極的上部表面延伸至位于隔離絕緣體上部的浮置電極的側(cè)面。在絕緣膜上形成控制電極，控制電極從浮置電極的上部表面延伸至浮置電極的側(cè)面。
這樣，由于浮置電極的平坦的上部表面上形成絕緣膜，能抑制因浮置電極的上部表面凹凸導(dǎo)致的絕緣膜的厚度或特性的局部變化。因此，能抑制在控制電極和浮置電極之間，因絕緣膜的厚度等變化導(dǎo)致的局部電場(chǎng)集中。結(jié)果，能抑制因上述的電場(chǎng)集中導(dǎo)致的半導(dǎo)體裝置的電學(xué)特性惡化。而且，由于隔離絕緣體的上部表面的端部形狀為向半導(dǎo)體襯底側(cè)凸出的曲面狀，可防止在浮置電極的下部形成頂角為銳角的凸起，結(jié)果，能夠?qū)崿F(xiàn)具有可靠性高的、壽命較長(zhǎng)的半導(dǎo)體裝置。
本發(fā)明的半導(dǎo)體裝置的制造方法包括在半導(dǎo)體襯底的主表面上隔著間隔形成兩個(gè)溝的工序；在溝的內(nèi)部形成設(shè)有比半導(dǎo)體襯底的主表面在上方更凸出的突出部分的隔離絕緣體的工序；以及用各向同性蝕刻除去隔離絕緣體的突出部分的一部分，使得突出部分的寬度小于溝的寬度的工序。另外，上述半導(dǎo)體裝置的制造方法還包括在使突出部分的寬度小于溝的寬度的工序后，形成導(dǎo)電體膜，使得在半導(dǎo)體襯底的主表面上從位于兩個(gè)隔離絕緣體之間的區(qū)域延伸至隔離絕緣體上部的工序；除去導(dǎo)電體膜的上部表層使隔離絕緣體的上部露出，從而形成由導(dǎo)電體膜構(gòu)成的、具有平坦的上部表面，同時(shí)形成位于隔離絕緣體之間的浮置電極的工序；以及通過(guò)蝕刻除去相鄰浮置電極的隔離絕緣體的上部，使浮置電極的側(cè)面露出的工序。
這樣，無(wú)需采用照相制版加工，能夠在隔離絕緣體之間形成浮置電極。因此，能抑制發(fā)生因照相制版加工中的掩模錯(cuò)位等導(dǎo)致不能將浮置電極正確形成在設(shè)計(jì)位置上的問(wèn)題。
本發(fā)明上述的以及其它的目的、特征、形態(tài)及優(yōu)點(diǎn)，可參照相關(guān)附圖，由以下與本發(fā)明相關(guān)的詳細(xì)說(shuō)明清楚了解。


圖1是表示本發(fā)明的半導(dǎo)體裝置的實(shí)施例1的剖視圖。
圖2～圖8是用以說(shuō)明圖1所示的半導(dǎo)體裝置的制造方法的第一至第七工序的剖視圖。
圖9是表示本發(fā)明的半導(dǎo)體裝置的實(shí)施例2的剖視圖。
圖10是圖9所示的半導(dǎo)體裝置的局部放大剖視圖。
圖11～圖17是用以說(shuō)明圖9和圖10所示的半導(dǎo)體裝置的制造方法的第一至第七工序的剖視圖。
圖18是表示本發(fā)明的半導(dǎo)體裝置的實(shí)施例3的剖視圖。
圖19～圖28是用以說(shuō)明圖18所示的半導(dǎo)體裝置的制造方法的第一至第十工序的剖視圖。
圖29是表示本發(fā)明的半導(dǎo)體裝置的實(shí)施例4的剖視圖。
圖30和圖31是用以說(shuō)明圖29所示的半導(dǎo)體裝置的制造方法的第一工序和第二工序的剖視圖。
圖32是表示本發(fā)明的半導(dǎo)體裝置的實(shí)施例5的剖視圖。
圖33～圖42是用以說(shuō)明圖32所示的半導(dǎo)體裝置的制造方法的第一至第十工序的剖視圖。
圖43～圖46是用以說(shuō)明本發(fā)明的半導(dǎo)體裝置的制造方法的實(shí)施例6的第一至第四工序的剖視圖。
圖47～圖49是用以說(shuō)明圖1所示的半導(dǎo)體裝置的效果的參考圖。
具體實(shí)施例方式
下面參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行說(shuō)明。另外，在下面的附圖中相同或相當(dāng)?shù)牟糠钟猛环?hào)表示，不再重復(fù)說(shuō)明。
實(shí)施例1參照?qǐng)D1，對(duì)本發(fā)明的半導(dǎo)體裝置的實(shí)施例1進(jìn)行說(shuō)明。
如圖1所示，本發(fā)明的半導(dǎo)體裝置為半導(dǎo)體存儲(chǔ)裝置，在半導(dǎo)體襯底1的主表面上，設(shè)有被隔離氧化膜圍住的元件形成區(qū)。在半導(dǎo)體裝置的元件形成區(qū)中設(shè)有以一定間隔形成的導(dǎo)電雜質(zhì)擴(kuò)散區(qū)(未圖示)；在其位于其導(dǎo)電雜質(zhì)擴(kuò)散區(qū)之間的區(qū)域中設(shè)有半導(dǎo)體襯底1的主表面上形成的隧道絕緣膜6a～6c，在隧道絕緣膜上形成的浮置柵電極7a～7c，在浮置柵電極7a～7c上形成的ONO膜8，以及在ONO膜a上形成的控制柵電極9。圖1所示的半導(dǎo)體裝置是所謂的快閃存儲(chǔ)器。
更具體地說(shuō)，如圖1所示，在半導(dǎo)體襯底1的主表面上，形成包圍元件形成區(qū)的溝2a、2b。在溝2a、2b的內(nèi)壁面上形成氧化膜3。在氧化膜3上形成填充溝2a、2b的內(nèi)部的HDP-CVD(high densityplasma-chemical vapor deposition高密度等離子體/化學(xué)氣相沉積)氧化膜4。由氧化膜3和HDP-CVD氧化膜4構(gòu)成隔離氧化膜5a、5b。隔離氧化膜5a、5b的上部表面的端部33的形狀是向下凸(向半導(dǎo)體襯底1側(cè)凸出)的曲面狀。
在半導(dǎo)體襯底1的主表面上形成隧道絕緣膜6a～6c。再形成從隧道絕緣膜6a～6c上部延伸至隔離氧化膜5a、5b的端部上的、由導(dǎo)體構(gòu)成的浮置柵電極7a～7c。在浮置柵電極7a～7c上形成絕緣膜的ONO膜8。ONO膜8是從浮置柵電極7a～7c側(cè)由氧化膜、氮化膜、氧化膜等三層絕緣膜構(gòu)成的疊層膜。ONO膜8從浮置柵電極7a～7c的上部表面延伸至側(cè)面。并且，ONO膜8從浮置柵電極7a～7c的側(cè)面延伸至隔離氧化膜5a、5b的上部表面的一部分。
浮置柵電極7a～7c的上部表面被平坦化，使得該表面沿大致平行于半導(dǎo)體襯底1的主表面的方向延伸。位于浮置柵電極7a～7c的上部表面的端部的角部31，其頂角大致成為90°。然后，在ONO膜8上形成控制柵電極9?？刂茤烹姌O9從浮置柵電極7a～7c的上部表面延伸至位于浮置柵電極7a～7c的側(cè)面的部分而形成。另外，隔離氧化膜5a、5b的寬度L1例如可以為200nm，位于該隔離氧化膜5a、5b之間的元件形成區(qū)的寬度L2例如可以為100nm。
上述的本發(fā)明的一例半導(dǎo)體裝置的特征結(jié)構(gòu)的要點(diǎn)如下。圖1所示的半導(dǎo)體裝置為非易失半導(dǎo)體存儲(chǔ)裝置，其中設(shè)有半導(dǎo)體襯底1、作為隔離絕緣體的隔離氧化膜5a、5b、作為浮置電極的浮置柵電極7a～7c、作為絕緣膜的ONO膜8以及作為控制電極的控制柵電極9。半導(dǎo)體襯底1的主表面上有間隔布置的兩個(gè)溝2a、2b。隔離絕緣膜5a、5b填充溝2a、2b的內(nèi)部而形成。隔離絕緣膜5a、5b的上部表面的端部區(qū)域33的形狀，成為向半導(dǎo)體襯底1側(cè)(下方)凸出的曲面狀。浮置柵電極7b從位于兩個(gè)溝2a、2b之間的半導(dǎo)體襯底1的主表面上部延伸至兩個(gè)隔離氧化膜5a、5b的上部。浮置柵電極7a～7c有平坦的上部表面。ONO膜8從浮置柵電極7a～7c的上部表面延伸至位于隔離氧化膜5a、5b上的浮置柵電極7a～7c的側(cè)面。在ONO膜8上形成控制柵電極9，使得控制柵電極9從浮置柵電極7a～7c的上部表面延伸至浮置柵電極7a～7c的側(cè)面。
如此，由于在浮置柵電極7a～7c的平坦的上部表面上形成ONO膜8，能抑制因浮置柵電極7a～7c的上部表面上有凹凸而導(dǎo)致的、作為絕緣膜的ONO膜8的厚度或特性的局部變化。因此，能抑制例如在對(duì)應(yīng)圖1所示的區(qū)域30的部分上成為傳統(tǒng)問(wèn)題的、在控制柵電極9和浮置柵電極7a～7c之間，因ONO膜8的厚度等的變化導(dǎo)致的局部電場(chǎng)集中。因而，能抑制因上述的電場(chǎng)集中導(dǎo)致的半導(dǎo)體裝置的電學(xué)特性惡化。結(jié)果，能夠?qū)崿F(xiàn)可靠性高的使用壽命長(zhǎng)的半導(dǎo)體裝置。
并且，由于浮置柵電極7a～7c延伸至隔離氧化膜5a、5b的上部，能夠增大與控制柵電極9相對(duì)的浮置柵電極7a～7c的表面積。而且，隔著ONO膜8，從浮置柵電極7a～7c的上部表面到側(cè)面，布置控制柵電極的控制電極，因此，能夠增大控制柵電極9和浮置柵電極7a～7c之間的電容(C1)值。因此，能夠增大對(duì)控制柵電極9和浮置柵電極7a～7c之間的電容(C1)成比例的耦合比(α)。
這里，將耦合比(α)用浮置柵電極7a～7c和半導(dǎo)體襯底1之間的電容(C2)和上述的控制柵電極9和浮置柵電極7a～7c之間的電容(C1)表示α＝C1/(C1+C2)。增大該耦合比(α)時(shí)，能降低施加控制柵電極9的信號(hào)的電壓。因此，在本發(fā)明的半導(dǎo)體裝置中，能降低施加控制柵電極9的信號(hào)的電壓。
并且，在圖1所示的半導(dǎo)體裝置中，溝2a、2b的側(cè)壁面和半導(dǎo)體襯底1中位于浮置柵電極7a～7c下方的半導(dǎo)體襯底1的主表面之間的連接部分32上，半導(dǎo)體襯底1的表面可以成為曲面狀。參照?qǐng)D47和圖48，對(duì)這種連接部分32的效果進(jìn)行說(shuō)明。
如圖47所示，在半導(dǎo)體襯底1中位于浮置柵電極7b下方的、半導(dǎo)體襯底1的主表面和溝2a的側(cè)壁面之間的連接部分40上存在角部41時(shí)(連接部分40不是曲面狀時(shí))，在該連接部分40上浮置柵電極7b和半導(dǎo)體襯底1之間的絕緣性會(huì)下降。這是因?yàn)樵诮遣?1上發(fā)生電場(chǎng)集中。但是，如圖48所示，在連接部分32上半導(dǎo)體襯底1的表面成為曲面狀時(shí)(就是說(shuō)，成為如圖1所示的半導(dǎo)體裝置時(shí))，可降低在這種連接部分32上發(fā)生電場(chǎng)集中的危險(xiǎn)性。就是說(shuō)，能提高浮置柵電極7b和半導(dǎo)體襯底1之間的絕緣性。
并且，如圖49所示，在本發(fā)明的半導(dǎo)體裝置中，隔離氧化膜5a的上部表面的端部區(qū)域33的形狀成為向半導(dǎo)體襯底1側(cè)(下方)凸出的曲面狀。再有，圖49是圖1的局部放大示意圖。
如圖49所示，在本發(fā)明的半導(dǎo)體裝置中，由于隔離氧化膜5a的上部表面的端部區(qū)域33成為向下凸出的曲面狀，使構(gòu)成隔離氧化膜5a的HDP-CVD氧化膜4的上部表面和隧道絕緣膜6b的上部表面構(gòu)成的角度α2大于圖48所示的半導(dǎo)體裝置中的HDP-CVD氧化膜4的上部表面和隧道絕緣膜6b的上部表面構(gòu)成的角度α1。另外，圖48所示的半導(dǎo)體裝置中，HDP-CVD氧化膜4的上部表面的端部區(qū)域33的截面形狀大致呈直線形狀。就是說(shuō)，如圖49所示，能通過(guò)使隔離氧化膜5a的上部表面的區(qū)域33成為向下凸出的曲面狀來(lái)增大HDP-CVD氧化膜4的上部表面和隧道絕緣膜6b的上部表面構(gòu)成的角度α2。因此，能夠使位于連接部分32附近的浮置柵電極7b的下部的凸起34的頂角(角α2)成為鈍角。結(jié)果，在浮置柵電極7a～7c的下部表面上，能夠防止位于上述連接部分32附近的部分凸起34的頂角成為銳角。因此，能抑制在這種頂角成為銳角的凸起34上的電場(chǎng)集中的發(fā)生(就是說(shuō)，能夠提高隧道絕緣膜6b的絕緣性)。因此，能抑制因這種電場(chǎng)集中導(dǎo)致的半導(dǎo)體裝置的可靠性下降或壽命的縮短。
下面參照?qǐng)D2～圖8，對(duì)圖1所示的半導(dǎo)體裝置(非易失半導(dǎo)體存儲(chǔ)裝置)的制造方法進(jìn)行說(shuō)明。
首先，在半導(dǎo)體襯底1的主表面上形成硅氧化膜(未圖示)。在該硅氧化膜上形成硅氮化膜(未圖示)。利用照相制版加工工藝，在硅氮化膜與硅氧化膜上形成設(shè)有圖案的光刻膠膜。將這種光刻膠膜作為掩模，用蝕刻除去硅氮化膜與硅氧化膜的一部分。然后除去光刻膠圖案。從而，在半導(dǎo)體襯底1的主表面上，形成設(shè)有圖案的硅氧化膜10(參照?qǐng)D2)與硅氮化膜11(參照?qǐng)D2)。以硅氧化膜10與硅氮化膜11為掩模，用干蝕刻除去半導(dǎo)體襯底1的一部分。另外，在這里可以采用干蝕刻外的其它各向異性蝕刻。如此，實(shí)施在半導(dǎo)體襯底1的主表面上間隔地形成兩個(gè)溝2a、2b的工序。結(jié)果，如圖2所示，能在半導(dǎo)體襯底1的主表面上形成溝2a、2b。
接著，通過(guò)熱氧化半導(dǎo)體襯底1的主表面上的溝2a、2b的內(nèi)壁面來(lái)形成氧化膜3(參照?qǐng)D3)。這樣，得到如圖3所示的結(jié)構(gòu)。另外，這種氧化膜3是為了緩和半導(dǎo)體襯底1中的蝕刻應(yīng)力而形成的。
接著，如圖4所示，在氧化膜3上形成填充溝2a、2b的內(nèi)部的HDP-CVD氧化膜4。該HDP-CVD氧化膜4填充溝2a、2b的內(nèi)部，同時(shí)延伸至硅氮化膜11的上部表面。
接著，用CMP法(Chemical Mechanical Polishing化學(xué)機(jī)械拋光)除去位于硅氮化膜11的上部表面上的HDP-CVD氧化膜4的一部分，同時(shí)將HDP-CVD氧化膜4的上部表面12(參照?qǐng)D5)平坦化。而且，也可以用其它平坦化工藝來(lái)代替CMP法。結(jié)果，可得到由HDP-CVD氧化膜4與氧化膜3構(gòu)成的隔離氧化膜5a、5b(參照?qǐng)D5)。這樣，在溝2a、2b的內(nèi)部形成隔離氧化膜5a、5b，也就是比半導(dǎo)體襯底1的主表面在上方更凸出的突出部分的隔離絕緣體，通過(guò)這樣的工序得到如圖5所示的結(jié)構(gòu)。
接著，通過(guò)濕蝕刻除去硅氮化膜11(參照?qǐng)D5)。這里，作為濕蝕刻的蝕刻劑(蝕刻液)可采用熱磷酸等。然后，如圖6所示，通過(guò)蝕刻劑采用氟酸等的各向同性蝕刻來(lái)除去在HDP-CVD氧化膜4的上部及半導(dǎo)體襯底1的主表面上形成的氧化膜3(參照?qǐng)D5)。結(jié)果，如圖6的虛線所示，部分隔離氧化膜5a、5b的上部被除去。通過(guò)這種各向同性蝕刻，隔離氧化膜5a、5b上部的中央部分成為凸出半導(dǎo)體襯底1的主表面上部的狀態(tài)。并且，通過(guò)這種各向同性蝕刻，半導(dǎo)體襯底1的元件形成區(qū)的主表面成為露出的狀態(tài)。這樣，將隔離氧化膜5a、5b的上部即突出部分，以各向同性蝕刻除去一部分，從而實(shí)施使突出部分的寬度小于溝2a、2b的寬度的工序。
接著，在半導(dǎo)體襯底1的元件形成區(qū)的主表面上形成隧道絕緣膜6a～6c(參照?qǐng)D7)。然后，形成導(dǎo)電體膜的多晶硅膜14(參照?qǐng)D7)，該膜從隧道絕緣膜6a～6c上部延伸至隔離氧化膜5a、5b上部。這樣，在使隔離氧化膜5a、5b的突出部分的寬度小于溝2a、2b的寬度的工序后，實(shí)施形成導(dǎo)電體膜即多晶硅膜14的工序，該多晶硅膜14在半導(dǎo)體襯底1的主表面上從位于兩個(gè)隔離氧化膜5a、5b之間的區(qū)域上部延伸至隔離氧化膜5a、5b上部。
然后，用CMP法等平坦化工藝除去這種多晶硅膜14的上部表層的一部分。結(jié)果，如圖7所示，多晶硅膜14的上部表面16后退至露出隔離氧化膜5a、5b的上部表面(如箭頭15所示)。從而，能夠得到被隔離氧化膜5a、5b隔離的浮置柵電極7a～7c。如此，實(shí)施這樣的工序?qū)⒆鳛閷?dǎo)電體膜的多晶硅膜14的上部表層除去，直至隔離氧化膜5a、5b的上部露出的程度，形成由多晶硅膜14形成的、具有平坦的上部表面的位于隔離氧化膜5a、5b之間的浮置柵電極7b。另外，也可以形成非晶硅膜，以取代多晶硅膜14。
然后，用各向同性蝕刻除去位于浮置柵電極7a～7c之間的隔離氧化膜5a、5b的上部。作為這種各向同性蝕刻中所使用的蝕刻劑，例如可以使用氟酸等。結(jié)果，如圖8所示，能使浮置柵電極7a～7c的側(cè)面露出。如此，實(shí)施這樣的工序通過(guò)蝕刻除去相鄰浮置柵電極7a～7c的隔離氧化膜5a、5b的上部，使浮置柵電極7a～7c的側(cè)面露出。
之后，形成從浮置柵電極7a～7c的上部表面與側(cè)面延伸至隔離氧化膜5a、5b上部表面的ONO膜8(參照?qǐng)D1)。而且，在該ONO膜8上形成控制柵電極9(參照?qǐng)D1)。結(jié)果，能得到作為具有圖1所示結(jié)構(gòu)的半導(dǎo)體裝置的快閃存儲(chǔ)器。
按照?qǐng)D2～圖8所示的半導(dǎo)體裝置的制造方法，可無(wú)需采用照相制版加工，在隔離氧化膜5a、5b之間自對(duì)準(zhǔn)地形成浮置柵電極7a～7c。因此，能抑制因照相制版加工中的掩模對(duì)準(zhǔn)錯(cuò)位等導(dǎo)致的、不能將浮置柵電極7a～7c正確形成在設(shè)計(jì)位置的問(wèn)題的發(fā)生。并且，能夠容易形成具有平坦的上部表面的浮置柵電極7a～7c。
并且，可通過(guò)使隔離氧化膜5a、5b的突出部分的寬度小于溝2a、2b的寬度，使位于隔離氧化膜5a、5b之間的浮置柵電極7a～7c的端部擱置在隔離氧化膜5a、5b上的狀態(tài)。因此，容易使浮置柵電極7a～7c的寬度大于溝2a、2b之間的寬度。而且，如圖8所示，通過(guò)除去隔離氧化膜5a、5b的上部來(lái)使浮置柵電極7a～7c的側(cè)面露出。因此，能夠隔著ONO膜8，從浮置柵電極7a～7c的上部表面延伸至側(cè)面布置控制柵電極。從而，能增大控制柵電極9和浮置柵電極7a～7c之間的電容(C1)值。其結(jié)果，能增大耦合比(α)，因此，能改善快閃存儲(chǔ)器的工作特性。
實(shí)施例2參照?qǐng)D9和圖10，對(duì)本發(fā)明的半導(dǎo)體裝置的實(shí)施例2進(jìn)行說(shuō)明。另外，圖9對(duì)應(yīng)于圖1。
圖9和圖10所示的半導(dǎo)體裝置設(shè)有基本上與圖1所示的半導(dǎo)體裝置同樣的結(jié)構(gòu)，但隔離氧化膜5a、5b和半導(dǎo)體襯底1的元件形成區(qū)的邊界部分的形狀，即溝2a、2b的上部(邊緣部分17)的形狀不同。對(duì)該邊緣部分17的形狀，用圖10進(jìn)行詳細(xì)說(shuō)明。
如圖10所示，隔離氧化膜5a的端部的邊緣部分17是由將構(gòu)成半導(dǎo)體襯底1的主表面的平坦部分18和構(gòu)成溝2a的側(cè)面的直線形狀部分20之間，以曲面狀連接的曲面部分19構(gòu)成。另外，直線形狀部分20是在大致對(duì)半導(dǎo)體襯底1的主表面垂直的方向上的溝2a的截面上的、溝2a側(cè)壁中截面形狀大致成為直線形狀的部分。曲面部分19的寬度L在5nm以上且40nm以下，最好在10nm以上30nm以下。
圖9和圖10所示的本發(fā)明的一例半導(dǎo)體裝置的特征結(jié)構(gòu)的特點(diǎn)在于半導(dǎo)體裝置為非易失半導(dǎo)體存儲(chǔ)裝置，且除了圖1所示的半導(dǎo)體裝置的特征結(jié)構(gòu)以外，在溝2a、2b的側(cè)壁面和在半導(dǎo)體襯底1中位于浮置柵電極7a～7c的下方的半導(dǎo)體襯底1的主表面之間的連接部分32上，半導(dǎo)體襯底1的表面形成具有更大曲率的曲面狀。
這樣，在圖1所示的半導(dǎo)體裝置具有的效果之外，還能抑制在該凸起34上發(fā)生的電場(chǎng)集中，這是因?yàn)樵诟≈脰烹姌O7a～7c的下部表面上，能更有效地防止位于上述連接部分32上的部分的凸起34的頂角β成為銳角。因此，能更有效地抑制因電場(chǎng)集中導(dǎo)致的半導(dǎo)體裝置的可靠性下降或壽命的變短。
并且，在圖9和圖10所示的半導(dǎo)體裝置中，如上所述，成為曲面狀的半導(dǎo)體襯底1的表面部分即曲面部分19，其沿著半導(dǎo)體襯底1的主表面的延伸方向上的寬度L在5nm以上40nm以下。
這樣，使曲面部分19的寬度L的值在上述數(shù)值范圍內(nèi)的值時(shí)，在與溝2a、2b相鄰的部分上能得到半導(dǎo)體襯底1的平坦的主表面，同時(shí)能使溝2a、2b的側(cè)壁面和半導(dǎo)體襯底1的主表面之間的連接部分32成為十分平滑的曲面。
參照?qǐng)D11～圖17，對(duì)圖9和圖10所示的半導(dǎo)體裝置(非易失半導(dǎo)體存儲(chǔ)裝置)的制造方法進(jìn)行說(shuō)明。
首先，在半導(dǎo)體襯底1(參照?qǐng)D11)的主表面上形成硅氧化膜(未圖示)。在該硅氧化膜上形成多晶硅膜(未圖示)。作為多晶硅膜的厚度，例如可在40nm以下。另外，最好使多晶硅膜的厚度在10nm以上且30nm以下，在15nm以上、25nm以下則更好。在該多晶硅膜上形成硅氮化膜(未圖示)。另外，也可以形成非晶硅膜來(lái)取代上述多晶硅膜。
在該硅氮化膜上形成設(shè)有圖案的光刻膠膜。將該光刻膠膜作為掩模，除去硅氮化膜、多晶硅膜及硅氧化膜的一部分。然后除去光刻膠膜。結(jié)果，在半導(dǎo)體襯底1的主表面上形成設(shè)有開(kāi)口圖案的、作為由硅氧化膜10、多晶硅膜21與硅氮化膜11構(gòu)成的掩模層的疊層膜(參照?qǐng)D11)。如此，實(shí)施這樣的工序在半導(dǎo)體襯底1的主表面上，形成由包含作為緩沖導(dǎo)電體膜層的多晶硅膜21的疊層膜構(gòu)成的、在位于要形成兩個(gè)溝2a、2b的區(qū)域上設(shè)有開(kāi)口圖案的掩模層。在作為掩模層的疊層膜中，作為緩沖導(dǎo)電體膜層的多晶硅膜21的一部分，在面向開(kāi)口圖案的側(cè)面露出。
以該疊層膜作為掩模，用各向異性蝕刻除去半導(dǎo)體襯底1的主表面的一部分。結(jié)果，在半導(dǎo)體襯底1的主表面上形成兩個(gè)溝，即溝2a、2b(參照?qǐng)D11)。如此，得到圖11所示的結(jié)構(gòu)。
接著，與圖3所示的工序一樣，通過(guò)對(duì)溝2a、2b的內(nèi)壁面進(jìn)行熱氧化來(lái)形成作為第一氧化膜的氧化膜3(參照?qǐng)D12)。并且，在作為形成第一氧化膜的工序的熱氧化工序中，面向溝2a、2b的多晶硅膜21(參照?qǐng)D11)的端部也同樣被氧化。結(jié)果，如圖12所示，在位于溝2a、2b的上部的邊緣部分17的半導(dǎo)體襯底1和硅氮化膜11的交界面區(qū)域，硅氧化膜從面向溝2a、2b的端部延伸到內(nèi)側(cè)，形成所謂的“鳥(niǎo)嘴”。由于該“鳥(niǎo)嘴”的形成，在與氧化膜3連接的半導(dǎo)體襯底1的表面上，形成其形狀為曲面狀的部分即邊緣部分17。
接著，與圖4所示的工序一樣，在氧化膜3上形成填充溝2a、2b的內(nèi)部的、作為第二氧化膜的HDP-CVD氧化膜4(參照?qǐng)D13)。HDP-CVD氧化膜4填充溝2a、2b的內(nèi)部，同時(shí)延伸至硅氮化膜11的上部表面。結(jié)果，得到如圖13所示的結(jié)構(gòu)。
接著，與圖5所示的工序一樣，采用CMP法，除去HDP-CVD氧化膜4(參照?qǐng)D13)的上部表層。結(jié)果，位于硅氮化膜11的上部表面上的HDP-CVD氧化膜4的一部分被除去，同時(shí)HDP-CVD氧化膜4的上部表面12(參照?qǐng)D14)被平坦化。這樣，得到如圖14所示的結(jié)構(gòu)。
接著，用濕蝕刻除去硅氮化膜11(參照?qǐng)D14)與殘留的多晶硅膜21(參照?qǐng)D11)。然后，使用氟酸等蝕刻劑，通過(guò)各向同性蝕刻將隔離氧化膜5a、5b的上部除去。結(jié)果，如圖15所示，隔離氧化膜5a、5b的表層被除去，圖中用箭頭表示從虛線所示的蝕刻前的形狀開(kāi)始的蝕刻。于是，隔離氧化膜5a、5b經(jīng)蝕刻后成為實(shí)線表示的形狀。并且，半導(dǎo)體襯底1的主表面上形成的硅氧化膜10(參照?qǐng)D11)也因蝕刻而被除去。這樣，實(shí)施使隔離氧化膜5a、5b的上部即突出部分的寬度小于溝2a、2b的寬度的工序，同時(shí)實(shí)施除去作為掩模層的疊層膜(含有半導(dǎo)體襯底1的主表面上形成的硅氧化膜10的疊層膜)的工序。結(jié)果，得到圖15所示的結(jié)構(gòu)。
此時(shí)，在溝2a、2b的上部的邊緣部分17上，如圖12所示的工序中所示，半導(dǎo)體襯底1的表面形狀因“鳥(niǎo)嘴”而成為曲面狀。因此，如后所述，在半導(dǎo)體裝置中的邊緣部分17上的電荷集中被抑制。并且，在圖15所示的各向同性蝕刻中，蝕刻后的邊緣部分17的形狀穩(wěn)定。具體地說(shuō)，在進(jìn)行圖15所示的各向同性蝕刻時(shí)，盡管按照蝕刻被除去的隔離氧化膜5a、5b的表層的厚度會(huì)隨著蝕刻條件等改變，但由于邊緣部分17已成為曲面狀，半導(dǎo)體襯底1的深度方向的隔離氧化膜5a、5b端部位置(在邊緣部分17上的半導(dǎo)體襯底1的主表面和隔離氧化膜5a、5b的上部表面之間的接觸部分的位置)的變動(dòng)量能夠比較小。
接著，與圖7所示的工序一樣，在半導(dǎo)體襯底1的主表面的活性區(qū)的半導(dǎo)體襯底1的主表面上形成由硅氧化膜構(gòu)成的隧道絕緣膜6a～6c(參照?qǐng)D16)。然后，在隧道絕緣膜6a～6c上，形成導(dǎo)體的多晶硅膜14(參照?qǐng)D16)，將隔離氧化膜5a、5b埋沒(méi)。采用CMP法等方法除去這種多晶硅膜14的上部表層。結(jié)果，如圖16的箭頭所示，多晶硅膜14的上部表面16后退至實(shí)線所示的位置。
并且，此時(shí)，隔離氧化膜5a、5b的上部表面成為露出的狀態(tài)。因此，多晶硅膜14被隔離氧化膜5a、5b隔離。結(jié)果，由多晶硅膜14形成浮置柵電極7a～7c。如此，得到圖16所示的結(jié)構(gòu)。
接著，與圖8所示的工序一樣，用濕蝕刻等各向同性蝕刻方法除去隔離氧化膜5a、5b的上部。結(jié)果，浮置柵電極7a～7c的側(cè)面露出。如此，得到如圖17所示的結(jié)構(gòu)。
然后，通過(guò)形成ONO膜8(參照?qǐng)D9)與控制柵電極9(參照?qǐng)D9)，就能得到圖9和圖10所示的半導(dǎo)體裝置。
實(shí)施例3參照?qǐng)D18，對(duì)本發(fā)明的半導(dǎo)體裝置的實(shí)施例3進(jìn)行說(shuō)明。
如圖18所示，所述半導(dǎo)體裝置為非易失半導(dǎo)體存儲(chǔ)裝置，它包括形成了浮置柵電極7a～7c與控制柵電極9等的存儲(chǔ)單元區(qū)和形成了由柵電極23a、23b、柵絕緣膜22a、22b及源/漏區(qū)(未圖示)構(gòu)成的場(chǎng)效應(yīng)晶體管的外圍電路區(qū)。存儲(chǔ)單元區(qū)的結(jié)構(gòu)與圖1所示的本發(fā)明的半導(dǎo)體裝置的實(shí)施例1相同。
在外圍電路區(qū)中，半導(dǎo)體襯底1的主表面上形成溝2c、2d。在該溝2c、2d的內(nèi)壁面上形成氧化膜3。在氧化膜3上形成填充溝2c、2d的內(nèi)部，同時(shí)延伸至半導(dǎo)體襯底1的主表面上的HDP-CVD氧化膜4。由氧化膜3和HDP-CVD氧化膜4構(gòu)成隔離氧化膜5c、5d。被隔離氧化膜5c、5d隔離的元件形成區(qū)中，柵絕緣膜22a、22b在半導(dǎo)體襯底1的主表面上形成。另外，隔著該柵絕緣膜22a、22b下方的溝道區(qū)，在沿圖18的紙面垂直的方向，間隔并相對(duì)地形成源/漏區(qū)(未圖示)。在柵絕緣膜22a、22b上形成柵電極23a、23b。
從圖18也可以知道，外圍電路區(qū)中的隔離氧化膜5c、5d的厚度T2大于存儲(chǔ)單元區(qū)中的隔離氧化膜5a、5b的厚度T1。
圖18所示的本發(fā)明的一例半導(dǎo)體裝置的特征結(jié)構(gòu)的主要特點(diǎn)在于半導(dǎo)體裝置為非易失半導(dǎo)體存儲(chǔ)裝置，在圖1所示的半導(dǎo)體裝置的特征結(jié)構(gòu)之外，半導(dǎo)體襯底1上還包含存儲(chǔ)單元區(qū)和外圍電路區(qū)。在圖18所示的半導(dǎo)體裝置中，存儲(chǔ)單元區(qū)上形成含有浮置柵電極7a～7c、作為絕緣膜的ONO膜8及控制柵電極9的快閃存儲(chǔ)器的存儲(chǔ)單元。外圍電路區(qū)是存儲(chǔ)單元區(qū)外的區(qū)域。在外圍電路區(qū)中，在半導(dǎo)體襯底1的主表面上形成溝2c、2d作為另一種溝。上述半導(dǎo)體裝置還設(shè)有在溝2c、2d的內(nèi)部上形成的、作為另一隔離絕緣體的隔離氧化膜5c、5d。在相對(duì)半導(dǎo)體襯底1的主表面大致垂直的方向上，外圍電路區(qū)上布置的隔離氧化膜5c、5d的厚度T2大于存儲(chǔ)單元區(qū)上布置的作為隔離絕緣體的隔離氧化膜5a、5b的厚度T1。
這樣，在圖1所示的半導(dǎo)體裝置所得的效果外，能使外圍電路區(qū)中的隔離氧化膜5c、5d的結(jié)耐壓即隔離耐壓變高。這是由于隔離氧化膜5c的厚度T2較厚，即使有柵電極23a、23b形成后的雜質(zhì)注入，也使雜質(zhì)難以注入與隔離氧化膜5c相接的半導(dǎo)體襯底1上。結(jié)果，能提高半導(dǎo)體裝置的可靠性。
以下，參照?qǐng)D19～圖28，說(shuō)明圖18所示的半導(dǎo)體裝置的制造方法。
首先，在半導(dǎo)體襯底1(參照?qǐng)D19)的存儲(chǔ)單元區(qū)與外圍電路區(qū)中，在半導(dǎo)體襯底1的主表面上形成硅氧化膜(未圖示)。在該硅氧化膜上形成硅氮化膜(未圖示)。在該硅氮化膜上形成設(shè)有圖案的光刻膠膜(未圖示)。以該光刻膠膜為掩模，用干蝕刻等各向異性蝕刻方法除去硅氮化膜與硅氧化的一部分。然后除去光刻膠膜。
結(jié)果，在半導(dǎo)體襯底1的主表面上形成設(shè)有開(kāi)口圖案的硅氧化膜10(參照?qǐng)D19)與硅氮化膜11(參照?qǐng)D19)。以該硅氮化膜11與硅氧化膜10為掩模，用各向異性蝕刻除去半導(dǎo)體襯底1的主表面的一部分。結(jié)果，如圖19所示，可在半導(dǎo)體襯底1的主表面上形成溝2a～2d。如此，與半導(dǎo)體襯底1的主表面上形成兩個(gè)溝2a、2b的工序同時(shí)，在外圍電路區(qū)中實(shí)施在半導(dǎo)體襯底1的主表面上形成作為作為另一種溝的溝2c、2d的工序。
接著，與圖3所示的工序一樣，通過(guò)對(duì)溝2a～2d的內(nèi)壁面進(jìn)行熱氧化來(lái)形成氧化膜3(參照?qǐng)D20)。如此，得到圖20所示的結(jié)構(gòu)。
接著，如圖21所示，在氧化膜3上形成填充溝2a～2d的內(nèi)部的HDP-CVD氧化膜4。HDP-CVD氧化膜4從溝2a～2d的內(nèi)部延伸至硅氮化膜11的上部表面。
接著，采用CMP法，除去HDP-CVD氧化膜4的上部表層。通過(guò)該CMP工序，如圖22所示，使硅氮化膜11的上部表面露出，同時(shí)將HDP-CVD氧化膜4的上部表面12平坦化。結(jié)果，在溝2a～2d的內(nèi)部形成分別由氧化膜3和HDP-CVD氧化膜4構(gòu)成的隔離氧化膜5a～5d。如此，實(shí)施形成作為隔離絕緣體的隔離氧化膜5a、5b的工序，并實(shí)施在溝2c、2d的內(nèi)部形成作為另一種隔離絕緣體的隔離氧化膜5c、5d的工序，該隔離氧化膜5c、5d設(shè)有比半導(dǎo)體襯底1的主表面向上方更凸出的突出部分。
接著，用濕蝕刻法除去硅氮化膜11(參照?qǐng)D22)。然后，在外圍電路區(qū)中，在硅氧化膜10與隔離氧化膜5c、5d上形成作為保護(hù)膜的光刻膠膜24(參照?qǐng)D23)。在這種狀態(tài)下，與圖6所示的工序一樣，用濕蝕刻等各向同性蝕刻方法除去存儲(chǔ)單元區(qū)中隔離氧化膜5a、5b的上部的一部分。結(jié)果，隔離氧化膜5a、5b的上部被蝕刻，成為圖23的虛線所示的形狀。并且，此時(shí)在元件形成區(qū)上，位于半導(dǎo)體襯底1的主表面上的硅氧化膜10被除去。
這樣，能通過(guò)形成作為保護(hù)膜的光刻膠膜24來(lái)防止外圍電路區(qū)中的隔離氧化膜5c、5d被蝕刻。因此，在與半導(dǎo)體襯底1的主表面大致垂直的方向上，能使隔離氧化膜5c、5d的厚度T2大于存儲(chǔ)單元區(qū)的隔離氧化膜5a、5b的厚度T1。
接著，在外圍電路區(qū)中，除去位于光刻膠膜24(參照?qǐng)D23)與半導(dǎo)體襯底1的主表面上的硅氧化膜10(參照?qǐng)D23)。然后，在存儲(chǔ)單元區(qū)與外圍電路區(qū)中，半導(dǎo)體襯底1的露出的主表面上形成隧道絕緣膜6a～6e(參照?qǐng)D24)。在隧道絕緣膜6a～6e上，形成多晶硅膜14(參照?qǐng)D24)，將隔離氧化膜5a～5d埋沒(méi)。
然后，采用CMP法，除去多晶硅膜14的上部表層。因此，如圖24的實(shí)線所示，隔離氧化膜5a～5d的上部表面露出，同時(shí)多晶硅膜14的上部表面16后退至實(shí)線所示的位置。結(jié)果，形成被隔離氧化膜5a～5d隔離的浮置柵電極7a～7c與導(dǎo)體層25。浮置柵電極7a～7c與導(dǎo)體層25的上部表面16，通過(guò)上述的CMP法成為被平坦化的狀態(tài)。這樣，得到如圖24所示的結(jié)構(gòu)。
接著，在外圍電路區(qū)中，在隔離氧化膜5c、5d與導(dǎo)體層25上形成光刻膠膜24(參照?qǐng)D25)。在這種狀態(tài)下采用濕蝕刻，除去位于存儲(chǔ)單元區(qū)的隔離氧化膜5a、5b的上部的一部分。結(jié)果，如圖25所示，在存儲(chǔ)單元區(qū)中浮置柵電極7a～7c的側(cè)面露出。
接著，除去外圍電路區(qū)上形成的光刻膠膜24(參照?qǐng)D25)。然后，在浮置柵電極7a～7c的上部表面與側(cè)面，隔離氧化膜5a、5b的上部表面上，以及外圍電路區(qū)的隔離氧化膜5c、5d與導(dǎo)體層25的上部表面上形成ONO膜8(參照?qǐng)D26)。結(jié)果，得到如圖26所示的結(jié)構(gòu)。
接著，在外圍電路區(qū)中，用蝕刻法除去ONO膜8、導(dǎo)體層25及隧道絕緣膜6d、6e(參照?qǐng)D26)。此時(shí)，存儲(chǔ)單元區(qū)最好由光刻膠膜等來(lái)保護(hù)。這樣，如圖27所示，在外圍電路區(qū)中使位于元件形成區(qū)的襯底表面26露出。
接著，在外圍電路區(qū)中，在襯底表面26(參照?qǐng)D27)上形成柵絕緣膜22a、22b(參照?qǐng)D28)。然后，在整個(gè)存儲(chǔ)單元區(qū)與外圍電路區(qū)中，ONO膜8(參照?qǐng)D28)、柵絕緣膜22a、22b及隔離氧化膜5c、5d上形成控制柵電極9。然后，在外圍電路區(qū)中，控制柵電極9上形成光刻膠圖案，并以該光刻膠圖案為掩模除去控制柵電極9的一部分，從而形成如圖18所示的柵電極23a、23b。之后，除去光刻膠膜。
這樣，得到圖18所示的半導(dǎo)體裝置。
實(shí)施例4以下參照?qǐng)D29，對(duì)本發(fā)明的半導(dǎo)體裝置的實(shí)施例4進(jìn)行說(shuō)明。
如圖29所示，所述半導(dǎo)體裝置具有基本上與圖18所示的半導(dǎo)體裝置同樣的結(jié)構(gòu)。但是，在圖29所示的半導(dǎo)體裝置中，位于隔離氧化膜5a～5d的兩端的邊緣部分17有與圖9和圖10所示的半導(dǎo)體裝置的邊緣部分17同樣的曲面狀。
圖29所示的本發(fā)明的一例半導(dǎo)體裝置，具有圖9和圖10所示的半導(dǎo)體裝置的特征結(jié)構(gòu)和圖18所示的半導(dǎo)體裝置的特征結(jié)構(gòu)。因此，圖29所示的半導(dǎo)體裝置所能獲得的效果，跟圖9和圖10所示的半導(dǎo)體裝置以及圖29所示的半導(dǎo)體裝置的特征結(jié)構(gòu)所提供的效果相同。
以下參照?qǐng)D30和圖31，說(shuō)明圖29所示的半導(dǎo)體裝置的制造方法。
首先，在半導(dǎo)體襯底1(參照?qǐng)D30)的主表面上形成硅氧化膜(未圖示)。在該硅氧化膜上形成多晶硅膜(未圖示)。在該多晶硅膜上形成硅氮化膜(未圖示)。在硅氮化膜上形成設(shè)有圖案的光刻膠膜。以該光刻膠膜作為掩模，用各向異性蝕刻法除去由硅氮化膜、多晶硅膜及硅氧化膜構(gòu)成的疊層膜的一部分。然后除去光刻膠膜。結(jié)果，能在半導(dǎo)體襯底1的主表面上，形成由設(shè)有開(kāi)口圖案的硅氮化膜11、多晶硅膜21及硅氧化膜10構(gòu)成的疊層膜(參照?qǐng)D30)。以該疊層膜作為掩模，用各向異性蝕刻法除去半導(dǎo)體襯底1的主表面的一部分。結(jié)果，如圖30所示，能在半導(dǎo)體襯底1的主表面上形成溝2a～2d。這樣，得到如圖30所示的結(jié)構(gòu)。
接著，以緩和半導(dǎo)體襯底1上的蝕刻應(yīng)力為目的，通過(guò)熱氧化溝2a～2d的內(nèi)壁面來(lái)形成氧化膜3(參照?qǐng)D31)。此時(shí)，由于形成了多晶硅膜21，在位于溝2a～2d的上端部的邊緣部分17上，與圖12所示的工序一樣，通過(guò)“鳥(niǎo)嘴”的延伸，使得半導(dǎo)體襯底1的表面的形狀成為曲面狀。這樣，得到如圖31所示的結(jié)構(gòu)。
之后，進(jìn)行與本發(fā)明的半導(dǎo)體裝置的實(shí)施例3的制造方法中的圖21～圖28所示的工序相同的工序，從而得到圖29所示的半導(dǎo)體裝置。
實(shí)施例5以下參照?qǐng)D32，對(duì)本發(fā)明的半導(dǎo)體裝置的實(shí)施例5進(jìn)行說(shuō)明。
如圖32所示，所述半導(dǎo)體裝置設(shè)有基本上與圖9和圖10所示的半導(dǎo)體裝置同樣的結(jié)構(gòu)，不同之處在于形成隔離氧化膜5a、5b的溝2a、2b的寬度W小于圖9和圖10所示的半導(dǎo)體裝置中的溝2a、2b(參照?qǐng)D9)的寬度。圖32所示的半導(dǎo)體裝置中，溝2a、2b的寬度W小于形成圖32所示的半導(dǎo)體裝置時(shí)所采用的照相制版加工工藝中的最小加工尺寸。并且，從另一角度看，由于圖32所示的半導(dǎo)體裝置中，活性區(qū)的寬度Wa(溝2a、2b之間的距離)大于隔離寬度即溝2a、2b的寬度W，能有效利用存儲(chǔ)單元區(qū)中的活性區(qū)。
并且，在圖32所示的半導(dǎo)體裝置中，邊緣部分17中的曲面狀部分的寬度L最好在10nnm以上、100nm以下，在50nm以上、60nm以下就更理想。
圖32所示的本發(fā)明的半導(dǎo)體裝置，具有與圖9和圖10所示的半導(dǎo)體裝置的特征結(jié)構(gòu)相同的結(jié)構(gòu)，此外還具有以下的特征結(jié)構(gòu)。就是說(shuō)，在圖32所示的半導(dǎo)體裝置中，浮置柵電極7a～7c延伸的方向上的溝2a、2b的寬度W小于用以形成溝2a、2b的照相制版加工工藝中的最小加工尺寸。就是說(shuō)，浮置柵電極7a～7c延伸的方向上的溝2a、2b的寬度W小于溝2a、2b之間的距離即活性區(qū)的寬度Wa。并且，在上述半導(dǎo)體裝置中的，溝2a、2b的側(cè)壁面和半導(dǎo)體襯底1中位于浮置柵電極7a～7c下方的半導(dǎo)體襯底1的主表面之間的連接部分即邊緣部分17上，半導(dǎo)體襯底1的表面形成曲面狀。成為曲面狀的半導(dǎo)體襯底1的表面的部分，在沿半導(dǎo)體襯底1的主表面延伸方向的方向上，寬度L為10nm以上、100nm以下。
這種場(chǎng)合，除了圖9和圖10所示的半導(dǎo)體裝置所得的效果外，還能增加半導(dǎo)體襯底1的主表面的單位面積上形成的、含有浮置柵電極7a～7c、ONO膜8及控制柵電極9的存儲(chǔ)單元的數(shù)量，這是由于能夠減小半導(dǎo)體襯底1的主表面上的溝2a、2b的占有面積。因此，能提高半導(dǎo)體裝置的集成度。
并且，除了將溝2a、2b的寬度W縮小至上述大小，還使位于溝2a、2b的上部的上述連接部分的寬度(成為曲面狀的半導(dǎo)體襯底的表面部分即曲面狀部分的寬度L)在上述的數(shù)值范圍內(nèi)，因此，能在與溝2a、2b相鄰的部分獲得半導(dǎo)體襯底1的平坦的主表面，同時(shí)能夠使溝2a、2b的側(cè)壁面和半導(dǎo)體襯底1的主表面之間的連接部分成為十分平滑的曲面。
以下參照?qǐng)D33～圖42，說(shuō)明圖32所示的半導(dǎo)體裝置的制造方法。
首先，在半導(dǎo)體襯底1(參照?qǐng)D33)的主表面上形成硅氧化膜(未圖示)。在該硅氧化膜上形成硅氮化膜(未圖示)。在硅氮化膜上以光刻法形成設(shè)有圖案的光刻膠膜(未圖示)。以該光刻膠膜作為掩模，用各向異性蝕刻除去硅氮化膜與硅氧化膜的一部分。另外，在這種各向異性蝕刻中，半導(dǎo)體襯底1的主表面也通過(guò)某種程度的過(guò)蝕刻而被除去。然后，除去光刻膠圖案。這樣，實(shí)施形成作為由設(shè)有開(kāi)口圖案的硅氮化膜11與硅氧化膜10構(gòu)成的掩模層的疊層膜的工序。結(jié)果，得到圖33所示的結(jié)構(gòu)。
接著，形成從硅氮化膜11的上部表面延伸至半導(dǎo)體襯底1所露出的主表面的TEOS氧化膜等的氧化膜(未圖示)。然后，用各向異性蝕刻對(duì)氧化膜進(jìn)行深蝕刻，從而如圖34所示，在構(gòu)成硅氮化膜11與硅氧化膜10的開(kāi)口圖案的(面向開(kāi)口圖案的)側(cè)壁面上形成側(cè)壁氧化膜27。如此，實(shí)施形成作為側(cè)壁膜的側(cè)壁氧化膜27的工序。
接著，以由硅氮化膜11和硅氧化膜10構(gòu)成的疊層膜與側(cè)壁氧化膜27作為掩模，用各向異性蝕刻除去半導(dǎo)體襯底1的主表面的一部分。結(jié)果，如圖35所示，能夠在半導(dǎo)體襯底1的主表面上形成溝2a、2b。溝2a、2b的寬度比硅氮化膜11與硅氧化膜10的開(kāi)口圖案的寬度(構(gòu)成開(kāi)口圖案的、硅氮化膜11與硅氧化膜10的相互面對(duì)的側(cè)壁之間的距離)小了側(cè)壁氧化膜27的寬度。因此，如果將作為用以得到圖35所示結(jié)構(gòu)的各向異性蝕刻的掩模而利用的光刻膠膜的圖案尺寸設(shè)為照相制版加工的最小加工尺寸時(shí)，就能夠通過(guò)形成側(cè)壁氧化膜27來(lái)使溝2a、2b的寬度小于該照相制版加工的最小加工尺寸。
就是說(shuō)，利用在面向作為掩模層的疊層膜的開(kāi)口圖案的側(cè)壁上形成的側(cè)壁氧化膜27作為掩模，從而能夠不受形成開(kāi)口圖案而使用的照相制版加工的最小加工尺寸限制地確定溝2a、2b的寬度W。因此，能通過(guò)調(diào)整側(cè)壁氧化膜27的厚度來(lái)使未被疊層膜與側(cè)壁氧化膜27所覆蓋的半導(dǎo)體襯底1的表面部分(經(jīng)各向異性蝕刻法蝕刻的半導(dǎo)體襯底1的表面部分)的寬度小于上述最小加工尺寸。結(jié)果，由于能夠使溝2a、2b(參照?qǐng)D35)的寬度小于上述最小加工尺寸，能提高半導(dǎo)體裝置的集成度。
接著，與圖3所示的工序一樣，為了緩和半導(dǎo)體襯底1中的蝕刻應(yīng)力，通過(guò)熱氧化溝2a的內(nèi)壁面來(lái)形成氧化膜3(參照?qǐng)D36)。此時(shí)，通過(guò)氧化因子在側(cè)壁氧化膜27中的擴(kuò)散，使半導(dǎo)體襯底1在邊緣部分17上比溝2a、2b的底壁附近的部分更快地氧化。因此，在邊緣部分17上，半導(dǎo)體襯底1的表面(半導(dǎo)體襯底1和氧化膜3的交界面)成為曲面狀。
然后，在形成氧化膜3(參照?qǐng)D36)之后，在氧化膜3上形成HDP-CVD氧化膜4(參照?qǐng)D36)，將溝2a、2b內(nèi)部填充。HDP-CVD氧化膜4從溝2a、2b的內(nèi)部延伸至硅氮化膜11的上部表面。這樣，得到如圖36所示的結(jié)構(gòu)。
接著，采用CMP法，平坦并除去HDP-CVD氧化膜4(參照?qǐng)D36)的表層。結(jié)果，如圖37所示，硅氮化膜11的上部表面露出，同時(shí)隔離氧化膜5a、5b的上部表面12成為平坦的狀態(tài)。
接著，通過(guò)采用熱磷酸等蝕刻劑的濕蝕刻，除去硅氮化膜11(參照?qǐng)D37)。結(jié)果，得到圖38所示的結(jié)構(gòu)。
接著，通過(guò)采用氟酸等蝕刻劑的各向同性蝕刻，除去側(cè)壁氧化膜27與隔離氧化膜5a、5b的上部的一部分。并且，此時(shí)在半導(dǎo)體襯底1的主表面上形成的硅氧化膜10也同時(shí)被除去。結(jié)果，得到如圖39所示的結(jié)構(gòu)。
接著，被隔離氧化膜5a、5b隔離的元件形成區(qū)中，在半導(dǎo)體襯底1的主表面上形成隧道絕緣膜6a～6c(參照?qǐng)D40)。從該隧道絕緣膜6a～6c上開(kāi)始形成多晶硅膜14，覆蓋隔離氧化膜5a、5b(參照?qǐng)D40)。結(jié)果，得到如圖40所示的結(jié)構(gòu)。
接著，用CMP法除去多晶硅膜14(參照?qǐng)D40)的表層的一部分。結(jié)果，如圖41所示，隔離氧化膜5a、5b的上部表面露出，同時(shí)能形成上部表面被平坦化的浮置柵電極7a～7c(參照?qǐng)D41)。浮置柵電極7a～7c被隔離氧化膜5a、5b隔離。結(jié)果，得到圖41所示的結(jié)構(gòu)。
然后，與圖8所示的工序一樣，用濕蝕刻法除去隔離氧化膜5a、5b的上部的一部分。結(jié)果，如圖42所示，浮置柵電極7a～7c的側(cè)面露出。
其后，通過(guò)形成ONO膜8(參照?qǐng)D32)與控制柵電極9(參照?qǐng)D32)，就能夠?qū)崿F(xiàn)圖32所示的半導(dǎo)體裝置。
實(shí)施例6通過(guò)圖43～圖46所示的半導(dǎo)體裝置的制造方法，能得到具有與圖32所示的半導(dǎo)體裝置的結(jié)構(gòu)相同的半導(dǎo)體裝置。下面，參照?qǐng)D43～圖46，對(duì)半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。
首先，在半導(dǎo)體襯底1(參照?qǐng)D43)的主表面上形成硅氧化膜(未圖示)。在該硅氧化膜上形成多晶硅膜(未圖示)。在多晶硅膜上形成硅氮化膜(未圖示)。在硅氮化膜上形成設(shè)有圖案的光刻膠膜(未圖示)。以該光刻膠膜作為掩模，用蝕刻法除去由硅氮化膜、多晶硅膜及硅氧化膜構(gòu)成的疊層膜的一部分。其后，除去光刻膠膜。結(jié)果，如圖43所示，能形成在半導(dǎo)體襯底1的主表面上設(shè)有圖案的、由硅氧化膜10、多晶硅膜21與硅氮化膜11構(gòu)成的疊層膜。
然后，形成從硅氮化膜11的上部表面延伸至半導(dǎo)體襯底1的主表面的TEOS氧化膜等的氧化膜(未圖示)。用各向異性蝕刻除去該氧化膜的一部分。結(jié)果，如圖44所示，能在硅氮化膜11、多晶硅膜21與硅氧化膜10的側(cè)壁面上形成側(cè)壁氧化膜27。
接著，以硅氮化膜11與側(cè)壁氧化膜27作為掩模，用跟圖35所示的工序相同的各向異性蝕刻除去半導(dǎo)體襯底1的主表面的一部分。結(jié)果，如圖45所示，能在半導(dǎo)體襯底1的主表面上形成溝2a、2b。溝2a、2b的寬度可通過(guò)調(diào)整側(cè)壁氧化膜27的寬度而任意變更。而且，如果與實(shí)施例5的半導(dǎo)體裝置的制造方法一樣，將由硅氮化膜11、多晶硅膜21及硅氧化膜10構(gòu)成的疊層膜的相向側(cè)壁面之間的距離達(dá)到與照相制版加工工藝中的最小加工尺寸相同的程度，就可通過(guò)充分增大側(cè)壁氧化膜27的寬度來(lái)使溝2a、2b的寬度充分小于照相制版加工工藝中的最小加工尺寸。
然后，為了緩和半導(dǎo)體襯底1的蝕刻應(yīng)力，通過(guò)對(duì)溝2a、2b的內(nèi)壁面進(jìn)行熱氧化來(lái)形成氧化膜3(參照?qǐng)D46)。此時(shí)，在邊緣部分17上，通過(guò)氧化核在側(cè)壁氧化膜27中的擴(kuò)散，半導(dǎo)體襯底1比其它部分更進(jìn)一步地被氧化。結(jié)果，在邊緣部分17上，氧化膜3的厚度相對(duì)變厚，同時(shí)半導(dǎo)體襯底1的表面形狀成為平滑的曲面狀。然后，在氧化膜3上，形成填充到溝2a、2b的內(nèi)部、同時(shí)延伸至硅氮化膜11的上部表面的HDP-CVD氧化膜4。結(jié)果，得到如圖46所示的結(jié)構(gòu)。
之后，通過(guò)實(shí)施與圖37～圖42所示的工序相同的工序，能得到具有與圖32所示的半導(dǎo)體裝置相同的結(jié)構(gòu)的半導(dǎo)體裝置。
如此，圖43～46所示的半導(dǎo)體裝置的制造方法，具有本發(fā)明的實(shí)施例2與實(shí)施例5中的半導(dǎo)體裝置的制造方法的特征結(jié)構(gòu)。因此，能得到與上述實(shí)施例2與實(shí)施例5的半導(dǎo)體裝置的制造方法同樣的效果。
以上對(duì)本發(fā)明作了詳細(xì)說(shuō)明，但以上所述僅為舉例，不作為對(duì)本發(fā)明的限定，本發(fā)明的精神與范圍由所附的權(quán)利要求書加以規(guī)定。
權(quán)利要求
1.一種非易失半導(dǎo)體存儲(chǔ)裝置，其中設(shè)有在主表面上設(shè)有隔著間隔配置的兩個(gè)溝的半導(dǎo)體襯底；填充所述溝的內(nèi)部而形成的、上部表面的端部的形狀為向所述半導(dǎo)體襯底側(cè)凸出的曲面狀的隔離絕緣體；從位于所述兩個(gè)溝之間的所述半導(dǎo)體襯底的主表面上部延伸至所述兩個(gè)隔離絕緣體上部的、有平坦的上部表面的浮置電極；從所述浮置電極的上部表面延伸至位于所述隔離絕緣體上部的所述浮置電極側(cè)面而形成的絕緣膜；以及從所述浮置電極的上部表面延伸至所述浮置電極的側(cè)面，在所述絕緣膜上形成的控制電極。
2.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于在所述溝的側(cè)壁面和所述半導(dǎo)體襯底中位于所述浮置電極下方的所述半導(dǎo)體襯底的主表面之間的連接部分上，所述半導(dǎo)體襯底的表面成曲面狀。
3.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于在所述浮置電極延伸的方向上，所述溝的寬度小于兩個(gè)所述溝之間的距離。
4.如權(quán)利要求1所述的非易失半導(dǎo)體存儲(chǔ)裝置，其特征在于所述半導(dǎo)襯底包含形成了含所述浮置電極、所述絕緣膜及所述控制電極的存儲(chǔ)單元的存儲(chǔ)單元區(qū)，以及所述存儲(chǔ)單元區(qū)以外的區(qū)域即外圍電路區(qū)；在所述外圍電路區(qū)內(nèi)的所述半導(dǎo)體襯底的主表面上形成別的溝；還設(shè)有在所述別的溝的內(nèi)部形成的別的隔離絕緣體；在與所述半導(dǎo)襯底的主表面大致垂直的方向上，配置于所述外圍電路區(qū)的所述別的隔離絕緣體的厚度大于配置于所述存儲(chǔ)單元的隔離絕緣體的厚度。
5.一種非易失半導(dǎo)體存儲(chǔ)裝置的制造方法，其中包括在半導(dǎo)體襯底的主表面上隔著間隔形成兩個(gè)溝的工序；在所述溝的內(nèi)部形成設(shè)有比所述半導(dǎo)體襯底的主表面更向上方凸出的突出部分的隔離絕緣體的工序；通過(guò)用各向同性蝕刻法除去所述隔離絕緣體的所述突出部分的一部分，使所述突出部分的寬度小于所述溝的寬度的工序；在使所述突出部分的寬度小于所述溝的寬度的工序后，在所述半導(dǎo)體襯底的主表面上，形成從位于所述兩個(gè)隔離絕緣體之間的區(qū)域延伸至所述隔離絕緣體上的導(dǎo)電體膜的工序；通過(guò)除去所述導(dǎo)電體膜的上部表層直到所述隔離絕緣體的上部露出，形成由所述導(dǎo)電體膜構(gòu)成的、具有平坦的上部表面并位于所述隔離絕緣體之間的浮置電極的工序；以及通過(guò)用蝕刻法除去與所述浮置電極鄰接的所述隔離絕緣體的上部，使所述浮置電極的側(cè)面露出的工序。
6.如權(quán)利要求5所述的非易失半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于形成所述兩個(gè)溝的工序中包含，在所述半導(dǎo)體襯底的主表面上，形成由含緩沖導(dǎo)體膜層的疊層膜構(gòu)成的、在位于要形成所述兩個(gè)溝的區(qū)域上有開(kāi)口圖案的掩模層的工序，以及以所述掩模層為掩模，通過(guò)用各向異性蝕刻法除去所述半導(dǎo)體襯底的主表面的一部分，形成所述兩個(gè)溝的工序；在所述掩模層中，所述緩沖導(dǎo)體膜層的一部分在構(gòu)成所述開(kāi)口圖案的側(cè)面露出；形成所述隔離絕緣體的工序中包含，通過(guò)在所述掩模層存在的狀態(tài)下熱氧化所述兩個(gè)溝的壁面，形成構(gòu)成所述隔離絕緣體的第一氧化膜的工序，以及在所述第一氧化膜上，填充所述兩個(gè)溝而形成所述隔離絕緣體的第二氧化膜的工序；使所述突出部分的寬度小于所述溝的寬度的工序，包含除去所述掩模層的工序。
7.如權(quán)利要求5所述的非易失半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于形成所述兩個(gè)溝的工序中含有，在所述半導(dǎo)體襯底的主表面上，形成在位于要形成所述兩個(gè)溝的區(qū)域上有開(kāi)口圖案的掩模層的工序，在所述掩模層的構(gòu)成所述開(kāi)口圖案的側(cè)壁上形成側(cè)壁膜的工序，以及以所述掩模層與所述側(cè)壁膜為掩模，通過(guò)用各向異性蝕刻法除去所述半導(dǎo)體襯底的主表面的一部分，形成所述兩個(gè)溝的工序。
8.如權(quán)利要求5所述的非易失半導(dǎo)體存儲(chǔ)裝置的制造方法，其特征在于所述半導(dǎo)體襯底包含，形成了有所述浮置電極的存儲(chǔ)單元的存儲(chǔ)單元區(qū)，以及所述存儲(chǔ)單元區(qū)以外的區(qū)域即外圍電路區(qū)；所述制造方法包括，在所述外圍電路區(qū)中，在所述半導(dǎo)體襯底的主表面上形成別的溝的工序，以及在所述別的溝的內(nèi)部，形成設(shè)有比所述半導(dǎo)體襯底的主表面更向上方凸出的突出部分的別的隔離絕緣體的工序；在使所述浮置電極的側(cè)面露出的工序中，在所述別的隔離絕緣體上形成了保護(hù)膜的狀態(tài)下，用蝕刻法除去所述隔離絕緣體的上部。
全文摘要
本發(fā)明旨在獲得具有良好的電學(xué)特性的非易失半導(dǎo)體存儲(chǔ)裝置及其制造方法。本發(fā)明的半導(dǎo)體裝置設(shè)有含兩個(gè)溝(2a、2b)的半導(dǎo)體襯底(1)、在溝(2a、2b)的內(nèi)部形成的隔離氧化膜(5a、5b)、浮置柵極(7a～7c)、ONO膜(8)及控制柵電極(9)。隔離氧化膜(5a、5b)的上部表面的區(qū)域(33)成為下凸的曲面狀。浮置柵電極(7b)，從位于兩個(gè)溝之間的半導(dǎo)體襯底(1)的主表面上延伸至兩個(gè)隔離氧化膜(5a、5b)上部，且具有平坦的上部表面。ONO膜(8)，從浮置柵電極的上部表面延伸至浮置柵電極(7a～7c)的側(cè)面?？刂茤烹姌O(9)，從浮置柵電極(7a～7c)的上部表面延伸至浮置柵電極(7a～7c)的側(cè)面，在ONO膜(8)上形成。
文檔編號(hào)H01L21/8234GK1518110SQ03160149
公開(kāi)日2004年8月4日 申請(qǐng)日期2003年9月24日 優(yōu)先權(quán)日2003年1月24日
發(fā)明者角野潤(rùn), 清水悟 申請(qǐng)人:株式會(huì)社瑞薩科技