專利名稱：自對準接觸的側(cè)壁間隔片結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體器件，更具體地涉及自對準接觸(SAC)應(yīng)用的間隔片結(jié)構(gòu)及其形成方法。
背景技術(shù)：
隨著半導體器件越來越高度集成化，越來越難于在制造過程中保證適當?shù)膶Σ粶试６?。這部分地是由于光刻和蝕刻技術(shù)的局限。例如隨著電容器的節(jié)點接觸與其相鄰位線之間的間隔減少，越來越難于在位線之間形成接觸孔而不引起電短路之類的問題。
業(yè)內(nèi)進行了各種償試應(yīng)對這些問題，譬如使用自對準(SAC)工藝。圖1A至1E是截面圖，示出使用常規(guī)的SAC工藝形成存儲節(jié)點接觸的工藝。參見圖1A，在半導體基片(未示)上形成具有存儲節(jié)點接觸焊盤130的第一層間絕緣層120。在第一層間絕緣層120上形成第二層間絕緣層140。接著在第二層間絕緣層140上形成各含有一個位線150和封蓋層160的位線疊層155。
參見圖1B，在位線疊層155上和在第二中間層140上形成氮化硅層180。如圖1C所示，接著深蝕刻氮化硅層180，以形成單層的側(cè)壁間隔片180’。參見圖1D，在形成單層間隔片180’后，在包括深蝕刻的單層間隔片180’的位線疊層155上，和在第二中間層140上形成第三中間層190。參見圖1E，然后用深蝕刻的單層間隔片180’作為蝕刻停止層對第三中間層190構(gòu)圖，以形成常規(guī)的自對準存儲節(jié)點接觸孔200。
然而，可惜的是，例如圖1A至1E中所示的常規(guī)的SAC工藝有數(shù)個缺點。例如在形成單層間隔片180’的深蝕刻工藝過程中，以及在形成接觸孔200的蝕刻工藝中，可能通過蝕刻化學藥品過蝕刻(薄化)側(cè)壁間隔片180’。過蝕刻導致肩臺過蝕刻和/或肩臺弱化，這轉(zhuǎn)而導致沿位線150和存儲節(jié)點接觸焊盤130的電短路。在此術(shù)語“肩臺”指的是在接觸孔旁露出的側(cè)壁間隔片180’的最薄的部分。另外，由于在接觸孔200的形成過程中可能會過蝕刻單層間隔片180’，單層間隔片180’的厚度可能會變得非常薄。這增加了位線加載電容量，從而防礙進一步地集成存儲器件。
而且，作為較高集成密度的趨勢的一部分，接觸孔的高度不斷增加而接觸孔的孔徑在不斷減少，從而引起高寬比(高度與寬度的比)加大。從而難于完全填充深而窄的接觸孔，造成導線(例如位線)之間的中間介電層中的空洞。在清潔過程中(例如在濕清洗工藝過程中)這種空洞可能會擴大，造成位線150之間和/與相鄰的接觸焊盤130之間的橋接，這可能會引起短路。
因此需要有改進的半導體制造工藝，所述改進的工藝能夠增加蝕刻裕度或者肩臺寬度并且可能降低位線負載電容量，同時進一步減少肩臺損耗。

發(fā)明內(nèi)容
本發(fā)明首先提供一種有較可靠的自對準存儲節(jié)點接觸的半導體器件，和沒有上述問題的所述的半導體器件形成方法。
在一個實施方案中，相鄰的導電圖形形成在半導體基片上。導電圖形各有導線層和封蓋層。在相鄰的導電圖形之間形成第一間隔片形成層。所述第一間隔片形成層形成在封蓋層的頂表面與導線的底表面之間。在導電圖形上共形地形成第二間隔片形成層。在第二間隔片形成層上形成第一層間絕緣層。在第一層間絕緣層中形成開孔，延伸到第一間隔片形成層的一部分。用第二間隔片形成層作蝕刻掩模，蝕刻第一間隔片形成層的這個部分，以在導電圖形的側(cè)壁上與接觸孔同時形成單層間隔片。


從下面參照附圖詳細說明的優(yōu)選實施方案中會很容易理解本發(fā)明的上述目的、特征和優(yōu)點。
圖1A至1E是截面圖，示出現(xiàn)有技術(shù)形成自對準存儲節(jié)點接觸的方法的步驟；圖2A至2F是截面圖，示出本發(fā)明一個實施方案的自對準存儲節(jié)點接觸的形成方法的步驟；圖3A是平面圖，示出自對準存儲節(jié)點接觸；以及圖3B至3C是沿圖3A的A-A’、B-B’方向截面圖，示出本發(fā)明一個實施方案的自對準存儲節(jié)點接觸。
具體實施例方式
下面詳細說明本發(fā)明的各種實施方案，以提供對本發(fā)明的較全面的理解。然而，本領(lǐng)域普通技術(shù)人員將認識到本發(fā)明可以用各種其它的形式實踐。還應(yīng)當注意在本文中沒有示出和詳細說明各種公知的結(jié)構(gòu)和技術(shù)，以避免含混本發(fā)明的原理。
圖2A至2F示出根據(jù)本發(fā)明的一個實施方案的自對準存儲節(jié)點的工藝。首先參見圖2A，優(yōu)選地使用常規(guī)技術(shù)(例如低壓化學汽相淀積(LP-CVD)工藝或者高密度等離子化學汽相淀積(HDP-CVD)在半導體基片10上形成厚度約為1000-3000埃的第一層間絕緣層20。
還可以用其它適當?shù)慕殡姴牧闲纬傻谝粚娱g絕緣層20，譬如用硅酸硼磷玻璃(BPSG)、旋涂式玻璃(SOG)、等離子強化的氧化原硅酸四乙酯(PE-TEOS)、不摻雜的硅酸鹽玻璃(USG)。然后在第一層間絕緣層20中形成存儲節(jié)點接觸焊盤30以把有源區(qū)與要用本領(lǐng)域公知的工藝形成的存儲節(jié)點接觸進行電連接。
接著在存儲節(jié)點接觸焊盤30上和第一層間絕緣層20上形成第二層間絕緣層40。第二層間絕緣層40的厚度優(yōu)選地在約1000埃至3000埃之間的范圍內(nèi)。例如，優(yōu)選地采用化學機械拋光(CMP)法之類的平整技術(shù)平整第二層間絕緣層40，以改善光刻工藝的裕度。在平整工藝以后，第二層間絕緣層40的厚度優(yōu)選地約為2000埃。
在半導體基片10上形成具有側(cè)壁52的導電圖形55。導電圖形55各含有諸如位線50之類導線和封蓋層60(例如構(gòu)圖的位線掩模層)。位線50優(yōu)選地用諸如鎢之類的導電材料形成到約400至800埃的厚度。封蓋層60優(yōu)選地用氮化硅形成到約1000-3000埃的厚度。然而，封蓋層60可以用其它適當?shù)慕^緣材料形成。
轉(zhuǎn)向圖2B，優(yōu)選地在第二層間絕緣層40上導電圖形55之間形成第一間隔片形成層70。第一間隔片形成層例如可以用具有較低的電容率或者說介電常數(shù)的LP-CVD、BPSG、HDP，或者CVD氧化物形成。也可以使用其它合適的低介電常數(shù)的材料。例如，可以通過濕蝕刻工藝確定第一間隔片形成層70的高度。舉例來說，可以在導電圖形55上和第二層間絕緣層40上形成一層材料層以形成第一間隔片形成層70。然后在所得的結(jié)構(gòu)上進行蝕刻(例如濕蝕刻)以調(diào)節(jié)第一間隔片形成層70的高度。
接著，在封蓋層60的頂表面61與位線50的底表面51之間形成第一間隔片形成層70的頂表面。第一間隔片形成層70的頂表面71優(yōu)選地安排得實質(zhì)上低于封蓋層60的頂表面61，或者說在位線50的底表面51以上100至2000埃。另外，第一間隔片形成層70的頂表面71可以大致地安排在封蓋層60的頂表面61與位線50的底表面51之間的中途。
參見圖2C，可以使用常規(guī)的技術(shù)，譬如LP-CVD工藝在導電圖形55上形成共形的第二間隔片形成層80。第二間隔片形成層80可以優(yōu)選地用相對于形成第一間隔片形成層70的材料具有蝕刻選擇性的材料(例如二氧化硅)形成。第一間隔片形成層70優(yōu)選地具有比第二間隔片形成層80低的介電常數(shù)(較低電容率)。例如，第二間隔片形成層80可以用氮化硅形成到約200至600埃的厚度。本領(lǐng)域普通技術(shù)人員可以理解，可以用其它具有適當?shù)奈g刻速率和介電常數(shù)的材料，并且仍落入本發(fā)明的精神和范圍內(nèi)。
轉(zhuǎn)向圖2D，可以使用常規(guī)的技術(shù)，譬如LP-CVD、或者HDP CVD工藝等，在共形的第二間隔片形成層80上形成第三層間絕緣層90。第三層間絕緣層90優(yōu)選地相對于形成第二間隔片形成層80的材料具有蝕刻選擇性。第三層間絕緣層90優(yōu)選地用與形成第一間隔片形成層70的材料相似的材料形成。第三層間絕緣層90可以優(yōu)選地使用常規(guī)的整平技術(shù)進行整平。接著使用第二間隔片形成層80(見圖3C)作為蝕刻停止層，在第三層間絕緣層90中形成開孔92，露出第二第一間隔片形成層80的一部分。開孔92形成在相鄰的導電圖形55之間并且是與第二間隔片形成層80自對準。
參見圖2E，根據(jù)本發(fā)明的一個實施方案，可以優(yōu)選蝕刻或者去除露出的第二間隔片形成層80的部分，以露出第一間隔片形成層70的一部分(把開孔92延伸到第一間隔片形成層70的一部分)。
轉(zhuǎn)向圖2F，還可以在第一間隔片形成層70和第二層間絕緣層40中形成存儲節(jié)點接觸孔100。可以通過使用第二間隔片形成層80(具有未蝕刻的平坦頂部)作蝕刻掩模通過蝕刻第一間隔片形成層70和第二層間絕緣層40形成存儲節(jié)點接觸孔100。存儲節(jié)點接觸孔100伸過第二層間絕緣層40以暴露接觸焊盤30的部分。
在此工藝過程中，由于還使用第二間隔片形成層80作蝕刻掩模蝕刻第一間隔片形成層70的露出部分，形成單層間隔片85。術(shù)語“單層”指在導電圖形55的側(cè)壁上形成側(cè)壁間隔片的該層是在沒有疊在其上的另外的層的單一層。存儲節(jié)點接觸孔100優(yōu)選地與單層間隔片85自對準，并且安排在相鄰的導電圖形55之間。因此單層間隔片85是與存儲節(jié)點接觸孔100同時形成的。
在上述的現(xiàn)有技術(shù)中，SAC蝕刻工藝是從已經(jīng)回向蝕刻的間隔片180’開始。參見圖1D至1E。換言之，在其上形成第三絕緣層190以前并且在進行SAC接觸孔形成工藝以前，回向蝕刻氮化硅層180，以形成沒有未蝕刻的平坦部分位線間隔片180’。因此在SAC蝕刻工藝中它不容易得到足夠的肩臺寬度或者說蝕刻裕度。因此在現(xiàn)有技術(shù)中的位線間隔片180’易于受到較多的間隔片損耗，這可以導致意外的短路，例如在位線150與接觸焊盤130之間的短路。
反之，與現(xiàn)有技術(shù)不同，在根據(jù)本發(fā)明的上述實施方案中，在形成單層間隔片85前開始SAC蝕刻工藝。參見圖2C至2D。換言之，SAC蝕刻工藝以第二間隔片形成層80的部分(例如頂部)開始，留下未蝕刻的部分，因此與現(xiàn)有技術(shù)相比，其頂部具有較平坦的區(qū)域，和較厚的邊界部分。在形成存儲節(jié)點接觸孔100的工藝過程中首先暴露第二間隔片形成層80，然后在具有未蝕刻的平坦頂部的結(jié)構(gòu)上進行SAC蝕刻。因此，可以顯著地降低間隔片損耗(例如減少肩臺)。因此單層間隔片85不受到不可接受的損耗或者對其腐蝕。從而可以通過增加蝕刻裕度或者肩臺來防止導電圖形55與接觸焊盤30之間的意外短路。
在另一個實施方案(如在線形接觸的情況中)中，在與圖2D相應(yīng)的工藝過程中，可以較多地蝕刻第二間隔片形成層80的頂部，卻還是比現(xiàn)有技術(shù)有較厚的裕度。如在上個實施方案中，SAC蝕刻還是在形成間隔片前并且在形成覆蓋第二間隔片形成層80的第三層間絕緣層90以后開始。在此例中，還是與存儲節(jié)點接觸孔100同時地形成單層間隔片85。
接著在存儲節(jié)點接觸孔100內(nèi)形成接觸芯柱(圖中未示)，并且用本領(lǐng)域公知的方法與接觸焊盤30電連接。例如，可以在存儲節(jié)點接觸孔100內(nèi)淀積鎢之類的金屬。在此淀積之后，可以進行整平步驟，這可以包括CMP。
圖3A是自對準的存儲節(jié)點接觸孔100的平面圖。圖3B是沿圖3A的自對準的存儲節(jié)點接觸孔100的A-A’方向剖取的截面圖。圖C是沿圖3A的自對準的存儲節(jié)點接觸孔100的B-B’方向剖取的截面圖。
參見圖3B，根據(jù)上述工藝形成的單層間隔片85可以包括上部87和下部89。上部87優(yōu)選地含有與下部89不同的材料。這是因為下部89優(yōu)選地用第一間隔片形成層70形成，這包括例如，二氧化硅；上部87優(yōu)選地用第二間隔片形成層80形成，這包括例如氮化硅。
因此，與單獨地形成高介電常數(shù)的氮化硅間隔片相反地，可以通過結(jié)合相對地低介電常數(shù)的材料(例如二氧化硅)和相對地高介電常數(shù)材料(例如，氮化硅)，實質(zhì)上地降低導線(負載)寄生電容量(例如位線寄生電容量)。因此可以為每個位線添加較多的單元以提高單元陣列效率，從而增加產(chǎn)出率降低成本。
從而如圖3B所示，作為上述的工藝的結(jié)果，單層間隔片85形成在形成存儲節(jié)點接觸孔100的區(qū)域中。相反，如圖3C所示，在線B-B’伸過的區(qū)域內(nèi)，卻只有未蝕刻的層(沒有形成單層間隔片)。這是因為在形成存儲節(jié)點接觸孔100時和形成存儲節(jié)點接觸孔100處形成了單層間隔片85。
如果在半導體器件中進行這個工藝，因此非單元的區(qū)域(沒有單獨示出)會不包括如圖3C所示結(jié)構(gòu)的單層間隔片，而單元區(qū)域會包括上述的(圖3B)單層間隔片85。術(shù)語“非單元區(qū)域”指沒有存儲單元的半導體器件，例如外圍電路區(qū)，核心電路區(qū)，或者兩者。
盡管以上主要參照在位線側(cè)壁上形成間隔片描述了本發(fā)明，本發(fā)明的原理也可以應(yīng)用于其它的側(cè)壁間隔片結(jié)構(gòu)，譬如柵電極的結(jié)構(gòu)。本發(fā)明的原理也可以用于各種類型的半導體器件，包括DRAM、SRAM之類的存儲器，以及埋入式存儲器。本發(fā)明的原理可以用于各種類型的接觸，譬如線型接觸。所述的線型接觸可以通過，例如在中間介電層上形成具有成直角地跨過位線的線型溝的掩模圖形形成。用上述的方法在中間介電層中形成線型接觸孔。所述的線型接觸孔沿垂直于位線的方向延伸。然后在線型接觸孔中形成導電材料。接著把所得結(jié)構(gòu)整平，形成單個存儲節(jié)點接觸焊盤。
總之，所公開的實施方案可以形成高可靠性的SAC結(jié)構(gòu)。例如，用本發(fā)明的實施方案，可以減少肩臺的腐蝕(例如間隔片損耗或者封蓋層損耗)，從而增加對不準裕度或工藝裕度。還有可能降低位線負載電容量。因此，因為在形成第三層間絕緣層90之前，在導電圖形55之間并且在第二層間絕緣層40上形成第一間隔片形成層70，改進了間隙填充裕度并且可以顯著地降低高寬比(例如4∶1至2.5∶1)因此可以避免不希望的短路。
因此顯著地提高了半導體器件的可靠性。因此提高了產(chǎn)出率，并且降低了制造成本。
盡管參照其優(yōu)選實施方案說明和示出了本發(fā)明的原理，應(yīng)當理解，可以在安排和細節(jié)上修改本發(fā)明而不偏離這些原理。因此我們要求保護所有落入以下權(quán)利要求書中的修改和變形。
權(quán)利要求
1.一種形成半導體器件的方法，所述的方法包含在半導體基片上形成相鄰的導電圖形，導電圖形各有導線和封蓋層；在相鄰的導電圖形之間形成第一間隔片形成層，所述第一間隔片形成層形成在封蓋層的頂表面與導線的底表面之間；在導電圖形上共形地形成第二間隔片形成層；在第二間隔片形成層上形成第一層間絕緣層；在第一層間絕緣層中形成一個開孔，所述開孔延伸到第一間隔片形成層的一部分；以及用第二間隔片形成層作蝕刻掩模，蝕刻第一間隔片形成層的這個部分，以在導電圖形的側(cè)壁上形成單層間隔片。
2.如權(quán)利要求1所述的方法，其中第一間隔片形成層基本上在封蓋層的頂表面之下。
3.如權(quán)利要求1所述的方法，其中第一間隔片形成層的頂表面大致位于封蓋層的頂表面和導線的底表面的中間。
4.如權(quán)利要求1所述的方法，其中形成第一間隔片形成層包含淀積覆蓋在導電圖形上的介電層并且調(diào)節(jié)介電層的高度。
5.如權(quán)利要求4所述的方法，其中調(diào)節(jié)介電層的高度包含濕蝕刻介電層。
6.如權(quán)利要求1所述的方法，其中共形地形成第二間隔片形成層包含在第一間隔片形成層上形成第二間隔片形成層。
7.如權(quán)利要求1所述的方法，其中形成開孔包含暴露第二間隔片形成層的一部分；以及除去被暴露的第二間隔片形成層的部分以露出第一間隔片形成層的一部分。
8.如權(quán)利要求1所述的方法，其還包含在形成開孔以前整平第一層間絕緣層。
9.如權(quán)利要求1所述的方法，其中第二間隔片形成層具有相對于第一間隔片形成層的蝕刻選擇性。
10.如權(quán)利要求8所述的方法，其中整平的層間絕緣層具有相對于第二間隔片形成層的蝕刻選擇性。
11.如權(quán)利要求1所述的方法，其中蝕刻第一間隔片形成層的暴露部分同時形成與相鄰導電圖形之間的單層間隔片自對準的接觸孔。
12.如權(quán)利要求11所述的方法，其還包含在形成導電圖形前順序地在半導體基片上形成第二和第三層間絕緣層，所述的第二絕緣層具有形成于其中的接觸焊盤。
13.如權(quán)利要求12所述的方法，其中所述接觸孔還伸過第三層間絕緣層以露出接觸焊盤的部分。
14.如權(quán)利要求12所述的方法，其還包含在電連接到接觸焊盤的接觸孔中形成接觸芯柱。
15.如權(quán)利要求1所述的方法，其中開孔是用于線型節(jié)點接觸的。
16.如權(quán)利要求1所述的方法，其中單層間隔片含有上部和下部，上部含有與下部不同的材料。
17.如權(quán)利要求16所述的方法，其中所有的上部垂直地疊層在下部之上。
18.如權(quán)利要求1所述的方法，其中第二間隔片形成層在形成單層間隔片的過程中具有未蝕刻的和基本上平坦的部分。
19.一種形成半導體記憶器件的方法，所述的方法包含在半導體基片上形成第一層間絕緣層；在第一層間絕緣層中形成接觸焊盤；在第一層間絕緣層上形成第二層間絕緣層；在第二層間絕緣層上形成相鄰的位線疊層，所述位線疊層各含有位線和封蓋層；在第二層間絕緣層上相鄰的位線疊層之間形成第一間隔片形成層，第一間隔片形成層的頂表面基本上在位線疊層的頂表面以下；在第一間隔片形成層上和在位線疊層上共形地形成第二間隔片形成層；在共形的第二間隔片形成層上形成第三層間絕緣層；在第三層間絕緣層中形成一個開孔，以露出第二間隔片形成層的一部分；除去被暴露的第二間隔片形成層的部分，以露出第一間隔片形成層的一部分；以及在位線疊層的側(cè)壁上同時形成單層間隔片，以及與相鄰的位線疊層之間的單層間隔片自對準的接觸孔。
20.如權(quán)利要求19所述的方法，其中所述的開孔形成在相鄰的位線疊層之間，所述的開孔與第二間隔片形成層自對準。
21.如權(quán)利要求19所述的方法，其中同時形成單層間隔片和接觸孔包含使用第二間隔片形成層作蝕刻掩模，蝕刻第一間隔片形成層和第二層間絕緣層的暴露部分。
22.一種半導體器件，其包括單元區(qū)域和非單元區(qū)域，所述的單元區(qū)域含有半導體基片上的相鄰的第一導電圖形，第一導電圖形各有導線和封蓋層，第一導電圖形具有形成在其側(cè)壁上的單層間隔片，其中所述的單層間隔片含有上部和下部，上部含有與下部不同的材料，以及所述的非單元區(qū)域含有覆蓋在半導體基片上的相鄰的第二導電圖形，第二導電圖形各有導線和封蓋層；安置在相鄰的第二導電圖形之間的第一間隔片形成層，所述第一間隔片形成層形成在封蓋層的頂表面與導線的底表面之間；在第二導電圖形上共形地形成的第二間隔片形成層；以及在共形的第二間隔片形成層上形成的第一層間絕緣層，其中第一和第二間隔片形成層是在非單元一個區(qū)域中的相鄰的第二導電圖形之間未蝕刻的。
23.如權(quán)利要求22所述的半導體器件，其中所述下部具有基本上低于上部的介電常數(shù)。
24.如權(quán)利要求22所述的半導體器件，其中下部具有相對于上部的蝕刻選擇性。
25.如權(quán)利要求22所述的半導體器件，其中所有的上部垂直地疊層在下部上。
26.一種通過加工而形成的半導體器件，所述加工包括形成覆蓋在半導體基片上的相鄰的導電圖形，所述導電圖形各有導線和封蓋層；形成在相鄰的導電圖形之間的第一間隔片形成層，所述第一間隔片形成層形成在封蓋層的頂表面與導線的底表面之間；在導電圖形上共形地形成第二間隔片形成層；在第二間隔片形成層上形成第一層間絕緣層；在第一層間絕緣層中形成開孔，所述開孔延伸到第一間隔片形成層的一部分；以及用第二間隔片形成層作蝕刻掩模，蝕刻第一間隔片形成層的部分，從而在導電圖形的側(cè)壁上形成單層間隔片。
27.如權(quán)利要求26所述的器件，其中形成開孔包括暴露第二間隔片形成層的一部分；以及除去被暴露的第二間隔片形成層的部分，以露出第一間隔片形成層的一部分。
全文摘要
在一個實施方案中，形成覆蓋在半導體基片上的相鄰的導電圖形。所述導電圖形各有導線和封蓋層。在相鄰的線圖形之間形成第一間隔片形成層。在封蓋層的頂表面與導線的底表面之間形成所述第一間隔片形成層。在導電圖形上共形地形成的第二間隔片形成層。在共形的第二間隔片形成層上形成第一層間絕緣層。接著，在第一層間絕緣層中形成開孔，所述開孔延伸到第一間隔片形成層的部分上。用第二間隔片形成層作蝕刻掩模蝕刻第一間隔片形成層的一部分，從而在導電圖形的側(cè)壁上，與接觸孔同時地形成單層間隔片。
文檔編號H01L21/28GK1534724SQ0313280
公開日2004年10月6日 申請日期2003年7月21日 優(yōu)先權(quán)日2003年3月31日
發(fā)明者李東俊, 鄭泰榮, 李宰求 申請人:三星電子株式會社