專利名稱：金屬氧化物半導(dǎo)體晶體管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器及其制造方法；尤其涉及互補式金屬氧化物半導(dǎo)體(CMOS)晶體管及其制造方法。
背景技術(shù)：
互補式金屬氧化物半導(dǎo)體(CMOS)晶體管包括nMOS晶體管和pMOS晶體管。若CMOS晶體管用于建構(gòu)0.18微米及以下的存儲器的周邊電路，該CMOS晶體管包括具有柵極長度比最小線寬大的0.25微米及更大的nMOS及pMOS晶體管。上述的CMOS晶體管通過同時地形成表面通道nMOS晶體管的輕度摻雜漏極(LDD)，及埋入通道pMOS晶體管的沖擊(punch)停止層建構(gòu)而成。LDD區(qū)域和穿透停止層通過如磷的n型摻雜物的離子注入，在nMOS晶體管的形成區(qū)域和pMOS晶體管形成區(qū)域上形成，而無需掩模。
圖1A至1B為顯示制造CMOS晶體管的傳統(tǒng)工藝的剖面圖。
參照圖1A，在形成用于隔離半導(dǎo)體襯底11中的各個器件的器件隔離層后，n型阱13形成于半導(dǎo)體襯底11中pMOS晶體管區(qū)域之上，接著n型場停止層14形成于n型阱13中。p型阱15形成于半導(dǎo)體襯底11中nMOS區(qū)域之上，且p型場停止層16形成于p型阱15上。
在形成p型場停止層16后，柵極氧化層17和柵極電極18形成于提供pMOS晶體管和nMOS晶體管的半導(dǎo)體襯底11上的選定區(qū)域上。最后，通過使用覆蓋式離子注入法注入磷離子，且沉積氮化物層19于整個結(jié)構(gòu)上，而形成n型穿透停止層20于pMOS晶體管上，以及形成n型LDD摻雜層21于nMOS晶體管上。
參照圖1B，在氧化物層(未示出)沉積于整個結(jié)構(gòu)上后，接觸至柵極電極18橫向側(cè)的間隔壁22，通過回蝕工藝而形成。此時，氮化物層19和柵極氧化物層17同時以回蝕工藝應(yīng)用至半導(dǎo)體襯底11的頂部表面而處理。附圖標(biāo)記17A和19A，分別為保留氮化物層和保留柵極氧化物層。
再者，p型源極/漏極區(qū)域23通過離子注入p型雜質(zhì)于pMOS晶體管區(qū)域內(nèi)形成，且n型源極/漏極區(qū)域24通過離子注入n型雜質(zhì)于nMOS晶體管區(qū)域內(nèi)形成。
在圖1A和1B中，當(dāng)n型LDD摻雜層21形成于nMOS晶體管區(qū)域上時，n型穿透停止層20同時形成于pMOS晶體管區(qū)域上。
然而，在上述的制造CMOS晶體管的傳統(tǒng)方法中，因nMOS晶體管的LDD區(qū)域與pMOS晶體管的穿透停止層的形成條件相同，故無法獲得pMOS晶體管和nMOS晶體管的最佳特性。結(jié)果，nMOS晶體管和pMOS晶體管的特性中的一個會劣化。
此外，上述傳統(tǒng)方法，無法控制由各nMOS晶體管和pMOS晶體管所提供的短通道效應(yīng)，因為在上述0.15微米的存儲器件中外圍電路的柵極長度低于0.25微米。
例如，當(dāng)n型雜質(zhì)通過離子注入從而同時形成LDD區(qū)域和穿透停止層時，pMOS晶體管的短通道效應(yīng)，依照用于離子注入的n型雜質(zhì)的數(shù)量而被限制，然而，nMOS晶體管的短通道特性被降低。同時，當(dāng)n型雜質(zhì)以最小限度的增加數(shù)量做離子注入，以增加nMOS晶體管的驅(qū)動電流時，閾值電壓VT動態(tài)地增加，且驅(qū)動電流降低。因此，減少MOS晶體管的柵極長度為CMOS晶體管制造工藝設(shè)置了一項限制。
為克服上述的問題，另一項傳統(tǒng)CMOS晶體管的制造方法由TakashiHori等提出，“具有傾斜注入沖擊貫穿停止層(TIPS)的0.1微米CMOS技術(shù)”，IEDM，1994(后文中稱作Takashi)。Takashi教導(dǎo)制造具約0.1微米柵極長度的CMOS晶體管的方法。Takashi的方法獨立地施行離子注入以形成表面通道nMOS晶體管的沖擊停止結(jié)構(gòu)和使用不同掩模的埋入通道pMOS晶體管。
圖2為解釋Takashi的CMOS晶體管形成工藝的CMOS晶體管剖面圖。
參照圖2，柵極氧化物層25和柵極電極26，形成于半導(dǎo)體襯底24上，且間隔壁27形成于柵極電極26的兩個橫向側(cè)。LDD區(qū)域28形成于nMOS晶體管區(qū)域中柵極電極26的兩側(cè)邊緣。n+源極/漏極區(qū)域通過接觸LDD區(qū)域28而形成，且p型穿透停止層30通過施行硼(B)的傾斜離子注入于LDD區(qū)域28的底部形成。在pMOS晶體管區(qū)域中，形成p+源極/漏極區(qū)域31，且n型穿透停止層32通過傾斜離子注入磷(P)于p+源極/漏極區(qū)域31的一側(cè)上而形成。
Atsuki Hori等提出制造CMOS晶體管的另一項方法，其為“通過5keV離子注入和快速熱回火制造的具有極淺源極/漏極結(jié)的0.05微米CMOS”IEDM，1994(后文中稱作Atsuki)。Atsuki的方法教導(dǎo)制造nMOS晶體管和pMOS晶體管，通過使用自對準(zhǔn)袋式注入(SPI)和源極/漏極延伸(SDE)而具有0.5納米(nm)的柵極。
圖3為解釋Atsuki的形成工藝的CMOS晶體管剖面圖。
參照圖3，柵極氧化物層34與柵極電極35形成于半導(dǎo)體襯底33之上。同時，間隔壁36形成于柵極電極35的兩橫向側(cè)。n+型源極/漏極延伸區(qū)域37A形成在nMOS晶體管的柵極電極35的兩邊緣。n+型源極/漏極區(qū)域38A，通過接觸源極/漏極延伸區(qū)域37A而形成。p型自對準(zhǔn)袋式注入層通過傾斜注入硼(B)在n+源極/漏極延伸區(qū)域37A下形成。n型自對準(zhǔn)袋式注入層39B和P+源極/漏極延伸區(qū)域37B，形成于pMOS晶體管中柵極電極35的兩側(cè)邊緣。p+型源極/漏極區(qū)域38B通過接觸p+源極/漏極延伸區(qū)域37B和n型自對準(zhǔn)袋式層39B而形成。
如上所述，Atsuki及Takasi提供了最佳化nMOS晶體管及pMOS晶體管的特性的方法。然而，該等方法對每一nMOS晶體管區(qū)域及pMOS晶體管區(qū)域使用不同掩模。還要執(zhí)行如LDD摻雜工藝及源極/漏極延伸區(qū)域工藝的額外工藝。結(jié)果，制造工藝的復(fù)雜度增加，且制造費用同時增加。因此，上述的方法于制造半導(dǎo)體存儲器是不適合的。
特別地，對于Atuski法，砷(As)用于形成nMOS晶體管的源極/漏極延伸區(qū)域。結(jié)果，當(dāng)nMOS晶體管用于外圍電路中時，會引起針對熱載體的問題，而需要如外部電壓的較高驅(qū)動電壓。
因此，需要簡單且低成本的制造CMOS晶體管的方法，以實現(xiàn)0.15微米的半導(dǎo)體器件，其中該方法可維持nMOS晶體管及pMOS晶體管的最佳特性并防止熱載子的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的旨在提供，簡單且低成本的制造CMOS晶體管的方法，以抑制短通道效應(yīng)和熱載子效應(yīng)。
依照本發(fā)明的一項觀點，提供一種半導(dǎo)體器件，包括柵極電極和柵極氧化層，于半導(dǎo)體襯底上；間隔壁，形成于該層的側(cè)面上；第一導(dǎo)電類型源極/漏極區(qū)域，形成于半導(dǎo)體襯底內(nèi)的間隔壁的邊緣；第二導(dǎo)電類型穿透停止層，形成于半導(dǎo)體襯底內(nèi)的第一導(dǎo)電類型源極/漏極區(qū)域之間；第一導(dǎo)電類型源極/漏極延伸區(qū)域，占據(jù)自第一導(dǎo)電類型源極/漏極區(qū)域至柵極電極兩側(cè)的延伸區(qū)域；以及，第一導(dǎo)電類型輕度摻雜柵極(LDD)區(qū)域，緊鄰源極/漏極區(qū)域且圍繞源極/漏極延伸區(qū)域，其中第一導(dǎo)電類型LDD區(qū)域的結(jié)深度通過穿透停止層抑制。
依照本發(fā)明的另一項觀點，其同時提供一種半導(dǎo)體器件，包括具有nMOS區(qū)域和pMOS區(qū)域的半導(dǎo)體襯底；柵極電極與柵極氧化層，形成在各nMOS區(qū)域和pMOS區(qū)域之上；間隔壁，接觸至該層的側(cè)面；p型源極/漏極區(qū)域，通過排列在間隔壁的邊緣，形成于pMOS區(qū)域內(nèi)；n型源極/漏極區(qū)域，通過排列在間隔壁的邊緣，形成于nMOS區(qū)域內(nèi)；第一穿透停止層，通過重迭p型源極/漏極區(qū)域的底部而形成；第二穿透停止層，通過接觸p型源極/漏極區(qū)域的一側(cè)及間隔壁的底部上而形成；第三穿透停止層，通過接觸n型源極/漏極區(qū)域的一側(cè)而形成；源極/漏極延伸區(qū)域，通過接觸n型源極/漏極區(qū)域的一側(cè)及間隔壁的底部上而形成；以及，輕度摻雜漏極(LDD)區(qū)域，圍繞源極/漏極延伸區(qū)域。
依照本發(fā)明的又一項觀點，其同時提供一種制造CMOS晶體管的方法，包括a)形成n型阱區(qū)域，于半導(dǎo)體襯底內(nèi)；b)形成第一n型穿透停止層，于n型阱內(nèi)；c)形成p型阱區(qū)域，于n型阱區(qū)域內(nèi)；d)同時形成第一n型LDD區(qū)域，于p型阱區(qū)域內(nèi)，以及第二n型穿透停止層，于n型阱區(qū)域內(nèi)，通過離子注入雜質(zhì)至柵極電極當(dāng)作掩模；e)形成n型源極/漏極延伸區(qū)域，比第一LDD區(qū)域群中的一第一LDD區(qū)域具有高濃度雜質(zhì)；f)形成第二n型LDD區(qū)域，圍繞n型源極/漏極延伸區(qū)域；g)形成間隔壁，于柵極電極的一側(cè)；h)形成p型源極/漏極區(qū)域，接觸第一穿透停止層和第二穿透停止層；以及，i)形成n型源極/漏極區(qū)域，接觸源極/漏極延伸區(qū)域及第一和第二LDD區(qū)域。


本發(fā)明如上和其它目的以及特點，將會由下列優(yōu)選實施例的描述連同相關(guān)附圖而趨于明顯，其中
圖1A至1B為顯示制造CMOS晶體管的傳統(tǒng)工藝的剖面圖；圖2為解釋Takashi的CMOS晶體管形成工藝的CMOS晶體管剖面圖；圖3為解釋Atsuki的CMOS晶體管形成工藝剖面圖；圖4為依照本發(fā)明優(yōu)選實施例的CMOS晶體管的剖面圖；圖5A至5F為解釋依照本發(fā)明優(yōu)選實施例的制造CMOS晶體管方法的CMOS晶體管剖面圖；以及圖6A至6G為顯示依照本發(fā)明另一個優(yōu)選實施例的制造CMOS晶體管方法的剖面圖。
具體實施例方式
圖4為依照本發(fā)明優(yōu)選實施例的CMOS晶體管的剖面圖。
參照圖4，一柵極氧化物層52A形成于半導(dǎo)體襯底41的nMOS區(qū)域和pMOS區(qū)域上，且一柵極圖案通過依序堆疊一多硅晶層53、一金屬層54和一硬掩模層55而形成于柵極氧化物層52A上。一橫向氧化物56形成于多硅晶層53的橫向側(cè)，及一氮化物間隔壁57A形成于柵極圖案的周圍，且接觸至柵極氧化物層52A。一氧化物間隔壁64形成于氮化物間隔壁57A的兩側(cè)。在pMOS區(qū)域中的p+源極/漏極區(qū)域65及在nMOS區(qū)域中的n+源極/漏極區(qū)域66，通過對準(zhǔn)氧化物間隔壁64的邊緣而形成。第一n型穿透停止層46，通過彼此堆疊形成于p+源極/漏極區(qū)域65的底部之下，及第二n型穿透停止層58形成于p+源極/漏極區(qū)域65的一側(cè)上。一p型穿透停止層61形成于n+源極/漏極區(qū)域66的一側(cè)上。
一n+源極/漏極延伸區(qū)域62，通過接觸n+源極/漏極區(qū)域66的一側(cè)并延伸至柵極圖案的一側(cè)而形成。一第二LDD區(qū)域63圍繞n+源極/漏極延伸區(qū)域62。
如圖4所示，第二LDD區(qū)域63通過多次摻雜相同雜質(zhì)而具有多層結(jié)構(gòu)。n+源極/漏極延伸區(qū)域62和第二LDD區(qū)域63為電導(dǎo)體的等同雜質(zhì)摻雜層，且具有不同的擴(kuò)散速率。第二LDD區(qū)域63延伸得比n+源極/漏極延伸區(qū)域62快。n+源極/漏極延伸區(qū)域62為砷(As)摻雜層，且第二LDD區(qū)域63為磷(P)摻雜層。第二LDD區(qū)域63的雜質(zhì)濃度比n+源極/漏極區(qū)域66和n+源極/漏極延伸區(qū)域62的雜質(zhì)濃度相對低。
圖5A至5F為解釋依本發(fā)明優(yōu)選實施例的制造CMOS晶體管方法的CMOS晶體管剖面圖。
如圖5A所示，一器件隔離層43形成于半導(dǎo)體襯底41上。硅局部氧化技術(shù)(LOCOS)或淺溝槽隔離技術(shù)(STI)被使用，以形成器件隔離層43。
在形成器件隔離層43后，第一掩模43形成。第一掩模43通過涂布光敏薄膜于襯底41上并經(jīng)過曝光和顯影工藝圖案化光敏薄膜，而開放pMOS區(qū)域。在形成第一掩模43后，n型阱44和n型p通道堆砌(file)停止層45，通過離子注入磷(P)離子于pMOS區(qū)域上而依序形成。磷為n型雜質(zhì)。
再者，第一n型穿透停止層46通過離子注入如砷(As)或銻(Sb)等重離子種類的n型雜質(zhì)，而形成于pMOS區(qū)域的通道形成區(qū)域的底部。在形成第一n型穿透停止層46后，p型p通道離子注入層47通過離子注入p型雜質(zhì)形成于導(dǎo)體襯底41之下，以控制pMOS晶體管的閾值電壓。
n型阱44的離子注入深度為最深，n型p通道堆砌停止層45、第一n型穿透停止層46及p型p通道離子注入層47的注入深度依序逐漸變淺。
如圖5B所示，在移除第一掩模43后，第二掩模48通過涂布光敏薄膜于pMOS區(qū)域以外的襯底41上并經(jīng)過曝光和顯影工藝圖案化光敏薄膜，而開放nMOS區(qū)域。
再者，p型雜質(zhì)通過使用第二掩模層48，注入離子至開放的nMOS區(qū)域以依序形成p型阱49和p型n通道場停止層50。在形成p型n通道場停止層50后，p型n通道離子注入層51通過注入離子p型雜質(zhì)形成于導(dǎo)體襯底41表面附近，以控制nMOS晶體管的閾值電壓。p型阱49的離子注入深度為最深，p型n通道場停止層50及p型n通道離子注入層51的注入深度依序變淺。
如圖5C所示，在移除第二掩模48后，柵極氧化物層52形成于半導(dǎo)體襯底41上。上述柵極氧化物層52、多晶硅層53、金屬層54和硬掩模55硅依序堆疊。
再者，硬掩模55、金屬層54和多晶硅層53通過同時使用柵極掩模(未示出)而圖案化，或在硬掩模55首先圖案化后，金屬層54和多晶硅層53同時形成。
金屬層54和多晶硅層53的柵極電極，可以是多單一多晶硅層，然而多晶硅層和金屬層的堆疊層是為了高速操作和電極的電阻率。擴(kuò)散阻擋層、鎢的堆疊層如WN/W及(TiN/W)和硅化鎢，用來作為金屬層54。
再者，施行柵極再氧化工藝，以通過用于柵極圖案的蝕刻工藝修復(fù)柵極氧化物層52的損傷。在柵極再氧化工藝后，因多晶硅層53的橫向側(cè)被氧化，氧化物(后文中稱橫向氧化物)形成于多晶硅層53的兩橫向例。
柵極再氧化工藝修復(fù)在蝕刻柵極圖案時的微小溝痕和柵極氧化物層52的損失，并氧化柵極氧化物層52表面上保留的蝕刻殘余。同時，在柵極圖案邊緣的柵極氧化物層52的厚度被增加，以增加可靠度。
在柵極再氧化工藝后，氮化物層57沉積于整個表面上。氮化物層57和橫向氧化物56構(gòu)成偏移(offset)間隔壁。
再者，第二n型穿透停止層58形成于pMOS區(qū)域上，且第一LDD區(qū)域59同時通過離子注入n型雜質(zhì)(P)形成于氮化物層57的整個表面，而無需掩模處理。
如圖5D所示，第三掩模60的形成是，通過涂布光敏薄膜于磷離子已注入于其上的上述結(jié)構(gòu)整個表面上并經(jīng)過曝光和顯影工藝圖案化光敏薄膜。第三掩模60開放nMOS區(qū)域且關(guān)閉pMOS區(qū)域。在形成第三掩模60后，nMOS晶體管的p型穿透停止層61的形成是通過以傾斜角度注入p型雜質(zhì)于經(jīng)由第三掩模60所露出的nMOS區(qū)域上。p型穿透停止層61位于第一LDD區(qū)域的下方。
參照圖5E，n+型源極/漏極延伸區(qū)域62，通過不移除第三掩模60，而離子注入高濃度的砷(As)而形成。第二LDD區(qū)域63通過離子注入磷(P)而形成。
第二LDD區(qū)域63的深度與第一LDD區(qū)域59相同或比其淺，且比n+型源極/漏極延伸區(qū)域62深。第一和第二LDD區(qū)域的雜質(zhì)濃度很低。
由于第一LDD區(qū)域59和第二LDD區(qū)域63相同，第一LDD區(qū)域59的解釋在此省略，而第二LDD區(qū)域63的解釋如下。
最后，第二LDD區(qū)域63具有包圍n+型源極/漏極延伸區(qū)域62的構(gòu)型。
此時，磷的離子注入，以具有90°或在兩方向或多重注入方向以0°至15°的較低的傾斜角度。通過合并上述兩項方法而離子注入磷亦為可能。
參照圖5F，在移除第三掩模60后，氧化物層沉積于整個表面上。氧化物間隔壁64通過蝕刻表面而形成于整個表面上。此時，氮化物層和柵極氧化層同時蝕刻，且保留以作為氮化物層間隔壁57A和柵極氧化層52A。
再者，源極/柵極區(qū)域通過使用另一掩模于各晶體管區(qū)域上形成。例如，p+源極/漏極區(qū)域65通過離子注入高濃度p型雜質(zhì)而形成，且n+源極/漏極區(qū)域66通過離子注入高濃度n型雜質(zhì)而形成。
圖6A至6G為解釋依照本發(fā)明另一優(yōu)選實施例的制造CMOS晶體管方法的CMOS晶體管剖面圖。圖6A至6G圖亦顯示，若DRAM和CMOS晶體管形成于外圍電路II上，nMOS晶體管形成于單胞區(qū)域I上。
此后，在單胞區(qū)域I中的pMOS晶體管的區(qū)域為單胞區(qū)域。在外圍電路II中的pMOS晶體管的區(qū)域為pMOS區(qū)域，及在外圍電路II中的nMOS晶體管的區(qū)域為nMOS區(qū)域。
參照圖6A，單胞區(qū)域I和外圍電路單元II在單胞區(qū)域I和外圍電路單元II已定義的半導(dǎo)體襯底71上隔離。器件隔離層72形成以隔離各單元器件。LOCOS法和STI法可被用于形成器件隔離層72。
再者，光敏薄膜涂布在半導(dǎo)體襯底71上，且通過曝光和顯影工藝圖案化，以形成露出外圍電路單元II中pMOS區(qū)域的第一掩模73。在第一掩模73形成后，n型阱74和n型p通道場停止層75通過離子注入n型雜質(zhì)磷(P)而形成。
重離子類型的n型雜質(zhì)，如砷(As)和銻(Sb)，離子注入至pMOS區(qū)域，以形成第一n型穿透停止層76。在形成第一n型穿透停止層76后，p型p通道離子注入層77通過離子注入p型雜質(zhì)形成于半導(dǎo)體襯底71表面之下，以控制pMOS晶體管的閾值電壓。
n型阱74的離子注入深度為最深，離子注入深度依n型p通道場停止層75、第一n型穿透停止層76和p型p通道離子注入層77的順序而變淺。
參照圖6B，在移除第一掩模層73后，第二掩模層78形成于除了pMOS區(qū)域外的半導(dǎo)體襯底71上，其通過涂布光敏薄膜并經(jīng)過曝光和顯影工藝圖案化光敏薄膜而形成。即，第二掩模層78露出單胞區(qū)域I和外圍電路單元II的nMOS區(qū)域，再者，一p型阱79和p型n通道場停止層80，通過離子注入p型雜質(zhì)于第二掩模層78所露出的單胞區(qū)域I和nMOS區(qū)域而形成。p型n通道離子注入層81通過離子注入p型雜質(zhì)而形成，以控制nMOS晶體管的閾值電壓。p型阱的離子注入深度為最深，且離子注入深度依p型n通道場停止層80、p型n通道離子注入層81的順序而變淺。
參照圖6C所示，在移除第二掩模層78后，第三掩模層82的形成是通過涂布光敏薄膜并經(jīng)過曝光和顯影工藝圖案化光敏薄膜。第三掩模層82露出單胞區(qū)域I。在形成第三掩模層82后，閾值電壓控制層83通過離子注入p型雜質(zhì)于露出的單胞區(qū)域I而形成，以控制單胞晶體管的閾值電壓。
參照圖6D，在移除第三掩模層82后，柵極氧化物層84形成于半導(dǎo)體的襯底71上。多晶硅層85、金屬層86和硬掩模87堆疊于柵極氧化物層84之上。
柵極圖案通過依序堆疊多晶硅層85、金屬層86和硬掩模87而形成。多晶硅層85、金屬層86和硬掩模87通過使用柵極掩模(未示出)而同時圖案化，或硬掩模87首先圖案化，而多晶硅層85和金屬層86同時圖案化。
包括多晶硅層85和金屬層86的柵極電極，可以是多單層的多晶硅層，然而，多晶硅層和金屬層的堆疊層是為了高速操作和電極的電阻率。擴(kuò)散阻擋層和鎢的堆疊層如WN/W及TiN/W和硅化鎢，用來作為金屬層。
再者，施行柵極再氧化工藝，通過用于柵極圖案的蝕刻工藝以修復(fù)柵極氧化物層84的損傷。在柵極再氧化工藝后，因多晶硅層85的橫向側(cè)被氧化，而氧化物(后文中稱橫向氧化物)形成于多晶硅層85的兩橫向側(cè)。
柵極再氧化工藝修復(fù)在蝕刻柵極圖案時的微小溝痕和柵極氧化物層84的損失，并氧化柵極氧化物層84上保留的蝕刻殘余。同時，在柵極圖案邊緣的柵極氧化物層84的厚度被增加，以增加可靠度。
在柵極再氧化工藝后，氮化物層89形成于整個表面上。氮化物層89和橫向氧化物88，建構(gòu)成第一偏移間隔壁。
再者，第二n型穿透停止層90形成于外圍電路單元II的pMOS區(qū)域上，且在外圍電路單元II中nMOS區(qū)域上的第一LDD區(qū)域92和單胞晶體管的LDD區(qū)域91同時通過離子注入如磷的n型雜質(zhì)形成于氮化物層89的整個表面，而無需掩模處理。
如圖6E所示，第四掩模93的形成是，通過涂布光敏薄膜于磷離子已注入于其上的上述結(jié)構(gòu)整個表面上，并經(jīng)過曝光和顯影工藝圖案化光敏薄膜。第四掩模開放外圍電路單元II的nMOS區(qū)域且關(guān)閉pMOS區(qū)域和單胞晶體管區(qū)域。在形成第四掩模93后，nMOS晶體管的p型穿透停止層94通過傾斜角度注入p型雜質(zhì)。p型穿透停止層94位于第一LDD區(qū)域92下方。
參照圖6F，n+型源極/漏極延伸區(qū)域95，通過不移除第四掩模93時離子注入高濃度的砷(As)而形成。第二LDD區(qū)域96通過離子注入磷(P)而形成。
第二LDD區(qū)域96的深度與第一LDD區(qū)域92相同或比其淺，且比n+型源極/漏極延伸區(qū)域95深。第一和第二LDD區(qū)域92和96的雜質(zhì)濃度很低。
由于第一LDD區(qū)域92和第二LDD區(qū)域96相同，第一LDD區(qū)域92的解釋在此省略，而第一LDD區(qū)域96的解釋如下。
最后，第二LDD區(qū)域96具有包圍n+型源極/漏極延伸區(qū)域95的構(gòu)形。
此時，磷的離子注入，以具有90°或在兩方向或多重注入方向以0°至15°的較低的傾斜角度，以形成第二LDD區(qū)域96。
參照圖6G，在移除第四掩模93后，氧化物層沉積于上述結(jié)構(gòu)的整個表面上。氧化物層97通過施行回蝕工藝至整個表面，或施行回蝕工藝并使用掩模覆蓋單胞區(qū)域而形成。此時，氮化物層和柵極氧化層同時蝕刻，且被保留以作為氮化物層間隔壁89A和柵極氧化層84A。
再者，源極/柵極區(qū)域通過使用另一掩模于各晶體管區(qū)域上而形成。例如，p+源極/漏極區(qū)域98通過離子注入高濃度p型雜質(zhì)而形成，且n+源極/漏極區(qū)域99通過離子注入高濃度n型雜質(zhì)而形成。
此時，因單胞晶體管的n+源極/漏極區(qū)域100，在大量離子注入時，會有新問題，采用自動沉積法用于形成n+源極/漏極區(qū)域100。自動沉積法使用來自已摻雜多晶硅栓柱或已摻雜epi硅栓柱的熱擴(kuò)散。
如上所述的方法，可制造包括以重離子注入形成的第一穿透停止層46和76以及用以離子注入磷的第二穿透停止層58和90的雙重穿透停止層結(jié)構(gòu)的埋入通道pMOS晶體管。此雙重穿透停止層結(jié)構(gòu)可防止pMOS晶體管的短通道效應(yīng)，且使生產(chǎn)具100納米(nm)的柵極長度的pMOS晶體管為可能。
因此，本發(fā)明可生產(chǎn)低成本的短通道CMOS晶體管。
同時，外圍電路單元II的nMOS晶體管具有獨立LDD結(jié)構(gòu)，因第二LDD區(qū)域分離地形成于通過注入磷離子形成的第一LDD區(qū)域后。因此，nMOS晶體管可被獨立控制。
更進(jìn)一步，nMOS晶體管的熱載子問題被限制，因周邊電路單元的nMOS晶體管具有包圍摻雜砷的n+源極/漏極區(qū)域的摻雜磷的第二LDD區(qū)域此時，具有雙重LDD區(qū)域和源極/漏極延伸區(qū)域的nMOS晶體管的短通道特性，與具有源極/漏極延伸區(qū)域的nMOS晶體管相比，通過磷的側(cè)面延伸而降低，然而，側(cè)面延伸并非嚴(yán)重問題，因雙重LDD層的摻雜濃度較低，且因p型穿透停止層位于雙重LDD層之下，可被充分的限制的是雙重LDD層的結(jié)變深。因此，由磷的側(cè)面延伸所導(dǎo)致的劣化，在本發(fā)明中并不會發(fā)生。
其次，若使用薄氧化層和氮化物層的篩層的低能量離子注入，雙重LDD層的結(jié)深度可被實現(xiàn)為20納米(nm)。結(jié)果，因雙重LDD層的結(jié)深度滿足70納米nMOS和70納米單胞晶體管的需求，70納米nMOS和70納米單胞晶體管可被實現(xiàn)。
本發(fā)明可用于制造具三阱結(jié)構(gòu)的CMOS器件，具有一埋入摻雜層以防止閂鎖的半導(dǎo)體襯底的CMOS器件，一用于具有埋入摻雜層以防止閂鎖(1atch-up)的半導(dǎo)體結(jié)構(gòu)的CMOS器件，一實現(xiàn)在外延生長的晶片上具有埋入摻雜層以防止閂鎖的CMOS器件和用于SOI電路板的CMOS器件。
本發(fā)明可制造具低成本和簡單工藝的CMOS晶體管。因施行雙重穿透停止層，其亦可獨立控制nMOS和CMOS的特性。
同時，通過本發(fā)明，可實現(xiàn)具有70納米柵極的表面通道nMOS和具有0.1微米柵極的埋入通道pMOS的CMOS晶體管，且具有較少制作工藝。
其次，本發(fā)明提供產(chǎn)生LDD區(qū)域的方法，因低濃度摻雜LDD區(qū)域包圍高濃度源極/漏極延伸區(qū)域，其可限制由nMOS的熱載子效應(yīng)導(dǎo)致的劣化。
其次，本發(fā)明提供生產(chǎn)具增強性能CMOS晶體管的方法，由于短通道特性和操作功率可通過pMOS區(qū)域的雙重穿透停止層而受控制，及nMOS區(qū)域的操作功率亦可通過結(jié)合第一LDD區(qū)域和第二LDD區(qū)域的雙重LDD區(qū)域的雜質(zhì)濃度而受控制。
雖然本發(fā)明依照特定的優(yōu)選實施例而敘述，本領(lǐng)域技術(shù)人員可以在不偏離本發(fā)明權(quán)利要求的范疇內(nèi)，作各種的變化和修正是極為明顯的。
權(quán)利要求
1.一種半導(dǎo)體，包括一柵極電極和一柵極氧化層，位于一半導(dǎo)體襯底上；間隔壁，形成于該層的側(cè)面；一第一導(dǎo)電類型源極/漏極區(qū)域，形成于該半導(dǎo)體襯底內(nèi)該間隔壁的邊緣；一第二導(dǎo)電類型穿透停止層，形成于該半導(dǎo)體襯底中的該第一導(dǎo)電類型源極/漏極區(qū)域之間的區(qū)域中；一第一導(dǎo)電類型源極/漏極延伸區(qū)域，占據(jù)自該第一導(dǎo)電類型源極/漏極區(qū)域至該柵極電極兩邊的延伸區(qū)域；以及一第一導(dǎo)電類型輕度摻雜漏極區(qū)域，毗鄰該源極/漏極區(qū)域且圍繞該源極/漏極延伸區(qū)域，其中，該第一導(dǎo)電類型輕度摻雜漏極區(qū)域的結(jié)深度由該穿透停止層限制。
2.如權(quán)利要求1所述的半導(dǎo)體，其中，該第一導(dǎo)電類型輕度摻雜漏極區(qū)域與該第一導(dǎo)電類型源極/漏極區(qū)域及該第一導(dǎo)電類型源極/漏極延伸區(qū)域相比，具有較低雜質(zhì)濃度。
3.如權(quán)利要求1所述的半導(dǎo)體，其中，該第一導(dǎo)電類型源極/漏極延伸區(qū)域的厚度比該第一導(dǎo)電類型源極/漏極區(qū)域薄，且該第一導(dǎo)電類型輕度摻雜漏極區(qū)域的深度比該第一導(dǎo)電類型源極/漏極延伸區(qū)域深、并比該源極/漏極區(qū)域淺。
4.如權(quán)利要求1所述的半導(dǎo)體，其中，該第一導(dǎo)電類型輕度摻雜漏極區(qū)域至少具有圍繞該第一導(dǎo)電類型源極/漏極延伸區(qū)域的雙重結(jié)構(gòu)。
5.如權(quán)利要求1所述的半導(dǎo)體，還包括一第二導(dǎo)電類型場停止層，其比該第二導(dǎo)電類型穿透停止層深；以及一第二導(dǎo)電類型阱區(qū)域，其比該第一導(dǎo)電類型場停止層深。
6.如權(quán)利要求1所述的半導(dǎo)體，其中，該第一導(dǎo)電類型源極/漏極延伸區(qū)域和該第一導(dǎo)電類型輕度摻雜漏極區(qū)域為具有不同擴(kuò)散速率的導(dǎo)電類型雜質(zhì)摻雜層，且該第一導(dǎo)電類型輕度摻雜漏極區(qū)域中雜質(zhì)的擴(kuò)散速率較快。
7.如權(quán)利要求6所述的半導(dǎo)體，其中，砷被注入該第一導(dǎo)電類型源極/漏極延伸區(qū)域，且磷被注入該第一導(dǎo)電類型輕度摻雜漏極區(qū)域。
8.一種半導(dǎo)體器件，包括一具有n型金屬氧化物半導(dǎo)體區(qū)域和p型金屬氧化物半導(dǎo)體區(qū)域的半導(dǎo)體襯底；一柵極電極及一柵極氧化層，形成在每一個該n型金屬氧化物半導(dǎo)體區(qū)域和p型金屬氧化物半導(dǎo)體區(qū)域上；間隔壁接觸至該層的側(cè)面；一p型源極/漏極區(qū)域，通過排列在該間隔壁的邊緣，形成于該p型金屬氧化物半導(dǎo)體區(qū)域內(nèi)；一n型源極/漏極區(qū)域，通過排列在該間隔壁的邊緣，形成于該n型金屬氧化物半導(dǎo)體區(qū)域內(nèi)；一第一穿透停止層，通過重疊在該p型源極/漏極區(qū)域的底部上而形成；一第二穿透停止層，通過接觸該p型源極/漏極區(qū)域的一側(cè)且而形成在該間隔壁的底部上；一第三穿透停止層，通過接觸該n型源極/漏極區(qū)域的一側(cè)而形成；一源極/漏極延伸區(qū)域，通過接觸該n型源極/漏極區(qū)域的一側(cè)且而形成在該間隔壁的底部上；以及一輕度摻雜漏極區(qū)域，圍繞該源極/漏極延伸區(qū)域。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，該輕度摻雜漏極區(qū)域通過多次摻雜相同雜質(zhì)而具有多層結(jié)構(gòu)。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其中，該源極/漏極延伸區(qū)域和該輕度摻雜漏極區(qū)域為具有不同擴(kuò)散速率的導(dǎo)電類型雜質(zhì)摻雜層，且該第一導(dǎo)電類型輕度摻雜漏極區(qū)域中雜質(zhì)的擴(kuò)散速率較快。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中，該源極/漏極延伸區(qū)域為砷摻雜層，該輕度摻雜漏極區(qū)域為磷摻雜層。
12.如權(quán)利要求8所述的半導(dǎo)體器件，其中，該輕度摻雜漏極區(qū)域的雜質(zhì)濃度比該n型源極/漏極區(qū)域及該源極/漏極延伸區(qū)域低。
13.如權(quán)利要求8所述的半導(dǎo)體器件，其中該第一穿透停止層為砷摻雜層，且該第二穿透停止層為磷摻雜層。
14.一種制造互補式金屬氧化物半導(dǎo)體晶體管的方法，包括(a)形成一n型阱區(qū)域于一半導(dǎo)體襯底內(nèi)；(b)形成一第一n型穿透停止層于該n型阱內(nèi)；(c)形成一p型阱區(qū)域于該n型阱區(qū)域內(nèi)；(d)通過離子注入雜質(zhì)至柵極電極，同時形成第一n型輕度摻雜漏極區(qū)域于該p型阱區(qū)域內(nèi)，及第二n型穿透停止層于該n型阱區(qū)域內(nèi)，當(dāng)作掩模；(e)形成一具有比該多個第一輕度摻雜漏極區(qū)域中的第一輕度摻雜漏極區(qū)域高的雜質(zhì)濃度的n型源極/漏極延伸區(qū)域；(f)形成一圍繞該n型源極/漏極延伸區(qū)域的第二n型輕度摻雜漏極區(qū)域；(g)形成一間隔壁于該柵極電極的一側(cè)；(h)形成接觸該第一穿透停止層和該第二穿透停止層的p型源極/漏極區(qū)域；以及(i)形成接觸該源極/漏極延伸區(qū)域及該第一和第二輕度摻雜漏極區(qū)域的n型源極/漏極區(qū)域。
15.如權(quán)利要求14所述的方法，其中，該第二輕度摻雜漏極區(qū)域的深度與該第一輕度摻雜漏極區(qū)域相同或比其深。
16.如權(quán)利要求14所述的方法，更包括(j)于該第一輕度摻雜漏極區(qū)域形成后，在該第一輕度摻雜漏極區(qū)域底部形成第一p型穿透停止層。
17.如權(quán)利要求14所述的方法，其中，該第一和第二輕度摻雜漏極區(qū)域的雜質(zhì)濃度比該源極/漏極延伸區(qū)域低。
18.如權(quán)利要求14所述的方法，其中，該第一和第二輕度摻雜漏極區(qū)域通過離子注入第一n型雜質(zhì)而形成，且該源極/漏極延伸區(qū)域通過離子注入第二n型雜質(zhì)而形成，其中該第一n型雜質(zhì)比該第二n型雜質(zhì)散播得更快。
19.如權(quán)利要求14所述的方法，其中，該第一n型雜質(zhì)為磷，且該第二n型雜質(zhì)為砷。
20.如權(quán)利要求14所述的方法，其中，該第一穿透停止層通過離子注入砷或銻而形成。
21.如權(quán)利要求14所述的方法，其中，步驟(e)離子注入磷至整個表面。
全文摘要
本發(fā)明公開了一種互補式金屬氧化物半導(dǎo)體晶體管及其制造方法。本發(fā)明提供制造具有增強式性能互補式金屬氧化物半導(dǎo)體晶體管的方法，由于短通道特性和操作功率可通過p型金屬氧化物半導(dǎo)體區(qū)域的雙重穿透停止層而受控制，及n型金屬氧化物半導(dǎo)體的操作功率也可通過第一輕度摻雜漏極區(qū)域和第二輕度摻雜漏極區(qū)域所組成的雙重輕度摻雜漏極區(qū)域的摻雜物濃度而受控制。
文檔編號H01L21/265GK1459861SQ03108679
公開日2003年12月3日 申請日期2003年4月3日 優(yōu)先權(quán)日2002年5月24日
發(fā)明者孫容宣, 柳昌雨, 李政燁 申請人:海力士半導(dǎo)體有限公司