專利名稱：具有位于基底內(nèi)的選擇柵極的閃存單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一半導(dǎo)體裝置及其制作過程，特別是涉及一具有位于基底內(nèi)的選擇柵極的閃存單元及其制造方法。
背景技術(shù)：
閃存(flash memory)是一種非揮發(fā)性(non-volatile)內(nèi)存。閃存的優(yōu)點(diǎn)是其可針對整個(gè)內(nèi)存區(qū)塊進(jìn)行擦除，且擦除速度快，約只需1至2秒。因此，近年來，閃存已被廣泛地運(yùn)用于電子消費(fèi)性產(chǎn)品，例如數(shù)字相機(jī)、數(shù)字?jǐn)z影機(jī)、行動電話、手提電腦、隨身聽、個(gè)人電子助理(PDA；personal digitalassistant)等產(chǎn)品上。
通常，閃存單元具有兩個(gè)柵極，一為浮置柵極(floating gate)，其功用為儲存電荷；二為控制柵極(control gate)，其功用為控制數(shù)據(jù)的輸入和輸出。浮置柵極的位置在控制柵極的下，由于與外部電路并沒有連接而處于浮置狀態(tài)?？刂茤艠O則通常與字符線(word line)連接。
而快閃存儲單元的擦除、寫入、讀取等操作，包含將電子注入浮置柵極、或者將電子自浮置柵極移除等動作。而對于控制柵極、源極、漏極以及基底施加不同的電壓組合，便可控制此存儲單元的擦除、寫入、讀取操作。而為能提升存儲單元的操作效能，有時(shí)會采用分離柵極結(jié)構(gòu)。
請參照圖1，其顯示設(shè)置于一p型半導(dǎo)體基底12上具有經(jīng)n型摻雜的源極20及漏極22的先前閃存單元10的示意圖。于基底12與控制柵極16間設(shè)置有一浮置柵極14，上述兩柵極皆層迭于源極20以及漏極22間的部份柵信道區(qū)域上。此外，作為尋址電極(addressing electrode)用途的一選擇柵極18形成于控制柵極16上且部份覆蓋于未被浮置柵極14與控制柵極16所覆蓋的柵通道上。當(dāng)擦除此閃存單元10時(shí)，可于控制柵極16上施加一高電壓(約50伏特)，將儲存于浮置柵極14內(nèi)的電荷借由Fowler-Nordheim隧穿效應(yīng)穿過這些柵極間的介電層(未示出)移除。由于選擇柵極18的存在，當(dāng)浮置柵極14被過度擦除時(shí)，選擇柵極18將會關(guān)閉此存儲單元而不會造成于此閃存單元10內(nèi)的漏電流形成，可有效避免閃存單元10遭過度擦除的問題，并提升閃存單元擦除及寫入的次數(shù)。而圖1所示的由一浮置柵極14以及一選擇柵極18串聯(lián)的結(jié)構(gòu)即為所謂的分離柵極結(jié)構(gòu)。
由于上述具有分離柵極結(jié)構(gòu)的快閃存儲單元的選擇柵極至少必須能覆蓋漏極(或源極)與浮置柵極間的距離，使得此存儲單元比不具有選擇柵極的快閃存儲單元具有較大的組件尺寸，與當(dāng)今半導(dǎo)體工業(yè)中所強(qiáng)調(diào)的組件縮小化及集成度提升等組件的設(shè)計(jì)理念，上述分離柵極結(jié)構(gòu)并不符合現(xiàn)今半導(dǎo)體工業(yè)中組件縮小化的設(shè)計(jì)趨勢。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要任務(wù)就是提供一種具有較小組件尺寸的閃存單元及其制作方法，其具有一位于基底內(nèi)的選擇柵極，可有效防止閃存單元過度擦除問題，并可提升閃存單元于晶片上的集成度，符合現(xiàn)今半導(dǎo)體工業(yè)中組件縮小化的趨勢。
為完成上述任務(wù)，本發(fā)明提供了一種具有位于基底內(nèi)的選擇柵極的閃存單元，包括一半導(dǎo)體基底；一浮置柵極，設(shè)置于上述半導(dǎo)體基底上；一字符線，沿一第一方向延伸并覆蓋于浮置柵極及鄰近的半導(dǎo)體基底上；一溝槽，設(shè)置于鄰近上述字符線的一側(cè)邊的半導(dǎo)體基底內(nèi)；一選擇柵極，垂直地設(shè)置于上述溝槽內(nèi)并部分覆蓋于浮置柵極上；一源極，設(shè)置于鄰近為字符線所覆蓋的浮置柵極另一側(cè)的半導(dǎo)體基底內(nèi)；以及一漏極，設(shè)置于選擇柵極下方的半導(dǎo)體基底內(nèi)。
此外，本發(fā)明亦提供了上述閃存單元的制造方法，其步驟包括提供一半導(dǎo)體基底；依次沉積一第一介電層以及一第一導(dǎo)電層于上述半導(dǎo)體基底上；定義第一導(dǎo)電層，以形成沿第一方向延伸的一有源區(qū)域；依次沉積一第二介電層、一第二導(dǎo)電層以及一上蓋層于半導(dǎo)體基底上并覆蓋上述有源區(qū)域；定義上蓋層及第二導(dǎo)電層以形成沿第二方向延伸的一字符線圖案，并部份覆蓋于上述有源區(qū)域上；形成一對第一間隔物，其分別位于字符線圖案的兩側(cè)以構(gòu)成一字符線，并以字符線為蝕刻掩模，蝕刻未為字符線所覆蓋的第二介電層及第一導(dǎo)電層，以形成位于上述字符線下方有源區(qū)域內(nèi)的一浮置柵極；蝕刻字符線一側(cè)的半導(dǎo)體基底，使得在字符線一側(cè)的半導(dǎo)體基底內(nèi)形成一溝槽；形成一漏極于溝槽底部的半導(dǎo)體基底內(nèi)；依次形成一第三介電層及一第三導(dǎo)電層覆蓋于上述溝槽的側(cè)壁及部份底面上，并部份覆蓋于浮置柵極上以構(gòu)成垂直地設(shè)置于該溝槽內(nèi)的一選擇柵極；以及形成一源極，其位于字符線另一側(cè)的半導(dǎo)體基底內(nèi)，并與浮置柵極形成電性接觸。
由于在本發(fā)明的具有位于基底內(nèi)的選擇柵極的閃存單元中，將作為尋址電極使用的選擇柵極垂直地設(shè)置于鄰近于控制柵極的一溝槽內(nèi)，可有效縮小閃存單元的組件尺寸并提升閃存單元于晶片上的集成度。此外，采用具有選擇柵極的分離柵極結(jié)構(gòu)，亦可有效防止快閃存儲單元的過度擦除問題，可提升快閃存儲單元擦除及寫入的次數(shù)。
為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1為一側(cè)視示意圖，用以說明現(xiàn)有技術(shù)中一具有分離柵極結(jié)構(gòu)的閃存單元。
圖2A～2L為一系列側(cè)視圖，用以說明本發(fā)明的具有位于基底內(nèi)的選擇柵極的閃存單元的制作流程。
圖3A～3F為一系列俯視圖，用以說明相對應(yīng)圖2A～2L中的俯視情形。
附圖標(biāo)記說明10～內(nèi)存單元； 12～基底；16～控制柵極； 14、FG～浮置柵極；18、SG～選擇柵極； 20、S～源極；22、D～漏極； 100～硅基底；102～隔離區(qū)； 104～第一介電層；106～第一導(dǎo)電層； 108～第二介電層；110～第二導(dǎo)電層； 112～上蓋層；114～第一間隔物； 116～干蝕刻程序；118、118’～第一溝槽； 120、134～掩模圖案；122～第二溝槽；124～臨界電壓離子注入程序；126～漏極離子注入程序；128～第三介電層；
130～氧化層；132～第三導(dǎo)電層；136～源極離子注入程序； 138～第二間隔物；140～第三間隔物；142～層間介電層；144～金屬層；WL’～字符線圖案；WL～字符線； BL～位線；T～溝槽。
具體實(shí)施例方式
圖2A～2L至圖3A～3F示出了依據(jù)本發(fā)明一優(yōu)選實(shí)施例中的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法的流程圖，其中圖2A至2L為分別沿著A-A’切線及B～B’切線而視的剖面圖，圖3A至3F為相對應(yīng)的俯視圖。
請同時(shí)參照圖2A、2B及3A，首先提供一半導(dǎo)體基底，例如為一p型硅基底100。在此，于硅基底100內(nèi)已設(shè)置有多個(gè)等距且平行地排列的隔離區(qū)102，這些隔離區(qū)102為由如現(xiàn)有淺溝槽隔離物(shallow trench isolation；STI)制作技術(shù)所形成的絕緣層。而位于這些隔離區(qū)102間的硅基底100則如圖3A中的俯視情形所示，具有被鄰近隔離區(qū)102所圍繞而成的多個(gè)十字形表面。而此時(shí)圖3A中的A～A’切線以及B～B’切線內(nèi)的側(cè)視結(jié)構(gòu)則如圖2A及2B內(nèi)所示。
請同時(shí)參照圖2C、2D及3B，接著依次包覆性地沉積的第一介電層104及第一導(dǎo)電層106覆蓋于硅基底100上。并經(jīng)由一光刻程序(未示出)，定義第一導(dǎo)電層106并蝕刻停止于第一介電層104上，以形成多個(gè)沿第一方向(如圖3B內(nèi)平行于A～A’切線的方向)延伸的有源區(qū)域AA。這些有源區(qū)域AA覆蓋于隔離區(qū)102所圍繞而成具有十字形表面的硅基底100的第一方向上的表面并部份覆蓋于有源區(qū)域AA兩側(cè)鄰近的隔離區(qū)102上。在此，第一介電層104為厚度介于85～100埃的二氧化硅，以作為一隧穿氧化層(tunnelingoxide)使用，其形成方法例如為化學(xué)氣相沉積法。而第一導(dǎo)電層106例如是厚度介于400～700埃的多晶硅，其形成方法例如為化學(xué)氣相沉積法。
接著，依次沉積第二介電層108、第二導(dǎo)電層110以及上蓋層112覆蓋于有源區(qū)域AA以及未被有源區(qū)域AA覆蓋的第一介電層104上。并經(jīng)由一光刻程序(未示出)，定義上述上蓋層112以及第二導(dǎo)電層110以形成多個(gè)沿第二方向(如圖3B內(nèi)垂直于A～A’切線的方向)延伸且部份覆蓋于與有源區(qū)域AA上的字符線圖案WL’，并蝕刻停止于第二介電層108上。在此，此上蓋層112例如是厚度介于500～1500埃的氮化硅，其形成方法例如為化學(xué)氣相沉積法；而第二介電層108例如是現(xiàn)有技術(shù)中的二氧化硅-氮化硅-二氧化硅(ONO)的復(fù)合層或二氧化硅，其厚度約介于150～250埃，其形成方法例如為化學(xué)氣相沉積法，其被作為一柵極間介電層(inter-gate dielectric)使用。而第二導(dǎo)電層110例如是厚度介于600～2000埃的多晶硅，其形成方法則例如為化學(xué)氣相沉積法。此時(shí)的俯視情形請參照圖3B，而圖3B內(nèi)的A～A’及B～B’切線的側(cè)視結(jié)構(gòu)則如圖2C及2D內(nèi)所顯示。
請同時(shí)參照圖2E、2F及3C，接著采用現(xiàn)有的沉積-回蝕刻方法，于字符線圖案WL’兩側(cè)分別形成一第一間隔物114，其材質(zhì)例如為氮化硅。而這些字符線圖案WL’并與其兩側(cè)的第一間隔物114進(jìn)一步構(gòu)成了字符線WL。接著，以這些字符線WL為蝕刻掩模，進(jìn)行一干蝕刻程序116，使得在有源區(qū)域AA內(nèi)定義出被字符線WL所覆蓋的多個(gè)浮置柵極FG，并蝕刻去除未為字符線WL覆蓋的第二介電層108及第一導(dǎo)電層106材料，該蝕刻停止于第一介電層104上。值得注意的，在上述干蝕刻程序116中，未被字符線WL所覆蓋區(qū)域內(nèi)的第二介電層108雖已蝕刻完畢，但在定義第一導(dǎo)電層106的過程中，無可避免地將蝕刻位于有源區(qū)域AA間區(qū)域內(nèi)的第一介電層104及其下的硅基底100，并于干蝕刻程序116完成后，在有源區(qū)域AA間的硅基底100內(nèi)形成一距硅基底100表面深度約為500～1000埃的第一溝槽118。在此，覆蓋于浮置柵極FG上方的字符線WL部份即作為控制柵極使用。此時(shí)的俯視情形請參照圖3C，而圖3C內(nèi)的A～A’及B～B’切線的側(cè)視結(jié)構(gòu)則如圖2E及2F內(nèi)所顯示。
請同時(shí)參照圖2G、2H及3D，接著形成一如光阻材質(zhì)的掩模圖案120，覆蓋于設(shè)置于相同隔離區(qū)102上的兩鄰近字符線WL上。然后以掩模圖案120為一蝕刻掩模，進(jìn)行一蝕刻程序(未示出)以蝕刻兩鄰近掩模圖案120間露出的硅基底100及先前形成于兩有源區(qū)域AA間硅基底100內(nèi)的第一溝槽118，使得在這些字符線WL一側(cè)的硅基底100內(nèi)形成平行于字符線WL的溝槽T。值得注意的，在此溝槽T由位于有源區(qū)域AA內(nèi)深度介于800～1200埃的第二溝槽122與兩有源區(qū)域AA間且經(jīng)上述蝕刻程序加深至具有介于1300～2500埃深度的第一溝槽118’所連接而成的。
接著，進(jìn)行一斜角度(介于7～30度)的臨界電壓離子注入程序124以及一0度角的漏極離子注入程序126，以分別調(diào)整溝槽T(即第一溝槽118’以及第二溝槽122)側(cè)壁的臨界電壓且于溝槽T(即第一溝槽118’以及第二溝槽122)底部形成漏極(未示出)。此時(shí)的俯視情形請參照圖3D，而圖3D內(nèi)的A～A’及B～B’切線的側(cè)視結(jié)構(gòu)則如圖2G及2H內(nèi)所顯示。
請同時(shí)參照圖2I、2J及3E，在去除掩模圖案120后，利用一熱退火程序(未示出)使得在溝槽T下方的基底100內(nèi)形成漏極D。接著再利用一熱氧化程序(未示出)使得在溝槽T表面形成一二氧化硅材質(zhì)的第三介電層128且同時(shí)于浮置柵極FG內(nèi)的第一導(dǎo)電層106的兩側(cè)邊形成一氧化層130，其寬度約介于130～300埃，而第三介電層128的厚度則約介于120～200埃。接著采用現(xiàn)有的沉積-回蝕刻方法，在字符線WL兩側(cè)分別形成一第三導(dǎo)電層132，其材質(zhì)例如為多晶硅，其水平厚度約介于200～500埃。上述第三導(dǎo)電層132部份覆蓋于溝槽T內(nèi)的第三介電層128上并接觸字符線WL及構(gòu)成浮置柵極FG的第一導(dǎo)電層106側(cè)邊上的氧化層130。接著又形成一如光阻材質(zhì)的掩模圖案134，其覆蓋于溝槽T以及鄰近溝槽T的兩字符線WL上。然后以掩模圖案134為一蝕刻掩模，利用一干蝕刻程序(未示出)蝕刻去除設(shè)置于相同隔離區(qū)102上的兩鄰近字符線WL間的第三導(dǎo)電層132，以留下位于溝槽T內(nèi)且平行于字符線方向延伸的由第三介電層128及第三導(dǎo)電層132所構(gòu)成的選擇柵極SG。接著再以掩模圖案134為一離子注入掩模，施行一源極離子注入程序136使得在設(shè)置于相同隔離區(qū)102上的兩鄰近字符線WL間的基底100內(nèi)形成一源極S。此時(shí)的俯視情形請參照圖3E，而圖3E內(nèi)的A～A’及B～B’切線的側(cè)視結(jié)構(gòu)則如圖2I及2J所顯示。
請同時(shí)參照圖2K、2L及3F，于去除掩模圖案134后，接著采用現(xiàn)有的沉積-回蝕刻方法，在這些字符線WL兩側(cè)分別依次形成一第二間隔物138以及一第三間隔物140并覆蓋于溝槽T內(nèi)的第三導(dǎo)電層132上，其材質(zhì)分別例如為二氧化硅及氮化硅。然后包覆性地沉積一層間介電層142填入溝槽T及覆蓋于字符線WL上。接著并經(jīng)由一光刻蝕刻程序使得在適當(dāng)位置形成多個(gè)沿第一方向(例如為垂直于字符線WL的方向)延伸且由一如金屬材質(zhì)的導(dǎo)電材料所構(gòu)成的位線WL及接觸結(jié)構(gòu)(在此以一金屬層144表示)以接觸溝槽T內(nèi)的漏極D。至此，本發(fā)明的閃存單元已大體完成，此時(shí)的俯視情形請參照圖3F，而圖3F內(nèi)的A～A’及B～B’切線的側(cè)視結(jié)構(gòu)則如圖2K及2L所顯示。
請參照圖2K，其顯示了本發(fā)明的具有位于基底內(nèi)的選擇柵極的閃存單元，其構(gòu)造包括半導(dǎo)體基底(硅基底100)；浮置柵極(為字符線所覆蓋的第一介電層104及第一導(dǎo)電層106)，設(shè)置于半導(dǎo)體基底上；字符線(由上蓋層112、第二導(dǎo)電層110、第二介電層108及第一間隔物114所構(gòu)成)分別地覆蓋于各浮置柵極上；溝槽(現(xiàn)有技術(shù)中的溝槽T)，設(shè)置于鄰近字符線的一側(cè)的半導(dǎo)體基底內(nèi)；選擇柵極(由第三導(dǎo)電層132及第三介電層128所構(gòu)成)，垂直地設(shè)置于溝槽內(nèi)并部份覆蓋于浮置柵極上；源極S，設(shè)置于鄰近浮置柵極另一側(cè)的半導(dǎo)體基底內(nèi)；以及漏極D，設(shè)置于選擇柵極下方的半導(dǎo)體基底內(nèi)。
與圖1內(nèi)的現(xiàn)有技術(shù)中具有分離柵極結(jié)構(gòu)的閃存單元相比較，本發(fā)明的具有位于基底內(nèi)的選擇柵極的閃存單元具有以下特點(diǎn)1.本發(fā)明的閃存單元，將作為尋址電極使用的選擇柵極垂直地設(shè)置于鄰近于控制柵極的一溝槽內(nèi)，具有縮小閃存單元的組件尺寸的功效，更可提升閃存單元于晶片上的集成度。
2.此外，本發(fā)明的閃存單元，采用具有選擇柵極的分離柵極結(jié)構(gòu)，亦具有防止快閃存儲單元的過度擦除的功效，以提供具有較多次擦除及寫入的次數(shù)的快閃存儲單元。
雖然本發(fā)明已以優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的改動與改進(jìn)，因此本發(fā)明的保護(hù)范圍應(yīng)以后附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種具有位于基底內(nèi)的選擇柵極的閃存單元，包括一半導(dǎo)體基底；一浮置柵極，設(shè)置于該半導(dǎo)體基底上；一字符線，沿一第一方向延伸并覆蓋于該浮置柵極及鄰近的半導(dǎo)體基底上；一溝槽，設(shè)置于鄰近該字符線的一側(cè)邊的該半導(dǎo)體基底內(nèi)；一選擇柵極，垂直地設(shè)置于該溝槽內(nèi)并部分覆蓋于該浮置柵極上；一源極，設(shè)置于鄰近為該字符線所覆蓋的浮置柵極另一側(cè)的該半導(dǎo)體基底內(nèi)；以及一漏極，設(shè)置于該選擇柵極下方的半導(dǎo)體基底內(nèi)。
2.如權(quán)利要求1所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該浮置柵極由一第一介電層以及一第一多晶硅層依次堆棧于該半導(dǎo)體基底上所構(gòu)成的。
3.如權(quán)利要求2所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該第一多晶硅層兩側(cè)邊上又分別設(shè)置有具有寬度介于130～200埃的氧化層，且該氧化層的一側(cè)接觸于該選擇柵極。
4.如權(quán)利要求1所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中還包括一控制柵極，設(shè)置于覆蓋該浮置柵極的字符線內(nèi)。
5.如權(quán)利要求1所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該字符線沿第一方向延伸且由一第二介電層、一第二導(dǎo)電層以及一上蓋層所構(gòu)成。
6.如權(quán)利要求5所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中在該上蓋層的兩側(cè)分別設(shè)置有一第一間隔物，且覆蓋于部分該第二介電層上。
7.如權(quán)利要求1所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該選擇柵極由一第三介電層及一第三導(dǎo)電層所構(gòu)成，且該第三介電層形成于該溝槽的側(cè)壁及部分底面上。
8.如權(quán)利要求1所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該溝槽沿該第一方向延伸且具有介于800～1200埃的深度。
9.如權(quán)利要求7所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該第三介電層具有一介于120～200埃的厚度。
10.如權(quán)利要求7所述的具有位于基底內(nèi)的選擇柵極的閃存單元，其中該第三導(dǎo)電層具有一介于200～500埃的厚度。
11.一種具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，包括提供一半導(dǎo)體基底；依次沉積一第一介電層以及一第一導(dǎo)電層于該半導(dǎo)體基底上；定義該第一導(dǎo)電層，以形成沿第一方向延伸的一有源區(qū)域；依次沉積一第二介電層、一第二導(dǎo)電層以及一上蓋層于該半導(dǎo)體基底上并覆蓋該有源區(qū)域；定義該上蓋層及該第二導(dǎo)電層以形成沿第二方向延伸的一字符線圖案，并部份覆蓋于該有源區(qū)域上；形成一對第一間隔物，其分別位于該字符線圖案的兩側(cè)以構(gòu)成一字符線，并以該字符線為蝕刻掩模，蝕刻未為該字符線所覆蓋的該第二介電層及該第一導(dǎo)電層，以形成位于該字符線下方有源區(qū)域內(nèi)的一浮置柵極；蝕刻該字符線一側(cè)的半導(dǎo)體基底，使得在該字符線一側(cè)的半導(dǎo)體基底內(nèi)形成一溝槽；形成一漏極于該溝槽底部的半導(dǎo)體基底內(nèi)；依次形成一第三介電層及一第三導(dǎo)電層覆蓋于該溝槽的側(cè)壁及部份底面上，并部份覆蓋于該浮置柵極上，以構(gòu)成垂直地設(shè)置于該溝槽內(nèi)的一選擇柵極；以及形成一源極于該字符線另一側(cè)的半導(dǎo)體基底內(nèi)，并與該浮置柵極形成電性接觸。
12.如權(quán)利要求11所述的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，其中形成該第三介電層的方法為熱氧化法。
13.如權(quán)利要求12所述的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，其中在形成該第三介電層時(shí)，并同時(shí)分別于構(gòu)成該浮置柵極的第二導(dǎo)電層兩側(cè)邊形成一氧化層。
14.如權(quán)利要求13所述的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，其中該氧化層具有介于130～200埃的寬度。
15.如權(quán)利要求11所述的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，其中該溝槽深度介于800～1200埃。
16.如權(quán)利要求11所述的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，其中該第一方向大體正交于該第二方向。
17.如權(quán)利要求11所述的具有位于基底內(nèi)的選擇柵極的閃存單元的制造方法，其中該第三介電層形成于該溝槽的側(cè)壁及部分底面上。
全文摘要
本發(fā)明涉及一種具有位于基底內(nèi)的選擇柵極的閃存單元及其制造方法，此閃存單元結(jié)構(gòu)包括一半導(dǎo)體基底；一浮置柵極，其設(shè)置于上述半導(dǎo)體基底上；一字符線，沿一第一方向延伸并覆蓋于浮置柵極及鄰近的半導(dǎo)體基底上；一溝槽，設(shè)置于鄰近上述字符線的一側(cè)邊的半導(dǎo)體基底內(nèi)；一選擇柵極，垂直地設(shè)置于上述溝槽內(nèi)并部分覆蓋于浮置柵極上；一源極，設(shè)置于鄰近為字符線所覆蓋的浮置柵極另一側(cè)的半導(dǎo)體基底內(nèi)；以及一漏極，設(shè)置于選擇柵極下方的半導(dǎo)體基底內(nèi)。
文檔編號H01L21/8239GK1536670SQ03108680
公開日2004年10月13日 申請日期2003年4月3日 優(yōu)先權(quán)日2003年4月3日
發(fā)明者許正源, 洪至偉, 吳齊山, 黃明山 申請人:力晶半導(dǎo)體股份有限公司