專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種芯片封裝結(jié)構(gòu)，且特別涉及一種具有保護(hù)電路設(shè)計(jì)的芯片封裝結(jié)構(gòu)。
就射頻電路(RF circuit)及高速電路(high speed circuit)而言，在工作頻率及電氣效能的考量下，射頻電路芯片(die)及高速電路芯片所采用的芯片封裝結(jié)構(gòu)，其必須能夠提供較大的接地(ground)面積。因此，目前應(yīng)用于射頻電路芯片及高速電路芯片的芯片封裝結(jié)構(gòu)包括四方扁平無接腳(Quad Flat No-lead，QFN)及凸塊芯片承載器(Bump Chip Carrier，BCC)等型態(tài)，其中這兩種型態(tài)的芯片封裝結(jié)構(gòu)均會(huì)應(yīng)用到打線(W/B)型態(tài)的芯片接合技術(shù)。
請(qǐng)參考

圖1，其為常見的四方扁平無接腳(QFN)型態(tài)的芯片封裝結(jié)構(gòu)其剖面示意圖。芯片封裝結(jié)構(gòu)100主要包括承載器110、芯片120、導(dǎo)線130及封膠(molding compound)140等。首先，承載器110包括一芯片座(die pad)112及多個(gè)電極凸塊114，而這些電極凸塊114環(huán)繞于芯片座112的周圍。此外，芯片120具有一工作表面(active surface)122及對(duì)應(yīng)的一背面123，而芯片120以其背面123貼附于芯片座112上，其中工作表面122泛指芯片120的具有工作組件(active device)的一面，且芯片120還具有多個(gè)焊墊124，其均配置于芯片120的工作表面122。另外，部分導(dǎo)線130的兩端分別連接焊墊124及電極凸塊114的頂面的接點(diǎn)118，而部分導(dǎo)線130的兩端則分別連接焊墊124及芯片座112的頂面的接點(diǎn)116。最后，封膠140包覆芯片120及導(dǎo)線130，并同時(shí)暴露出芯片座112的底面及電極凸塊114的底面，使得芯片120可經(jīng)由芯片座112及電極凸塊114而與外界作電性連接。值得注意的是，承載器110的芯片座112除了可承載芯片120之外，還可提供較大的接地面積及散熱面積。
當(dāng)射頻電路芯片或高速電路芯片采用四方扁平無接腳(QFN)型態(tài)的芯片封裝結(jié)構(gòu)時(shí)，為了保護(hù)高頻信號(hào)于導(dǎo)線之內(nèi)傳遞時(shí)不會(huì)受到外界信號(hào)的干擾，同時(shí)縮小高頻信號(hào)于導(dǎo)線之內(nèi)傳遞時(shí)所產(chǎn)生電磁場的影響面積，故可將成對(duì)的接地導(dǎo)線分別配設(shè)在高頻信號(hào)導(dǎo)線的兩側(cè)，且分別略平行于高頻信號(hào)導(dǎo)線，用以作為高頻信號(hào)導(dǎo)線的保護(hù)電路，如圖2A--2D所示，其中圖2A--2D依序?yàn)槌Ｒ姷乃姆N保護(hù)電路設(shè)計(jì)的結(jié)構(gòu)示意圖。然而，常見的四種保護(hù)電路設(shè)計(jì)并未能夠提供最佳的防護(hù)效果至高頻信號(hào)導(dǎo)線，原因?yàn)楹螌⒂诒緦?shí)用新型的較佳實(shí)施例作詳細(xì)說明。
基于上述目的，本實(shí)用新型提出一種芯片封裝結(jié)構(gòu)，此芯片封裝結(jié)構(gòu)至少具有一承載器、一芯片、一信號(hào)導(dǎo)線、一對(duì)第一非信號(hào)導(dǎo)線及一對(duì)第二非信號(hào)導(dǎo)線。首先，承載器具有一信號(hào)接點(diǎn)、一對(duì)第一非信號(hào)接點(diǎn)及一對(duì)第二非信號(hào)接點(diǎn)，而信號(hào)接點(diǎn)、該對(duì)第一非信號(hào)接點(diǎn)及該對(duì)第二非信號(hào)接點(diǎn)均配置于承載器的表面，且該對(duì)第二非信號(hào)接點(diǎn)彼此電性連接。此外，芯片具有一工作表面及對(duì)應(yīng)該工作表面的一背面，而芯片以其背面配置于承載器的表面，且該芯片還具有一信號(hào)焊墊、一對(duì)第一非信號(hào)焊墊及一對(duì)第二非信號(hào)焊墊，而信號(hào)焊墊、該對(duì)第一非信號(hào)焊墊及該對(duì)第二非信號(hào)焊墊均配置于芯片的工作表面。另外，信號(hào)導(dǎo)線的兩端分別連接該信號(hào)焊墊及該信號(hào)接點(diǎn)。并且，該對(duì)第一非信號(hào)導(dǎo)線的兩端分別連接該對(duì)第一非信號(hào)焊墊之一及該對(duì)第一非信號(hào)接點(diǎn)之一，且該對(duì)第一非信號(hào)導(dǎo)線分別位于信號(hào)導(dǎo)線的兩側(cè)。而且，該對(duì)第二非信號(hào)導(dǎo)線的兩端分別連接該對(duì)第二非信號(hào)焊墊之一及該對(duì)第二非信號(hào)接點(diǎn)之一，且該對(duì)第二非信號(hào)導(dǎo)線分別位于信號(hào)導(dǎo)線及該對(duì)第一非信號(hào)導(dǎo)線的兩側(cè)。
為讓本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖作詳細(xì)說明如下。
請(qǐng)同時(shí)參考圖1、圖4，其中圖4為本實(shí)用新型的保護(hù)電路設(shè)計(jì)的結(jié)構(gòu)示意圖。芯片420(即圖1的芯片120)貼附于芯片座41 2(即圖1的芯片座112)上，并利用打線制作過程(W/B)來形成導(dǎo)線430，并將導(dǎo)線430(即圖1的導(dǎo)線130)的兩端分別連接芯片420的工作表面422上的焊墊424(即圖1的焊墊124)及電極凸塊414(即圖1的電極凸塊114)的頂面所構(gòu)成的接點(diǎn)418(即圖1的接點(diǎn)118)，其中信號(hào)導(dǎo)線430a的兩端分別連接信號(hào)焊墊424a及信號(hào)接點(diǎn)418a。
請(qǐng)同樣參考圖4，本實(shí)用新型的較佳實(shí)施例的保護(hù)電路設(shè)計(jì)是將一成對(duì)的接地導(dǎo)線430b分別配設(shè)于信號(hào)導(dǎo)線430a的兩側(cè)，并將另一成對(duì)的接地導(dǎo)線430c分別配設(shè)于信號(hào)導(dǎo)線430a及上述成對(duì)的接地導(dǎo)線430b的兩側(cè)。值得注意的是，成對(duì)的接地導(dǎo)線430b的兩端分別連接成對(duì)的接地焊墊424b之一及成對(duì)的接地接點(diǎn)418b之一，而成對(duì)的接地導(dǎo)線430c的兩端則分別連接成對(duì)的接地焊墊424c之一及成對(duì)的接地接點(diǎn)416之一，其中成對(duì)的接地接點(diǎn)416均由芯片座412的頂面所構(gòu)成。
請(qǐng)?jiān)賲⒖紙D4，本實(shí)用新型的較佳實(shí)施例的保護(hù)電路設(shè)計(jì)乃是將一成對(duì)的接地導(dǎo)線430b配設(shè)于信號(hào)導(dǎo)線430a的兩側(cè)，并將另一成對(duì)的接地導(dǎo)線430c分別配設(shè)于信號(hào)導(dǎo)線430a及上述成對(duì)的接地導(dǎo)線430b的兩側(cè)，且利用此一成對(duì)的接地導(dǎo)線430c來連接芯片420的接地焊墊424c及芯片座412的頂面所構(gòu)成的接地接點(diǎn)416。如此一來，高頻信號(hào)于信號(hào)導(dǎo)線430a之內(nèi)傳輸時(shí)，其較不易受到外界的干擾，并且信號(hào)導(dǎo)線430a將可就近以高弧的接地導(dǎo)線430b作為良好的參考，同時(shí)利用兩成對(duì)的接地導(dǎo)線430b及接地導(dǎo)線430c來提供多點(diǎn)接地處，并利用成對(duì)的接地導(dǎo)線430c來提供較短的電流回流回路。此外，高頻信號(hào)于信號(hào)導(dǎo)線430a之內(nèi)傳輸時(shí)所產(chǎn)生的電磁場將有效限制在兩成對(duì)的接地導(dǎo)線430b及接地導(dǎo)線430c之間，故可有效縮小電磁場的影響面積，同時(shí)降低高頻信號(hào)的插入損耗及返回?fù)p耗，而有助于提升芯片420于封裝后的電氣效能。
為了比較出常見的四種保護(hù)電路設(shè)計(jì)與本實(shí)用新型的保護(hù)電路設(shè)計(jì)之間于結(jié)構(gòu)及功效上的明顯差異，下文將配合相關(guān)附圖來依序簡述常見的四種保護(hù)電路設(shè)計(jì)，并將其個(gè)別與本實(shí)用新型的保護(hù)電路設(shè)計(jì)作比較。
請(qǐng)參考圖2A，其為常見的第一種保護(hù)電路設(shè)計(jì)的結(jié)構(gòu)示意圖。常見的第一種保護(hù)電路設(shè)計(jì)乃是將一成對(duì)的接地導(dǎo)線230b配設(shè)于信號(hào)導(dǎo)線230a的兩側(cè)，并將另一成對(duì)的接地導(dǎo)線230c配設(shè)于信號(hào)導(dǎo)線230a及成對(duì)的接地導(dǎo)線230b的兩側(cè)。值得注意的是，由于常見的第一種保護(hù)電路設(shè)計(jì)并未提供成對(duì)的接地導(dǎo)線(如圖4的成對(duì)的接地導(dǎo)線430c)來連接芯片220的接地用的焊墊224及芯片座212，因而無法提供較短的電流回流回路，如此將造成較大的插入損耗及返回?fù)p耗，使得高頻信號(hào)在穿越信號(hào)導(dǎo)線230a時(shí)有較為顯著的失真情形。
請(qǐng)參考圖2B，其為常見的第二種保護(hù)電路設(shè)計(jì)的結(jié)構(gòu)示意圖。常見的第二種保護(hù)電路設(shè)計(jì)乃是將一成對(duì)的接地導(dǎo)線230b配設(shè)于信號(hào)導(dǎo)線230a的兩側(cè)，并將另一成對(duì)的接地導(dǎo)線230c配設(shè)于信號(hào)導(dǎo)線230a及成對(duì)的接地導(dǎo)線230b的兩側(cè)。值得注意的是，常見的第二種保護(hù)電路設(shè)計(jì)雖可提供成對(duì)的接地導(dǎo)線230b來連接芯片220的接地用的焊墊224及芯片座212，但也使得成對(duì)的接地導(dǎo)線230c均相對(duì)遠(yuǎn)離信號(hào)導(dǎo)線230a，如此將無法有效縮小高頻信號(hào)于信號(hào)導(dǎo)線230a之內(nèi)傳輸時(shí)所產(chǎn)生電磁場的影響面積，反而增加電磁場的影響面積，如第3B圖所示。
請(qǐng)參考圖2C，其為常見的第三種保護(hù)電路設(shè)計(jì)的結(jié)構(gòu)示意圖。常見的第三種保護(hù)電路設(shè)計(jì)乃是將一成對(duì)的接地導(dǎo)線230b配設(shè)于信號(hào)導(dǎo)線230a的兩側(cè)，并將一成對(duì)的接地導(dǎo)線230c配設(shè)于信號(hào)導(dǎo)線230a及成對(duì)的非信號(hào)導(dǎo)線230b的兩側(cè)，且將一成對(duì)的接地導(dǎo)線230d配設(shè)于上述多條導(dǎo)線的兩側(cè)。值得注意的是，由于電流經(jīng)由兩成對(duì)的接地導(dǎo)線230b及接地導(dǎo)線230c而順流至外界，接著再經(jīng)由芯片座212及成對(duì)的接地導(dǎo)線230d而逆流回芯片220，然由于兩成對(duì)的接地導(dǎo)線230b及接地導(dǎo)線230c的截面積大于成對(duì)的接地導(dǎo)線230d的截面積，所以部分電流仍將經(jīng)由接地導(dǎo)線230b或接地導(dǎo)線230c而逆流回芯片220，如此將相對(duì)降低兩成對(duì)的接地導(dǎo)線230b對(duì)于信號(hào)導(dǎo)線230a的防護(hù)效果。
請(qǐng)參考圖2D，其為常見的第四種保護(hù)電路設(shè)計(jì)的結(jié)構(gòu)示意圖。常見的第四種保護(hù)電路設(shè)計(jì)乃是將一成對(duì)的接地導(dǎo)線230b配設(shè)于信號(hào)導(dǎo)線230a的兩側(cè)，并將另一成對(duì)的接地導(dǎo)線230c配設(shè)于信號(hào)導(dǎo)線230a及成對(duì)的接地導(dǎo)線230b的兩側(cè)。值得注意的是，由于常見的第四種保護(hù)電路設(shè)計(jì)并未提供成對(duì)的接地導(dǎo)線(如圖4的成對(duì)的接地導(dǎo)線430b)，并將其配設(shè)于信號(hào)導(dǎo)線230a的兩側(cè)，如此將無法有效縮小高頻信號(hào)于信號(hào)導(dǎo)線230a之內(nèi)傳輸時(shí)所產(chǎn)生電磁場的影響面積，反而增加電磁場的影響面積，如第3D圖所示。
為了比較常見的四種保護(hù)電路設(shè)計(jì)與本實(shí)用新型的保護(hù)電路設(shè)計(jì)于不同工作頻率時(shí)其插入損耗及返回?fù)p耗的明顯差異，下文將配合相關(guān)附圖作詳細(xì)說明。
首先，請(qǐng)同時(shí)參考圖6及圖7，其中圖6為常見的四種保護(hù)電路設(shè)計(jì)與本實(shí)用新型的保護(hù)電路設(shè)計(jì)的插入損耗的比較圖，而圖7為常見的四種保護(hù)電路設(shè)計(jì)與本實(shí)用新型的保護(hù)電路設(shè)計(jì)的插入損耗的比較表。如圖6所示，其中縱坐標(biāo)是代表插入損耗的強(qiáng)度(magnitude)，而橫坐標(biāo)則是代表芯片的工作頻率(frequency)，且常見的四種保護(hù)電路設(shè)計(jì)的插入損耗曲線依序?yàn)榍€601a、曲線601b、曲線601c及曲線601d，而本實(shí)用新型的保護(hù)電路設(shè)計(jì)的插入損耗曲線則為曲線602。值得注意的是，當(dāng)高頻信號(hào)的插入損耗越小時(shí)，那么高頻信號(hào)的能量損失也將相對(duì)較小，如此將可使高頻信號(hào)能夠較為完整地傳輸出去。
如圖6及圖7所示，當(dāng)芯片的工作頻率為2.4GHz(十億赫茲)時(shí)，常見的曲線601a、曲線601b、曲線601c及曲線601d所分別對(duì)應(yīng)到的插入損耗的強(qiáng)度依序?yàn)?0.128dB(分貝)、-0.117dB、-0.117dB、-0.143dB，而本實(shí)用新型的曲線602所對(duì)應(yīng)到的插入損耗的強(qiáng)度僅為-0.114dB，其小于常見的曲線601a、曲線601b、曲線601c及曲線601d所分別對(duì)應(yīng)到的插入損耗的強(qiáng)度。同樣如圖6及圖7所示，當(dāng)芯片的工作頻率提升為5GHz時(shí)，常見的曲線601a、曲線601b、曲線601c及曲線601d所對(duì)應(yīng)分別到的插入損耗的強(qiáng)度依序?yàn)?0.371dB、-0.333dB、-0.332dB、-0.432dB，而本實(shí)用新型的曲線602所對(duì)應(yīng)到的插入損耗的強(qiáng)度僅為-0.315dB，其小于常見的曲線601a、曲線601b、曲線601c及曲線601d所分別對(duì)應(yīng)到的插入損耗的強(qiáng)度。
基于上述在相同的工作頻率下，由于本實(shí)用新型的保護(hù)電路設(shè)計(jì)所產(chǎn)生插入損耗的強(qiáng)度均小于常見的四種保護(hù)電路設(shè)計(jì)所分別產(chǎn)生插入損耗的強(qiáng)度，故本實(shí)用新型的保護(hù)電路設(shè)計(jì)與常見的四種保護(hù)電路設(shè)計(jì)相比之下，本實(shí)用新型的保護(hù)電路設(shè)計(jì)將可有效降低高頻信號(hào)的能量損失，使得高頻信號(hào)能夠較為完整地傳輸出去。
其次，請(qǐng)同時(shí)參考圖8及圖9，其中圖8為常見的四利保護(hù)電路設(shè)計(jì)與本實(shí)用新型的保護(hù)電路設(shè)計(jì)的返回?fù)p耗的比較圖，而圖9為常見的四種保護(hù)電路設(shè)計(jì)與本實(shí)用新型的保護(hù)電路設(shè)計(jì)的返回?fù)p耗的比較表。如圖8所示，其中縱坐標(biāo)是代表返回?fù)p耗的強(qiáng)度，而橫坐標(biāo)則是代表芯片的工作頻率，且常見的四種保護(hù)電路設(shè)計(jì)的返回?fù)p耗曲線依序?yàn)榍€701a、曲線701b、曲線701c及曲線701d，而本實(shí)用新型的保護(hù)電路設(shè)計(jì)的插入損耗曲線則為曲線702。值得注意的是，當(dāng)高頻信號(hào)的返回?fù)p耗越小時(shí)，將有效降低因阻抗不匹配所造成的反射。
如圖8及圖9所示，當(dāng)芯片的工作頻率為2.4GHz時(shí)，常見的曲線701a、曲線701b、曲線701c及曲線701d所分別對(duì)應(yīng)到的返回?fù)p耗的強(qiáng)度依序?yàn)?18.26dB、-18.71dB、-18.71dB、-17.17dB，而本實(shí)用新型的曲線602所對(duì)應(yīng)到的返回?fù)p耗的強(qiáng)度僅為-19.04 dB，其小于常見的曲線701a、曲線701b、曲線701c及曲線701d所分別對(duì)應(yīng)到的返回?fù)p耗的強(qiáng)度。同樣如圖8及圖9所示，當(dāng)芯片的工作頻率提升為5GHz時(shí)，常見的曲線701a、曲線701b、曲線701c及曲線701d所對(duì)應(yīng)分別到的返回?fù)p耗的強(qiáng)度依序?yàn)?12.22dB、-12.73dB、-12.73dB、-11.28dB，而本實(shí)用新型的曲線602所對(duì)應(yīng)到的返回?fù)p耗的強(qiáng)度僅為-13.79dB，其小于常見的曲線701a、曲線701b、曲線701c及曲線701d所分別對(duì)應(yīng)到的返回?fù)p耗的強(qiáng)度。
基于上述在相同的工作頻率下，由于本實(shí)用新型的保護(hù)電路設(shè)計(jì)所產(chǎn)生返回?fù)p耗的強(qiáng)度均小于常見的四種保護(hù)電路設(shè)計(jì)所分別產(chǎn)生返回?fù)p耗的強(qiáng)度，故本實(shí)用新型的保護(hù)電路設(shè)計(jì)與常見的四種保護(hù)電路設(shè)計(jì)相比之下，本實(shí)用新型的保護(hù)電路設(shè)計(jì)將可有效減少高頻信號(hào)的返回?fù)p耗，進(jìn)而有效降低因阻抗不匹配所造成的反射。
然而，本實(shí)用新型的較佳實(shí)施例的保護(hù)線路設(shè)計(jì)除了可應(yīng)用在四方扁平無接腳(QFN)型態(tài)的芯片封裝結(jié)構(gòu)以外，也可應(yīng)用在凸塊芯片承載器(BCC)型態(tài)的芯片封裝結(jié)構(gòu)(如圖10所示)，以及采用打線(W/B)制作過程的基板(substrate)型態(tài)的芯片封裝結(jié)構(gòu)(如圖11所示)，或是其它采用打線(W/B)制作過程的承載器的芯片封裝結(jié)構(gòu)。接下來，下文將配合相關(guān)附圖來簡述本實(shí)用新型的保護(hù)電路設(shè)計(jì)可應(yīng)用的凸塊芯片承載器(BCC)型態(tài)的芯片封裝結(jié)構(gòu)及采用打線(W/B)制作過程的基板型態(tài)的芯片封裝結(jié)構(gòu)。
首先，請(qǐng)參考同時(shí)參考圖1、圖8，圖10為另一種可應(yīng)用本實(shí)用新型的保護(hù)電路設(shè)計(jì)的芯片封裝結(jié)構(gòu)其剖面示意圖。芯片封裝結(jié)構(gòu)800為凸塊芯片承載器(BCC)型態(tài)的芯片封裝結(jié)構(gòu)，由于芯片封裝結(jié)構(gòu)800與芯片封裝結(jié)構(gòu)100之間最顯著的差異在于承載器810與承載器110的結(jié)構(gòu)不同，故以下僅就芯片封裝結(jié)構(gòu)800的承載器810來作詳細(xì)說明。首先，芯片封裝結(jié)構(gòu)800的承載器810主要包括一芯片承載結(jié)構(gòu)812及多個(gè)盆狀導(dǎo)電結(jié)構(gòu)814，而這些盆狀導(dǎo)電結(jié)構(gòu)814環(huán)繞于芯片承載結(jié)構(gòu)812的周圍。此外，芯片承載結(jié)構(gòu)812用以讓芯片820的背面823貼附其上，并提供較大的接地面積及散熱面積，且芯片承載結(jié)構(gòu)812的頂面構(gòu)成接點(diǎn)816，其作用與圖1的接點(diǎn)116相同，用以連接導(dǎo)線830的一端。另外，盆狀導(dǎo)電結(jié)構(gòu)814的內(nèi)面則構(gòu)成接點(diǎn)818，其作用與圖1的接點(diǎn)118相同，用以連接導(dǎo)線830的一端。并且封膠840包覆芯片820及導(dǎo)線830，且部分封膠840填充于盆狀導(dǎo)電結(jié)構(gòu)814的內(nèi)面所圍成的空間，而芯片承載結(jié)構(gòu)212的底面及盆狀導(dǎo)電結(jié)構(gòu)214的底面還裸露于封膠840之外。
其次，請(qǐng)參考圖11，其為又一種可應(yīng)用本實(shí)用新型的保護(hù)電路設(shè)計(jì)的芯片封裝結(jié)構(gòu)其剖面示意圖。芯片封裝結(jié)構(gòu)900主要包括基板910、芯片920、導(dǎo)線930及封膠940等。
基板910的頂面具有一接地環(huán)(或電源環(huán))916，其環(huán)繞于芯片920的外圍，且接地環(huán)(或電源環(huán))916用以構(gòu)成作為接地用(或電源用)的多個(gè)接點(diǎn)，其與圖1的芯片座112所構(gòu)成的接點(diǎn)116具有共同接地(或共同電源)的功能。此外，基板910的頂面還具有多個(gè)接點(diǎn)918，其配置于基板910的頂面，且這些接點(diǎn)918環(huán)繞于芯片920的外圍，并較接地環(huán)(或電源環(huán))916相對(duì)遠(yuǎn)離芯片920，而這些接點(diǎn)918的作用與圖1的接點(diǎn)118相同。另外，芯片920以其背面923貼附于基板910的頂面，故基板910即是作為芯片920的承載器，且芯片920的工作表面922還配置有多個(gè)焊墊924，而部分導(dǎo)線930的兩端分別連接焊墊924之一及接地環(huán)(或電源環(huán))916之一，且部分導(dǎo)線930的兩端則分別連接焊墊924之一及接點(diǎn)918之一，而封膠940則包覆芯片920及導(dǎo)線930。
值得注意的是，本實(shí)用新型的較佳實(shí)施例除了利用成對(duì)的接地導(dǎo)線來縮小高頻信號(hào)于傳輸時(shí)所產(chǎn)生的電磁場影響之外，也可利用成對(duì)的電源導(dǎo)線來取代上述成對(duì)的接地導(dǎo)線，因而達(dá)到相同的功效，此時(shí)須對(duì)應(yīng)改變接地焊墊為電源焊墊，且對(duì)應(yīng)改變接地接點(diǎn)為電源接點(diǎn)。因此，本實(shí)用新型的保護(hù)電路設(shè)計(jì)乃是將兩成對(duì)的「非信號(hào)」導(dǎo)線(即成對(duì)的接地導(dǎo)線或成對(duì)的電源導(dǎo)線)分別配設(shè)于信號(hào)導(dǎo)線的兩側(cè)。此外，本實(shí)用新型的較佳實(shí)施例所提到的高頻信號(hào)大致上是指工作頻率超過500MHz(百萬赫茲)以上的信號(hào)，且本實(shí)用新型的較佳實(shí)施例所提到的高頻信號(hào)的種類例如為時(shí)鐘信號(hào)、參考信號(hào)或其它具有不同功能的信號(hào)。
綜上所述，本實(shí)用新型的保護(hù)電路設(shè)計(jì)主要應(yīng)用于一采用打線制作過程的承載器型態(tài)的芯片封裝結(jié)構(gòu)，其是將第一成對(duì)的接地導(dǎo)線配設(shè)于信號(hào)導(dǎo)線的兩側(cè)，并同時(shí)將第二成對(duì)的接地導(dǎo)線配設(shè)于信號(hào)導(dǎo)線及第一成對(duì)的接地導(dǎo)線的兩側(cè)，故可利用此二成對(duì)的接地導(dǎo)線來防止外界的信號(hào)干擾到高頻信號(hào)的傳輸，并且信號(hào)導(dǎo)線還可就近以鄰近且高弧的接地導(dǎo)線來作為良好的參考。此外，由于第二成對(duì)的接地導(dǎo)線的兩端分別連接芯片的接地用的焊墊及承載器的頂面所構(gòu)成的接地用的接點(diǎn)，故可提供多點(diǎn)接地處及較短的電流回流回路。另外，本實(shí)用新型的保護(hù)電路設(shè)計(jì)還可將高頻信號(hào)于導(dǎo)線之內(nèi)傳輸時(shí)所產(chǎn)生的電磁場限制于兩成對(duì)的接地導(dǎo)線之間，故可縮小電磁場的影響面積，同時(shí)降低高頻信號(hào)的插入損耗及返回?fù)p耗，因而有助于提升芯片于封裝后的電氣效能，使得高頻信號(hào)在穿越一具有此保護(hù)電路設(shè)計(jì)的芯片封裝結(jié)構(gòu)時(shí)，將可有效避免其穿越一具有傳統(tǒng)保護(hù)電路設(shè)計(jì)的芯片封裝結(jié)構(gòu)所可能會(huì)發(fā)生的失真情形。
雖然本實(shí)用新型已以較佳實(shí)施例公開如上，然其并非用于限定本實(shí)用新型，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，可作一些等效變化和變動(dòng)，因此本實(shí)用新型的保護(hù)范圍以權(quán)利要求為準(zhǔn)。
權(quán)利要求1.一種芯片封裝結(jié)構(gòu)，其特征在于，至少包括一承載器，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，其中這些第一接點(diǎn)及這些第二接點(diǎn)均配置于該承載器的表面，且這些第二接點(diǎn)彼此電性連接，并且這些第二接點(diǎn)較這些第一接點(diǎn)還接近該芯片；一芯片，具有一工作表面及相對(duì)于該工作表面的一背面，其中該芯片以該背面配置于該承載器的表面，而該芯片還具有數(shù)個(gè)焊墊，且這些焊墊均配置于該芯片的該工作表面；一信號(hào)導(dǎo)線，該信號(hào)導(dǎo)線的兩端分別連接這些焊墊之一及這些第一接點(diǎn)之一；一對(duì)第一非信號(hào)導(dǎo)線，每一該對(duì)第一非信號(hào)導(dǎo)線的兩端分別連接這些焊墊之一及這些第一接點(diǎn)之一，且該對(duì)第一非信號(hào)導(dǎo)線分別位于該信號(hào)導(dǎo)線的兩側(cè)；以及一對(duì)第二非信號(hào)導(dǎo)線，每一該對(duì)第二非信號(hào)導(dǎo)線的兩端分別連接這些焊墊之一及這些第二接點(diǎn)之一，且該對(duì)第二非信號(hào)導(dǎo)線分別位于該信號(hào)導(dǎo)線及該對(duì)第一非信號(hào)導(dǎo)線的兩側(cè)。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一封膠，其包覆該芯片、該信號(hào)導(dǎo)線、該對(duì)第一非信號(hào)導(dǎo)線及該對(duì)第二非信號(hào)導(dǎo)線。
3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該對(duì)第一非信號(hào)導(dǎo)線為接地導(dǎo)線。
4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該對(duì)第一非信號(hào)導(dǎo)線為電源導(dǎo)線。
5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該對(duì)第二非信號(hào)導(dǎo)線為接地導(dǎo)線。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，該承載器還具有一接地環(huán)，其配置于該承載器的表面，而該接地環(huán)的部分構(gòu)成這些第二接點(diǎn)。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該對(duì)第二非信號(hào)導(dǎo)線為電源導(dǎo)線。
8.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于，該承載器還具有一電源環(huán)，其配置于該承載器的表面，而該電源環(huán)的部分構(gòu)成這些第二接點(diǎn)。
9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該承載器包括一芯片座及數(shù)個(gè)電極凸塊，且這些電極凸塊環(huán)繞于該芯片座的周圍，而該芯片配置于該芯片座的頂面，且該芯片座的頂面構(gòu)成這些第二接點(diǎn)，而部分這些電極凸塊的頂面分別構(gòu)成這些第一接點(diǎn)。
10.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該承載器包括一芯片承載結(jié)構(gòu)及數(shù)個(gè)盆狀導(dǎo)電結(jié)構(gòu)，且這些盆狀導(dǎo)電結(jié)構(gòu)環(huán)繞于該芯片承載結(jié)構(gòu)的周圍，而該芯片配置于該芯片承載結(jié)構(gòu)的頂面，且該芯片承載結(jié)構(gòu)的頂面構(gòu)成這些第二接點(diǎn)，而部分這些盆狀導(dǎo)電結(jié)構(gòu)的內(nèi)面分別構(gòu)成這些第一接點(diǎn)。
專利摘要本實(shí)用新型涉及一種具有保護(hù)電路設(shè)計(jì)的芯片封裝結(jié)構(gòu)，此芯片封裝結(jié)構(gòu)是將兩成對(duì)的接地導(dǎo)線分別配設(shè)于一用來傳輸高頻信號(hào)的信號(hào)導(dǎo)線的兩側(cè)，使得高頻信號(hào)于導(dǎo)線之內(nèi)傳輸時(shí)不易受到外界的干擾，并可提供多點(diǎn)接地處及較短的電流回流回路，同時(shí)將高頻信號(hào)于信號(hào)導(dǎo)線之內(nèi)傳輸時(shí)所產(chǎn)生的電磁場限制在兩成對(duì)的接地導(dǎo)線之間，故可縮小電磁場的影響面積，并降低高頻信號(hào)的插入損耗及返回?fù)p耗，有助于提升芯片于封裝后的電氣效能。
文檔編號(hào)H01L23/28GK2570979SQ0225429
公開日2003年9月3日 申請(qǐng)日期2002年9月19日 優(yōu)先權(quán)日2002年9月19日
發(fā)明者徐鑫洲 申請(qǐng)人:威盛電子股份有限公司