專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種芯片封裝結(jié)構(gòu)及其制造工藝，且特別涉及一種具有高密度的接點(diǎn)及微細(xì)線路的芯片封裝結(jié)構(gòu)及其制造工藝。
背景技術(shù)：
覆片接合技術(shù)(Flip Chip Interconnect Technology，簡稱FC)乃是利用面數(shù)組(area array)的方式，將多個(gè)芯片墊(die pad)配置于芯片(die)的有源表面(active surface)上，并在芯片墊上形成凸塊(bump)，接著將芯片翻覆(flip)的后，再利用這些凸塊來分別電性(electrically)及結(jié)構(gòu)性(mechanically)連接芯片的芯片墊至承載器(carrier)上的接點(diǎn)(contact)，使得芯片可經(jīng)由凸塊而電連接至承載器，并經(jīng)由承載器的內(nèi)部線路而電性連接至外界的電子裝置。值得注意的是，由于覆片接合技術(shù)(FC)可適用于高腳數(shù)(High Pin Count)的芯片封裝結(jié)構(gòu)，并同時(shí)具有縮小芯片封裝面積及縮短訊號傳輸路徑等諸多優(yōu)點(diǎn)，所以覆片接合技術(shù)目前已經(jīng)廣泛地應(yīng)用于芯片封裝領(lǐng)域，常見應(yīng)用覆片接合技術(shù)的芯片封裝結(jié)構(gòu)例如有覆片球格陣列型(F1ip Chip Ball Grid Array，F(xiàn)C/BGA)及覆片針格陣列型(Flip ChipPin Grid Array，F(xiàn)C/PGA)等型態(tài)的芯片封裝結(jié)構(gòu)。
請參考圖1，其示出傳統(tǒng)的一種覆片球格陣列型的芯片封裝結(jié)構(gòu)的剖面示意圖。芯片封裝結(jié)構(gòu)100包括基板(substrate)110、多個(gè)凸塊120、芯片130、及多個(gè)焊球140。其中，基板110具有一頂面112及對應(yīng)的一底面114，且基板110更具有多個(gè)凸塊墊(bump pad)116a及多個(gè)焊球墊(ball pad)116b。此外，芯片130具有一有源表面(active surface)132及對應(yīng)的一背面134，其中芯片130的有源表面132泛指芯片130的具有有源組件(activedevice)(未示出)的一面，并且芯片130更具有多個(gè)芯片墊136，其配置于芯片130的有源表面132，用以作為芯片130的訊號輸出入的媒介，其中這些凸塊墊116a的位置分別對應(yīng)于這些芯片墊136的位置。另外，這些凸塊120則分別電性及結(jié)構(gòu)性連接這些芯片墊136之一至其所對應(yīng)的這些凸塊墊116a之一。并且，這些焊球140則分別配置于這些焊球墊116b上，用以電性及結(jié)構(gòu)性連接至外界的電子裝置。
請同樣參考圖1，將一底膠(underfill)150填充于基板110的頂面112及芯片130的有源表面132所圍成的空間，用以保護(hù)凸塊墊116a、芯片墊136及凸塊120所裸露出的部分，并同時(shí)緩沖基板110與芯片130之間在受熱時(shí)所產(chǎn)生的熱應(yīng)力(thermal stress)不匹配的現(xiàn)象。因此，芯片130的芯片墊136將可經(jīng)由凸塊120而電性及結(jié)構(gòu)性連接至基板110的凸塊墊116a，再經(jīng)由基板110的內(nèi)部線路118而向下繞線(routing)至基板110的底面114的焊球墊116b，最后經(jīng)由焊球墊116b上的焊球140而電性及結(jié)構(gòu)性連接至外界的電子裝置。
在提高芯片的運(yùn)算速度及降低芯片的制造成本的考量下，芯片的面積及芯片墊之間的間隙兩者必然逐漸地縮小，意即芯片墊的密度將相對逐漸地升高。因此，當(dāng)具有高密度芯片墊的芯片采用覆片(FC)型態(tài)，并同時(shí)搭配球格陣列(BGA)或針格陣列(PGA)等型態(tài)來進(jìn)行封裝時(shí)，由于芯片的相鄰的芯片墊的間距都非常微小，此時(shí)必須采用具有高密度凸塊墊及微細(xì)線路的基板，才能將芯片以覆片接合的方式配置于基板的頂面，并經(jīng)由基板的內(nèi)部線路的重新繞線，而將芯片的芯片墊延伸分布到基板的底面，再經(jīng)由位于基板的底面的焊球(ball)或針腳(pin)等接點(diǎn)，使得芯片最后能夠電性連接至外界的電子裝置。
如上所述，目前覆片球格陣列型(FC/BGA)或覆片針格陣列型(FC/PGA)的基板的常見材質(zhì)包括有陶瓷(ceramic)及有機(jī)材料(organicmaterial)等，目前又以有機(jī)材料作為介電層(dielectric layer)的材質(zhì)的有機(jī)基板(organic substrate)較為常見。值得注意的是，由于有機(jī)基板受到介電層的熱膨脹(thermal expansion)的嚴(yán)重影響，使得現(xiàn)今可大規(guī)模量產(chǎn)的有機(jī)基板的導(dǎo)線其線寬及線距僅能分別達(dá)到25微米及25微米，故難以形成微細(xì)的內(nèi)部線路。同時(shí)，有機(jī)基板必須以一核心板層來作為有機(jī)基板的內(nèi)部結(jié)構(gòu)，并同時(shí)由核心板層的上下兩側(cè)增層(build up)，用以分別形成多層導(dǎo)線層(例如1/2/1層或2/2/2層)，換句話說，傳統(tǒng)的制造工藝無法形成導(dǎo)線層于核心板層的單一側(cè)，使得有機(jī)基板的內(nèi)部線路將無法形成在核心板層的同一側(cè)上。
實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型的目的就是提供一種芯片封裝結(jié)構(gòu)及其制造工藝，可以提供高密度焊墊(凸塊墊)及微細(xì)線路的多層內(nèi)聯(lián)機(jī)層(multi-layerinterconnect layer)，并可有效降低芯片封裝結(jié)構(gòu)的制作成本。
為達(dá)本實(shí)用新型的上述目的，本實(shí)用新型提出一種芯片封裝結(jié)構(gòu)，主要由一基板、一多層內(nèi)聯(lián)機(jī)層以及一芯片所構(gòu)成?；寰哂幸豁斆婕皩?yīng)的一底面，且基板更具有一槽孔，其中槽孔貫穿基板，而連接頂面及底面。此外，多層內(nèi)聯(lián)機(jī)層具有一第一表面及對應(yīng)一第二表面，而多層內(nèi)聯(lián)機(jī)層經(jīng)由第一表面配置于基板的頂面，并封閉槽孔的接近頂面的一端，且多層內(nèi)聯(lián)機(jī)層具有一內(nèi)部線路。另外，芯片具有一有源表面及對應(yīng)的一背面，其中芯片嵌入基板的槽孔，且芯片經(jīng)由有源表面，并以覆片接合的方式，結(jié)構(gòu)性連接至多層內(nèi)聯(lián)機(jī)層的第一表面，且電連接于多層內(nèi)聯(lián)機(jī)層的內(nèi)部線路。
為達(dá)本實(shí)用新型的上述目的，本實(shí)用新型提出一種芯片封裝制造工藝，包括(a)提供一基板，其中基板具有一頂面及對應(yīng)的一底面，而基板具有一槽孔，且槽孔貫穿基板，而連接頂面及底面；(b)嵌入一嵌合塊于槽孔內(nèi)，且嵌合塊具有一嵌合表面，而嵌合表面對齊于基板的頂面；(c)形成一多層內(nèi)聯(lián)機(jī)層于基板的頂面及嵌合塊的嵌合表面，其中多層內(nèi)聯(lián)機(jī)層具有一第一表面及對應(yīng)的一第二表面，且多層內(nèi)聯(lián)機(jī)層系經(jīng)由第一表面，而配置于基板的頂面及嵌合塊的嵌合表面，且多層內(nèi)聯(lián)機(jī)層具有一內(nèi)部線路；(d)移除嵌合塊；以及(e)嵌入一芯片于基板的槽孔內(nèi)，其中芯片具有一有源表面及對應(yīng)的一背面，且芯片經(jīng)由有源表面，并以覆片接合的方式，而結(jié)構(gòu)性連接至多層內(nèi)聯(lián)機(jī)層的第一表面，且電性連接于多層內(nèi)聯(lián)機(jī)層的內(nèi)部線路。
因此，本實(shí)用新型乃是利用薄膜晶體管液晶顯示面板(TFT-LCDpanel)的制造工藝技術(shù)、集成電路(IC)的制造工藝技術(shù)或高密度基板的制造工藝技術(shù)以及其各自生產(chǎn)機(jī)臺，首先以基板作為一硬質(zhì)底板，并嵌入一嵌合塊于基板的槽孔中，接著形成一具有高密度焊墊(凸塊墊)及微細(xì)線路的多層內(nèi)聯(lián)機(jī)層于基板上，之后移除嵌合塊，最后再將芯片嵌入于基板的槽孔內(nèi)，并以覆片接合的方式，使得芯片能夠電性及結(jié)構(gòu)性連接至多層內(nèi)聯(lián)機(jī)層，而完成本實(shí)用新型的芯片封裝制造工藝。
為讓本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明。


圖1示出傳統(tǒng)的一種覆片球格陣列型的芯片封裝結(jié)構(gòu)的剖面示意圖；以及圖2A至2F依次示出本實(shí)用新型一優(yōu)選實(shí)施例的一種芯片封裝制造工藝的流程示意圖。
其中，附圖標(biāo)記的說明如下100芯片封裝結(jié)構(gòu) 110基板112頂面 114底面116a凸塊墊 116b焊球墊120凸塊 130芯片132有源表面 134背面136芯片墊140焊球150底膠具體實(shí)施方式
請參考圖2A至2F，其依次示出本實(shí)用新型一優(yōu)選實(shí)施例的一種芯片封裝制造工藝的流程示意圖。請先參考圖2A，首先提供一基板210，基板210具有一頂面212及對應(yīng)的一底面214，而基板210具有至少一槽孔216，且例如以超音波成孔、雷射燒孔、機(jī)械式鉆孔或化學(xué)蝕刻等方式貫穿基板210的頂面212以及底面214來形成槽孔216。此外，基板210的材質(zhì)例如為陶瓷、玻璃或金屬，且基板210亦可為低成本的印刷電路板(Printed CircuitBoard，PCB)。接著請參考圖2B，嵌入一嵌合塊220于槽孔216內(nèi)，且嵌合塊220具有一嵌合表面222，而嵌合表面222系對齊于基板210的頂面212，使得基板210的頂面212與嵌合塊220的嵌合表面222可共同形成一平坦化的表面，其中基板210的頂面214與嵌合塊220的嵌合表面222必須具有較高等級的平坦度(co-planarity)，以提高后續(xù)微細(xì)線路的制造工藝良率。另外，嵌合塊220的外表面例如形成一膠層(thermal release tape)224或焊料層(solder layer)，而嵌合塊220經(jīng)由膠層224或焊料層的黏性，而相對定位于槽孔216內(nèi)，并且于后續(xù)制造工藝中，還可以加熱膠層224來降低膠層224的黏性，以方便移除嵌合塊220。
接著請參考圖2C，形成一多層內(nèi)聯(lián)機(jī)層230于基板210的頂面212及嵌合塊220的嵌合表面222，其中多層內(nèi)聯(lián)機(jī)層230主要包括一隔絕底層(isolation base layer)232、圖案化的多層導(dǎo)線層234、至少一介電層236及多個(gè)導(dǎo)電插塞238，且這些導(dǎo)線層234系依序重迭于隔絕底層232上，而介電層236則配置于兩相鄰的導(dǎo)線層234之間，且這些導(dǎo)電插塞238分別貫穿介電層236而電性連接兩相鄰的導(dǎo)線層234，并且這些導(dǎo)線層234及這些導(dǎo)電插塞238構(gòu)成一內(nèi)部線路(inner circuit)240。其中內(nèi)部線路240藉由隔絕底層232而與基板210相互隔絕，而隔絕底層232例如為一介電材料層，更可形成至少一導(dǎo)線插塞246于隔絕底層232的內(nèi)，以使內(nèi)部線路240可經(jīng)由導(dǎo)電插塞246而電性連接基板210。
如圖2C所示，內(nèi)部線路240在多層內(nèi)聯(lián)機(jī)層230的第一表面230a形成多個(gè)凸塊墊242，而凸塊墊242對應(yīng)位于基板210的槽孔216所圍成的范圍內(nèi)。此外，內(nèi)部線路240更在多層內(nèi)聯(lián)機(jī)層230的第二表面230b形成多個(gè)接合墊244，用以連接接點(diǎn)290(如圖2F所示)，并且接點(diǎn)290以面陣列的方式配置于多層內(nèi)聯(lián)機(jī)層230的第二表面230b上。另外，內(nèi)部聯(lián)機(jī)240的導(dǎo)線層234的材質(zhì)例如為銅、鋁及該等合金，而介電層236的材質(zhì)例如為氮化硅(silicon nitride)及氧化硅(silicon oxide)或其它有機(jī)介電質(zhì)等。值得注意的是，為了保護(hù)最頂層的導(dǎo)線層234，更可形成圖案化的一抗焊層(soldermask)250于最頂層的導(dǎo)線層234上，并暴露出接合墊244。
同樣如圖2C所示，由于本實(shí)用新型可利用液晶顯示面板或集成電路的高密度制造工藝技術(shù)，來形成此一多層內(nèi)聯(lián)機(jī)層230于基板210上，使得多層內(nèi)聯(lián)機(jī)結(jié)構(gòu)230的內(nèi)部線路240的線寬及線距其范圍均可在1至數(shù)微米的范圍之間。因此，與傳統(tǒng)的圖1所示的以有機(jī)材料為介電層材質(zhì)的基板110相比之下，此處所制作出的多層內(nèi)聯(lián)機(jī)層230將可提供更高密度焊墊(凸塊墊)及更微細(xì)的線路。此外，在形成多層內(nèi)聯(lián)機(jī)層230于基板210的上時(shí)，更可同時(shí)配設(shè)被動組件(passive component)(未示出)于多層內(nèi)聯(lián)機(jī)層230的內(nèi)部，并電性連接于多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240，或者是利用內(nèi)部線路240的特殊的繞線設(shè)計(jì)來形成電容及電感等被動組件。
同樣如圖2C所示，在芯片封裝前，為確保多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240的電性正常，可預(yù)先進(jìn)行多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240的電性測試(electricaltest)，如此將可確保后續(xù)將芯片封裝于多層內(nèi)聯(lián)機(jī)層230的后，此芯片封裝結(jié)構(gòu)能夠正常運(yùn)作。首先，經(jīng)由多個(gè)探點(diǎn)(未示出)接觸接合墊244來測試內(nèi)部線路240，并形成一測試線路226于嵌合塊220的嵌合表面222，且多層內(nèi)聯(lián)機(jī)層230的凸塊墊242連接于測試線路226，并經(jīng)由測試線路226電性測試多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240。由于多層內(nèi)聯(lián)機(jī)層230經(jīng)過電性測試后，可適時(shí)偵測到無法正常運(yùn)作的部分電路，以確保后續(xù)將芯片封裝于多層內(nèi)聯(lián)機(jī)層230的后，此芯片封裝結(jié)構(gòu)能夠正常運(yùn)作，進(jìn)而提高制造工藝的合格率。
接著請參考圖2D，移除嵌合塊220，以使基板210的底面214形成原先的槽孔216，并暴露出多層次內(nèi)聯(lián)機(jī)230的第一表面230a的凸塊墊242。由于嵌合塊220以膠層224(或焊料層)，而嵌合于基板210的槽孔216中，所以僅需加熱膠層224(或焊料層)，以降低膠層224(或焊料層)的黏性，即可將嵌合塊220從基板210的槽孔216加以移除。
接著請參考圖2E，嵌入一芯片260于基板210的槽孔216內(nèi)，其中芯片260具有一有源表面262及對應(yīng)的一背面264，且芯片更具有多個(gè)芯片墊266，其位于芯片216的有源表面262。另外，更將多個(gè)凸塊268分別電性及結(jié)構(gòu)性連接芯片墊266與凸塊墊242，故可以覆片接合的方式，將芯片260配置于多層內(nèi)聯(lián)機(jī)層230的第一表面230a上，并將芯片260電性連接于多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240。如此，即完成芯片封裝結(jié)構(gòu)200，其中芯片260的有源表面262例如形成一底膠層270，而底膠層270可包圍凸塊268，故無須額外地填入底膠至芯片260與多層內(nèi)聯(lián)機(jī)層230之間所圍成的空間。
接著請參考圖2F，完成覆片接合后，此芯片封裝結(jié)構(gòu)更可填入一封膠272于芯片260、多層內(nèi)聯(lián)機(jī)層230及基板210所圍成的空間，用以包覆芯片260。此外，芯片260的背面264以及基板210的底面214更可選擇性地配置一散熱片280，其材質(zhì)系為散熱性佳的材料，例如銅、鋁及該等的合金，用以將芯片260于高速運(yùn)作時(shí)所產(chǎn)生的熱能快速地傳導(dǎo)至芯片封裝結(jié)構(gòu)200的表面，藉以提高芯片封裝結(jié)構(gòu)200的散熱效能。再者，接合墊244的表面上還可配置多個(gè)接點(diǎn)290，用以連接外部的電子裝置(未示出)，且接點(diǎn)290例如為一焊球(ball)或一針腳(pin)，用以形成覆片球格陣列型(FC/BGA)或覆片針格陣列型(FC/PGA)的芯片封裝結(jié)構(gòu)。
如圖2F所示，在上述的芯片封裝結(jié)構(gòu)200中，并不限定為單芯片封裝結(jié)構(gòu)，只需將基板210的槽孔216的位置以及數(shù)量稍作改變，即可適用于封裝多個(gè)芯片260于單一基板210上，而這些芯片260分別對應(yīng)位于基板210的槽孔216的一中，并且芯片260可經(jīng)由多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240而相互電性連接，故此芯片封裝結(jié)構(gòu)200將可應(yīng)用于多重芯片模塊(Multi-Chip Module，MCM)及系統(tǒng)于單一封裝(System In Package，SIP)等芯片封裝結(jié)構(gòu)。
如圖2C所示，由于基板210的材質(zhì)可為金屬等導(dǎo)電材質(zhì)，因此可利用基板210作為芯片封裝結(jié)構(gòu)200的接地端，其方式例如圖2C所示，形成至少一導(dǎo)電插塞246于多層內(nèi)聯(lián)機(jī)層230的第一表面230a上，而導(dǎo)電插塞246系結(jié)構(gòu)性連接于基板210的頂面212，并電性連接于基板210，且多層內(nèi)聯(lián)機(jī)層230的接地線路系經(jīng)由導(dǎo)電插塞246，而電連接于基板210。如此，芯片封裝結(jié)構(gòu)200的內(nèi)部線路240將可以一導(dǎo)電性好的基板210來增加其接地端的面積。
另外，如圖2F所示的左下角的局部放大圖，基板210亦可為一印刷電路板，其具有一基板線路218，且多層內(nèi)聯(lián)機(jī)層230的第一表面230a具有至少一導(dǎo)電插塞246，其中導(dǎo)電插塞246系結(jié)構(gòu)性連接于基板210的頂面212，并電性連接于基板210的基板線路218，使得多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240將可經(jīng)由導(dǎo)電插塞246，而電性連接于基板210的基板線路218。如此，芯片封裝結(jié)構(gòu)200除了利用多層內(nèi)聯(lián)機(jī)層230的內(nèi)部線路240來布設(shè)微細(xì)線路之外，更可利用基板210所提供的基板線路218來增加布設(shè)空間，故可提高芯片封裝結(jié)構(gòu)200的整體線路面積。
由上述說明可知，本實(shí)用新型的芯片封裝結(jié)構(gòu)及其制造工藝乃以一基板作為底板，其中基板具有如芯片大小般的槽孔，而基板的材質(zhì)可為陶瓷、玻璃或金屬，且基板亦可為一印刷電路板，接著再以一嵌合塊嵌入于槽孔中，并形成一具有高密度焊墊(凸塊墊)及微細(xì)線路的多層內(nèi)聯(lián)機(jī)層于基板上，接著移除嵌合塊，并且再將芯片嵌入于基板的槽孔中，且芯片經(jīng)由有源表面，并以覆片接合的方式，結(jié)構(gòu)性連接于此多層內(nèi)聯(lián)機(jī)層的表面，且電性連接于多層內(nèi)聯(lián)機(jī)層的內(nèi)部線路，最后得到一芯片封裝結(jié)構(gòu)。
綜上所述，本實(shí)用新型的芯片封裝結(jié)構(gòu)及其制造工藝具有下列優(yōu)點(diǎn)
1.本實(shí)用新型乃是將液晶顯示面板或集成電路的制造工藝技術(shù)及生產(chǎn)機(jī)臺，加以整合應(yīng)用到本實(shí)用新型的芯片封裝制造工藝，值得注意的是，由于液晶顯示面板、集成電路或高密度基板的制造工藝技術(shù)目前已經(jīng)非常地成熟，所以在大規(guī)模量產(chǎn)的情況的下，將可大幅縮減芯片封裝結(jié)構(gòu)的制作成本。
2.本實(shí)用新型乃利用多個(gè)探針接觸接合墊來測試內(nèi)部線路，并且嵌合塊的嵌合表面還形成一測試線路，且經(jīng)由此測試線路，來電性測試多層內(nèi)聯(lián)機(jī)層的內(nèi)部線路是否正常，在后續(xù)芯片封裝于多層內(nèi)聯(lián)機(jī)層之后，如此將可有效提高芯片封裝結(jié)構(gòu)的制造工藝合格率。
3.由于本實(shí)用新型利用液晶顯示面板的制造工藝技術(shù)，其所能制作出的導(dǎo)線的線寬及線距均可達(dá)到1微米，甚至小于1微米，所以在芯片的芯片墊的密度逐漸升高的情況下，本實(shí)用新型的芯片封裝制造工藝將可完全配合芯片的芯片墊的密度，并提供高密度焊墊(凸塊墊)及微細(xì)線路的多層內(nèi)聯(lián)機(jī)層，同時(shí)更易于控制多層內(nèi)聯(lián)機(jī)層的導(dǎo)線的單位電性阻抗，以提高芯片封裝結(jié)構(gòu)的電學(xué)性質(zhì)。
4.在本實(shí)用新型的芯片封裝結(jié)構(gòu)中，由于嵌合塊經(jīng)由膠層(或焊料層)，而嵌合于基板的槽孔中，所以僅需加熱膠層(或焊料層)，用以降低膠層(或焊料層)的黏性，即可將嵌合塊移除于基板的槽孔。
5.在本實(shí)用新型的芯片封裝結(jié)構(gòu)中，更可嵌入多顆芯片或其它被動組件于基板的多個(gè)槽孔內(nèi)，使得本實(shí)用新型的芯片封裝結(jié)構(gòu)將可應(yīng)用于多重芯片模塊(MCM)及系統(tǒng)于單一封裝(SIP)等芯片封裝型態(tài)。
雖然本實(shí)用新型已以一優(yōu)選實(shí)施例公開如上，然其并非用以限定本實(shí)用新型，本領(lǐng)域技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)以所附權(quán)要求為準(zhǔn)。
權(quán)利要求1.一種芯片封裝結(jié)構(gòu)，其特征在于，該結(jié)構(gòu)包括一基板，具有一頂面及對應(yīng)的一底面，且該基板更具有一槽孔，其中該槽孔貫穿該基板，而連接該頂面及該底面；一多層內(nèi)聯(lián)機(jī)層，具有一第一表面及對應(yīng)一第二表面，而該多層內(nèi)聯(lián)機(jī)層經(jīng)由該第一表面配置于該基板的該頂面，并封閉該槽孔的接近該頂面的一端，且該多層內(nèi)聯(lián)機(jī)層具有一內(nèi)部線路；以及一芯片，具有一有源表面及對應(yīng)的一背面，其中該芯片系嵌入該基板的該槽孔，且該芯片經(jīng)由該有源表面，并以覆片接合的方式，結(jié)構(gòu)性連接至該多層內(nèi)聯(lián)機(jī)層的該第一表面，且電連接于該多層內(nèi)聯(lián)機(jī)層的該內(nèi)部線路。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該基板的材質(zhì)包括陶瓷、玻璃及金屬其中之一。
3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該基板的材質(zhì)為導(dǎo)電材質(zhì)。
4.如權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于，該多層內(nèi)聯(lián)機(jī)層更具有至少一導(dǎo)電插塞，且該導(dǎo)電插塞結(jié)構(gòu)性連接至該基板的該頂面，并電連接于該基板，且該多層內(nèi)聯(lián)機(jī)層的該內(nèi)部線路經(jīng)由該導(dǎo)電插塞，而電連接于該基板。
5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該基板為一印刷電路板，并具有一基板線路。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于，該多層內(nèi)聯(lián)機(jī)層更具有至少一導(dǎo)電插塞，且該導(dǎo)電插塞結(jié)構(gòu)性連接于該基板的該頂面，并電連接于該基板的該基板線路，且該多層內(nèi)聯(lián)機(jī)層的該內(nèi)部線路經(jīng)由該導(dǎo)電插塞，而電連接于該基板的該基板線路。
7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，更包括一封膠，其填充于該芯片、該多層內(nèi)聯(lián)機(jī)層及該基板之間所圍成的空間。
8.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，更包括一散熱片，其配置于該芯片的該背面及該基板的該底面。
9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，更包括多個(gè)接點(diǎn)，其結(jié)構(gòu)性連接至該多層內(nèi)聯(lián)機(jī)層的該第二表面，且電性連接于該多層內(nèi)聯(lián)機(jī)層的該內(nèi)部線路。
10.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，更包括至少一被動組件，其埋設(shè)于該多層內(nèi)聯(lián)機(jī)層的內(nèi)部，且該被動組件系電性連接于該多層內(nèi)聯(lián)機(jī)層的該內(nèi)部線路。
專利摘要本實(shí)用新型公開了一種芯片封裝結(jié)構(gòu)及其制造工藝，此芯片封裝制造工藝乃是利用高精度細(xì)線路制造工藝，如TFT－LCD制造工藝、IC制造工藝或其它高密度基板制造工藝，用以增加布線密度及減短電氣連結(jié)長度，而達(dá)到高電學(xué)性質(zhì)的表現(xiàn)。首先，以一基板作為硬質(zhì)底板，其中基板具有至少一槽孔，而基板的材質(zhì)可為陶瓷、玻璃或金屬，且基板亦可為一印刷電路板，接著再將一嵌合塊嵌入于槽孔中，并形成一具有高密度焊墊(凸塊墊)及微細(xì)線路的多層內(nèi)聯(lián)機(jī)層于基板上，接著移除嵌合塊，再將芯片嵌入于基板的槽孔中，且芯片經(jīng)由有源表面，并以覆片接合的方式，結(jié)構(gòu)性連接于此多層內(nèi)聯(lián)機(jī)層，且電連接于多層內(nèi)聯(lián)機(jī)層的內(nèi)部線路。
文檔編號H01L23/28GK2613046SQ0324651
公開日2004年4月21日 申請日期2003年4月17日 優(yōu)先權(quán)日2003年4月17日
發(fā)明者何昆耀, 宮振越 申請人:威盛電子股份有限公司