專利名稱：具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器及制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于存儲(chǔ)器件及其制備方法，特別涉及一種利用多隧穿結(jié)結(jié)構(gòu)的、基于庫(kù)侖阻塞原理設(shè)計(jì)具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器及制備方法。
背景技術(shù)：
存儲(chǔ)器在全世界半導(dǎo)體市場(chǎng)中占據(jù)了40％的份額，存儲(chǔ)器以外的其它半導(dǎo)體產(chǎn)品每2年更新一代，而存儲(chǔ)器則是每18個(gè)月一代，以動(dòng)態(tài)存儲(chǔ)器(DRAM)的發(fā)展為例，每個(gè)功能元件的尺寸不斷減小，價(jià)格在不斷的下降，每個(gè)存儲(chǔ)單元工作所需的電子數(shù)目也越來(lái)越少。1988年日本在硅片上刻線的線寬達(dá)到了0.8微米，芯片集成度達(dá)到了106個(gè)元件以上，4Mb的動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM問(wèn)世，從而進(jìn)入了特大規(guī)模集成ULSI時(shí)代；1992年線寬0.5微米的16Mb芯片投產(chǎn)；1994年線寬0.35微米的64Mb芯片投產(chǎn)；不久就將實(shí)現(xiàn)0.13微米的4Gb的DRAM。但是維持尺度不斷減小的趨勢(shì)面對(duì)著極其嚴(yán)重的挑戰(zhàn)，即存儲(chǔ)單元中的電容不能太小，如果這個(gè)電容小到不能提供足夠多的電子給放大器，那么整個(gè)存儲(chǔ)器將被噪聲所淹沒(méi)，將不能保證信息存儲(chǔ)的可靠性；同時(shí)，當(dāng)每個(gè)存儲(chǔ)單元的電子數(shù)目因集成度的提高變得越來(lái)越小時(shí)，存儲(chǔ)器中的MOS場(chǎng)效應(yīng)晶體管將逐漸變得不穩(wěn)定。為此，不得不尋求具有更高集成度的存儲(chǔ)器件。而納米材料和納米加工技術(shù)的發(fā)展使得納米器件得到了更快的發(fā)展，具有廣泛的應(yīng)用前景。
由此可見(jiàn)，不能僅僅依賴工藝的微細(xì)化來(lái)解決傳統(tǒng)產(chǎn)業(yè)所面臨的問(wèn)題，所以在一個(gè)存儲(chǔ)單元中存入多個(gè)比特的多值存儲(chǔ)技術(shù)將顯得越來(lái)越重要。因?yàn)閭鹘y(tǒng)的CMOS只有兩個(gè)狀態(tài)開(kāi)和關(guān)，所以基于CMOS的傳統(tǒng)存儲(chǔ)器單元進(jìn)行多值存儲(chǔ)時(shí)受到多方面限制。考慮到未來(lái)新型計(jì)算機(jī)的發(fā)展將以分子電子學(xué)、量子力學(xué)和生物技術(shù)為基礎(chǔ)，所以多值存儲(chǔ)器無(wú)疑是一種具有廣闊發(fā)展前景的存儲(chǔ)器件。
目前出現(xiàn)了利用庫(kù)侖阻塞原理制備的單電子多值存儲(chǔ)器(《應(yīng)用物理快報(bào)》Appl.Phys.Lett.2001，79，3618)，該器件具有多個(gè)穩(wěn)定狀態(tài)，可以實(shí)現(xiàn)多值存儲(chǔ)的目的。但是器件具有以下幾點(diǎn)缺點(diǎn)(1)器件的庫(kù)侖振蕩曲線因?yàn)槭艿秸{(diào)制不可能實(shí)現(xiàn)任意多個(gè)值的存儲(chǔ)；(2)器件工作需要一個(gè)恒流源，功耗較高。

發(fā)明內(nèi)容
本發(fā)明的目的是解決傳統(tǒng)存儲(chǔ)器和單電子存儲(chǔ)器所存在的缺點(diǎn)和不足，為了更大程度上發(fā)揮出單電子器件的性質(zhì)，在依賴工藝微細(xì)化提高存儲(chǔ)密度的同時(shí)利用多值存儲(chǔ)提高器件存儲(chǔ)密度的方法，從而本發(fā)明提供一種存儲(chǔ)器具有任意多個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，工作時(shí)不需要恒流源，可以實(shí)現(xiàn)低功耗下的信息超高密度存儲(chǔ)，和該存儲(chǔ)器的存儲(chǔ)密度的提高并不完全依賴工藝的微細(xì)程度，可以實(shí)現(xiàn)具有更高存儲(chǔ)密度的單電子多值存儲(chǔ)器，并且提供一種制備實(shí)現(xiàn)具有更高存儲(chǔ)密度的單電子多值存儲(chǔ)器的方法。
本發(fā)明的目的是這樣實(shí)現(xiàn)的本發(fā)明提供的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，包括一襯底，在其上的導(dǎo)電層上通過(guò)半導(dǎo)體工藝制備出一傳統(tǒng)的金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(以下簡(jiǎn)稱MOSFET)和單電子晶體管；其特征在于還包括p-n結(jié)二極管、存儲(chǔ)結(jié)和多隧穿結(jié)結(jié)構(gòu)；其中MOSFET的柵極與MOSFET的導(dǎo)電溝道電容耦合，同時(shí)它也與MOSFET的漏極電容耦合在一起；并且MOSFET的漏極作為p-n結(jié)二極管的n端制備出p-n結(jié)二極管結(jié)構(gòu)，中間形成空間電荷耗盡區(qū)；單電子晶體管中的量子點(diǎn)與器件的存儲(chǔ)結(jié)一端電容耦合在一起；存儲(chǔ)結(jié)的另一端與多隧穿結(jié)相連，多隧穿結(jié)的引線與p-n結(jié)二極管的p端相連。
所述的襯底包括硅片或SOI基片材料。
所述的單電子晶體管包括四個(gè)部分源極、漏極、與源、漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的柵極；其中源極通過(guò)納米線與漏極相連接，納米線的一側(cè)設(shè)置第一側(cè)柵，另一側(cè)設(shè)置存儲(chǔ)結(jié)；其中量子點(diǎn)可以是利用第一側(cè)柵耗盡納米線形成，其納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線距離為在200納米以下；量子點(diǎn)或者是通過(guò)在導(dǎo)電層中刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)；量子點(diǎn)或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；制備單電子晶體管使用的材料可以是硅，GaAs或金屬等。
所述的MOSFET中的柵極長(zhǎng)小于2微米，柵極氧化層的厚度小于50納米。
所述的存儲(chǔ)結(jié)形狀不限，其面積只要小于1000平方微米均可以，制備存儲(chǔ)結(jié)的材料可以使用摻雜后的單晶硅或多晶硅，金屬等。
所述的p-n結(jié)二極管小于10微米。
所述的多隧穿結(jié)結(jié)構(gòu)可以是利用側(cè)柵耗盡納米線形成的，納米線長(zhǎng)度小于一個(gè)微米，寬度小于200納米，側(cè)柵距納米線小于200納米；或者可以通過(guò)刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；形成多隧穿結(jié)使用的材料可以是硅，GaAs和金屬等；本發(fā)明所提供的制備具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器的方法，包括以下步驟(1)選用硅或SOI材料作襯底，利用常規(guī)方法在導(dǎo)電層上通過(guò)半導(dǎo)體工藝制備出一傳統(tǒng)的金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(以下簡(jiǎn)稱MOSFET)和p-n結(jié)二極管結(jié)構(gòu)，其中的兩者共用一個(gè)漏極，MOSFET的柵極要與其自身的漏極通過(guò)柵下氧化層電容耦合在一起；(2)在步驟(1)制備出的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管和p-n結(jié)二極管的基礎(chǔ)上，再利用常規(guī)套刻光刻的工藝在導(dǎo)電材料層中制備出包括四個(gè)部分源極、漏極、與源、漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的柵極的單電子晶體管結(jié)構(gòu)、存儲(chǔ)結(jié)和多隧穿結(jié)結(jié)構(gòu)；(3)利用常規(guī)LPCVD工藝生長(zhǎng)一層SiO2和一層含硼硅化磷玻璃(BPSG)，并用800℃退火實(shí)現(xiàn)平坦化，再利用套刻光刻和濺射工藝制備出MOSFET源極、漏極和p-n結(jié)二極管一端的引線，其中MOSFET漏極引線和與存儲(chǔ)結(jié)電容耦合；(4)采用常規(guī)半導(dǎo)體封裝技術(shù)對(duì)器件進(jìn)行封裝就制備出了本發(fā)明的單電子多值存儲(chǔ)器。
所述的量子點(diǎn)可以是利用側(cè)柵耗盡納米線形成，其納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線距離為在200納米以下；或者是通過(guò)在導(dǎo)電層中刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)；或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成；制備單電子晶體管使用的材料可以是硅，GaAs或金屬等。
本發(fā)明的優(yōu)點(diǎn)在于本發(fā)明制備的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器是利用多隧穿結(jié)結(jié)構(gòu)的庫(kù)侖阻塞區(qū)域，設(shè)計(jì)了一種單電子多值存儲(chǔ)器。在該單電子多值存儲(chǔ)器中單電子晶體管起到一個(gè)靜電計(jì)的作用，可以用來(lái)探測(cè)存儲(chǔ)結(jié)中的額外電子數(shù)目，實(shí)現(xiàn)數(shù)據(jù)的讀取功能。可以選用具有雙隧穿結(jié)的結(jié)構(gòu)的單電子晶體管，即存在單個(gè)庫(kù)侖島，這樣的結(jié)構(gòu)通?？梢宰龅暮苄?，因此器件可以實(shí)現(xiàn)更高的存儲(chǔ)密度，但是它比較容易受電荷補(bǔ)償效應(yīng)(offset charge effects)的影響，容易導(dǎo)致單電子晶體管中庫(kù)侖阻塞區(qū)域的大小發(fā)生改變，甚至消失。所以本器件使用多隧穿結(jié)結(jié)構(gòu)的單電子晶體管來(lái)解決這個(gè)問(wèn)題。本發(fā)明通過(guò)對(duì)單個(gè)電子的控制實(shí)現(xiàn)了多個(gè)穩(wěn)定狀態(tài)的存儲(chǔ)，工作不需要恒流源；同時(shí)電容耦合了一個(gè)具有多隧穿結(jié)結(jié)構(gòu)的靜電計(jì)，依靠源漏極之間電流變化的特征來(lái)實(shí)現(xiàn)數(shù)據(jù)的讀出。施加不同的寫電壓來(lái)控制存儲(chǔ)結(jié)中存儲(chǔ)的額外電子的數(shù)目，使得器件不同工作狀態(tài)的改變只需要一個(gè)電子改變就可以實(shí)現(xiàn)。
本發(fā)明設(shè)計(jì)的存儲(chǔ)器同時(shí)具備了單電子存儲(chǔ)器和多值存儲(chǔ)器的優(yōu)點(diǎn)，并充分考慮和傳統(tǒng)半導(dǎo)體工藝的兼容性問(wèn)題，一個(gè)存儲(chǔ)單元不需要結(jié)構(gòu)上的改變可以實(shí)現(xiàn)四值、八值甚至十六值的存儲(chǔ)，理論上可以滿足任意多值的存儲(chǔ)要求。盡管每個(gè)存儲(chǔ)單元的尺度與傳統(tǒng)存儲(chǔ)器件相比沒(méi)有優(yōu)勢(shì)，但是任意多值的存儲(chǔ)特性是傳統(tǒng)的器件所不能實(shí)現(xiàn)的，因?yàn)閭鹘y(tǒng)的多值存儲(chǔ)具有的狀態(tài)越多存儲(chǔ)單元的結(jié)構(gòu)就要越復(fù)雜。因此這種低功耗的單電子多值存儲(chǔ)器有希望實(shí)現(xiàn)信息的超高密度存儲(chǔ)。
總之，本發(fā)明存儲(chǔ)器較傳統(tǒng)存儲(chǔ)器具有以下優(yōu)點(diǎn)1)任意多值的存儲(chǔ)，2)工作頻率高，3)存儲(chǔ)密度大，4)功耗低，5)散熱量??；6)并且制備方法簡(jiǎn)單，易于工業(yè)化生產(chǎn)。


圖1本發(fā)明存儲(chǔ)器一個(gè)存儲(chǔ)單元的立體結(jié)構(gòu)示意圖。
圖2本發(fā)明存儲(chǔ)器一個(gè)存儲(chǔ)單元原理結(jié)構(gòu)示意圖。
圖3本發(fā)明存儲(chǔ)器一個(gè)存儲(chǔ)單元的多隧穿結(jié)工作方式示意圖。
圖4本發(fā)明存儲(chǔ)器一個(gè)存儲(chǔ)單元存儲(chǔ)結(jié)中額外電子數(shù)目隨著柵極電壓變化的變化情況圖。
圖5本發(fā)明存儲(chǔ)器一個(gè)存儲(chǔ)單元施加的三角形寫電壓脈沖示意圖。
圖6本發(fā)明存儲(chǔ)器一個(gè)存儲(chǔ)單元MOSFET的漏極電壓隨施加寫電壓脈沖的變化情況圖。
圖7通過(guò)寫電壓的控制實(shí)現(xiàn)a、b、e和f四個(gè)存儲(chǔ)狀態(tài)的示意圖。
圖8本發(fā)明存儲(chǔ)器使用的SOI基片的結(jié)構(gòu)示意9本發(fā)明存儲(chǔ)器單元制備過(guò)程中光刻后的結(jié)構(gòu)示意圖。
圖中標(biāo)示1.襯底； 101.SOI基片的頂層硅(導(dǎo)電層)；102.SOI基片的氧化埋層； 103.SOI基片的絕緣層；2.氧化絕緣層； 3.MOSFET(圖1虛線方框3)；4.p-n結(jié)二極管(圖1中虛線方框4)；5.單電子晶體管(圖1中虛線方框5)；6.空間電荷耗盡區(qū)； 7.MOSFET的柵極；8.單電子晶體管的源極； 9.單電子晶體管的漏極；
10.第一側(cè)柵(單電子晶體管的側(cè)柵)； 11.存儲(chǔ)結(jié)；12.多隧穿結(jié)； 13.第二側(cè)柵(多隧穿結(jié)的側(cè)柵)；14.多隧穿結(jié)引線；15.MOSFET的漏極(同時(shí)也是p-n結(jié)二極管的n區(qū))；16.MOSFET的源極(N型)； 17.p-n結(jié)二極管的p區(qū)；18.MOSFET的柵極下的氧化層；19.導(dǎo)電溝道；20.單電子晶體管中的納米線結(jié)構(gòu)；21.MOSFET的漏極引線；22.MOSFET的源極引線； 23.p-n結(jié)二極管引線；具體實(shí)施方式
實(shí)施例1制備具有圖1所示結(jié)構(gòu)的本發(fā)明的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子多值動(dòng)態(tài)隨機(jī)存儲(chǔ)器，以下結(jié)合附圖1-9和制作方法對(duì)本發(fā)明的存儲(chǔ)器結(jié)構(gòu)進(jìn)行詳細(xì)說(shuō)明選取一塊市場(chǎng)上購(gòu)買的SOI基片作為襯底1，該襯底1如圖8所示；經(jīng)過(guò)濕氧氧化并利用HF緩沖液腐蝕的方法減薄頂層硅101，其項(xiàng)層硅101參數(shù)如下材料P型，晶向<100>，電阻率為2-4Ωcm；其頂層硅101厚度為40納米，氧化埋層為二氧化硅層102厚度為200納米，SiO2氧化絕緣層103厚度不限。利用常規(guī)干氧熱氧化(900℃)工藝在頂層硅101上生長(zhǎng)20納米厚的SiO2氧化絕緣層2，參見(jiàn)圖9。利用Si3N4作為掩模，在二氧化硅層2中利用電子束光刻的方法制如圖9所示的臺(tái)面的掩膜圖形；然后再利用常規(guī)干法刻蝕(RIE)工藝刻掉掩膜區(qū)外的氧化SiO2(10納米厚)和頂層硅101，形成臺(tái)面如圖9所示的，此臺(tái)面包括單電子晶體管5、多隧穿結(jié)12、多隧穿結(jié)引線14和第一、二側(cè)柵10、13等圖9所示的表面各個(gè)部分的圖形；MOSFET3的導(dǎo)電溝道19和源、漏區(qū)16、15和p-n結(jié)二極管4的有源區(qū)都在頂層硅101上。利用通常干氧氧化工藝在頂層硅101上生長(zhǎng)15納米的二氧化硅熱氧化層作為MOSFET的柵極氧化層18，其氧化溫度為900℃，然后利用LPCVD的方法在其上沉積100納米厚的多晶硅導(dǎo)電層，再用光刻膠做掩膜，形成MOSFET的柵極圖形，用干法刻蝕(RIE)工藝刻掉掩膜以外的多晶硅。利用通常方法在40keV的能量下注入As，摻雜劑量為5×1014cm-2，同時(shí)完成源極16、漏極15及柵極7的摻雜，形成了NMOSFET結(jié)構(gòu)，這樣就制備出了器件的MOSFET 3。然后對(duì)MOSFET以外的區(qū)域進(jìn)行摻雜，利用通常方法在40keV的能量下注入B，注入劑量為5×1014cm-2，此摻雜不僅和MOSFET的漏極15之間形成空間的電荷耗盡區(qū)6，這樣就制備出了以摻B+為p區(qū)摻As+和為n區(qū)的p-n結(jié)二極管4；而且還形成了單電子晶體管5和多隧穿結(jié)12等各部分的中摻雜，由于氧化使得此時(shí)單電子晶體管5和多隧穿結(jié)12的硅膜厚度和橫向尺寸12納米。最后用常規(guī)一次快速熱處理激活雜質(zhì)形成了以下結(jié)構(gòu)存儲(chǔ)結(jié)20、多隧穿結(jié)12和單電子晶體管5。其中單電子晶體管5包括四個(gè)部分源極8、漏極9，、與源8、漏極9弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的第一柵極10，耗盡納米線20，如圖1所示；其中源極8通過(guò)納米線20與漏極9相連接，納米線20的一側(cè)設(shè)置第一側(cè)柵10，另一側(cè)設(shè)置存儲(chǔ)結(jié)11；其中量子點(diǎn)可以是利用第一側(cè)柵10耗盡納米線20形成，第一側(cè)柵10長(zhǎng)為500納米，其耗盡的納米線長(zhǎng)20為100納米，寬為50納米，距離存儲(chǔ)結(jié)60納米；單電子晶體管的源極8長(zhǎng)為500納米，寬為100納米，單電子晶體管的漏極9長(zhǎng)為2微米，寬為100納米。存儲(chǔ)結(jié)11的長(zhǎng)為100納米，寬為70納米；第二側(cè)柵13的長(zhǎng)為1微米，其耗盡形成多隧穿結(jié)12的納米線長(zhǎng)度為70納米，寬為40納米，多隧穿結(jié)引線14長(zhǎng)為5微米，寬為100納米。
制備電極引線利用LPCVD工藝在上述制備好的臺(tái)面上生長(zhǎng)一層350納米的SiO2和一層150納米的含硼硅化磷玻璃(BPSG)，并用800℃退火實(shí)現(xiàn)平坦化，利用套刻光刻和濺射工藝制備出MOSFET源極16、漏極15和p-n結(jié)二極管4一端的引線22、21和23，其中MOSFET漏極15的引線寬為90納米，與存儲(chǔ)結(jié)間距為80納米，此部分也同時(shí)是p-n結(jié)二極管4的p端；p-n結(jié)二極管4的n端的引線23與多隧穿結(jié)12連接在一起。最后利用半導(dǎo)體封裝工藝對(duì)器件進(jìn)行封裝和引線。
實(shí)施例2選取絕緣體上的硅(SOI)作為襯底1，經(jīng)過(guò)濕氧氧化并利用HF緩沖液腐蝕的方法減薄項(xiàng)層硅101，其參數(shù)如下材料P型，晶向<100>，電阻率為2-4Ωcm；頂層硅101厚度為40納米，氧化埋層102為二氧化硅層，其厚度為50納米。首先采用通常方法高能磷離子注入對(duì)MOSFET的導(dǎo)電溝道19進(jìn)行摻雜，摻雜能量為200KeV，劑量1×1012cm-2，利用一次光刻暴露出MOSFET 3的源、漏區(qū)和p-n結(jié)二極管4的區(qū)域，采用于法刻蝕刻去掉這些區(qū)域的頂層硅以及下面的SiO2埋層102，露出襯底硅；利用一次光刻和一次注入完成MOSFET的源、漏區(qū)和多晶硅柵極7的摻雜，注入磷，能量是40KeV，摻雜劑量5×1015cm-2。利用Si3N4作為掩膜，用電子束光刻和干法刻蝕形成單電子晶體管5和多隧穿結(jié)12和MOSFET的柵7，其臺(tái)面形狀如圖8所示。然后用掩膜保護(hù)MOSFET區(qū)域，利用一次硼離子注入形成二極管4，單電子晶體管5和多隧穿結(jié)12的摻雜，注入能量和劑量分別是50KeV，1×1016cm-2。MOSFET的源、漏區(qū)，導(dǎo)電溝道區(qū)和二極管形成在襯底硅上；這樣就在頂層硅中制備出了MOSFET的柵極7，單電子晶體管5和多隧穿結(jié)12。
器件其余各個(gè)部分的制備與實(shí)施例1同。
實(shí)施例3選用<100>取向的硅片作P型襯底1，電阻率為2-4Ωcm；利用干氧氧化方法，氧化溫度為900℃，氧化出一個(gè)50納米厚的二氧化硅絕緣層2，并且LPCVD生長(zhǎng)一層50納米厚的多晶硅。
器件其余各個(gè)部分的制備與實(shí)施例2同。
在以上各實(shí)施例中，存儲(chǔ)器結(jié)構(gòu)如圖1所示。存儲(chǔ)結(jié)11是整個(gè)存儲(chǔ)單元的存儲(chǔ)結(jié)，利用多隧穿結(jié)12的庫(kù)侖阻塞區(qū)域來(lái)實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，并假定電子只能通過(guò)隧穿多隧穿結(jié)12進(jìn)出存儲(chǔ)結(jié)11。MOSFET的柵極作為存儲(chǔ)單元寫電壓的輸入端。存儲(chǔ)單元中除了存儲(chǔ)結(jié)11外還有一個(gè)可以存儲(chǔ)電子的部分是MOSFET的漏極15，它的一端通過(guò)電容耦合的方式與存儲(chǔ)結(jié)11相連，一端與一個(gè)二極管相連，還有一端通過(guò)電容耦合的方式與MOSFET的柵極7。MOSFET的漏極15有兩個(gè)基本狀態(tài)一種狀態(tài)是存儲(chǔ)一定數(shù)目的正電荷；另一種狀態(tài)是基本處于電中性。通過(guò)改變寫電壓VW脈沖的大小和方向，同時(shí)利用MOSFET和二極管的開(kāi)關(guān)特性，可以在MOSFET的漏極15中實(shí)現(xiàn)這兩種基本狀態(tài)的相互轉(zhuǎn)化。MOSFET的漏極15電位的不同決定了存儲(chǔ)結(jié)11中存儲(chǔ)電子數(shù)目的不同，因此可以通過(guò)控制寫電壓來(lái)實(shí)現(xiàn)數(shù)據(jù)的寫入。MOSFET的漏極15處的電壓VER控制著存儲(chǔ)結(jié)11中存儲(chǔ)的額外電子的數(shù)目，多隧穿結(jié)引線14與二極管的一端連在一起并接地，多隧穿結(jié)12的工作方式可以用圖3來(lái)表示。側(cè)柵上的電壓Vs1耗盡納米線形成了多隧穿結(jié)結(jié)構(gòu)，MTJ處在庫(kù)侖阻塞區(qū)域時(shí)，存儲(chǔ)結(jié)11是一個(gè)孤立的電荷存儲(chǔ)部分，柵極電壓VER可以改變存儲(chǔ)結(jié)11中存儲(chǔ)的電荷數(shù)目。若多隧穿結(jié)12的總電容為Cm1，柵極電容為C2，存儲(chǔ)結(jié)11帶電量為QMN，存儲(chǔ)結(jié)11的電位為VMN，則QMN＝(VMN-VER)C2+C1VMN+Cm1VMN-ne＝QMN＝(Cm1+C1+C2)VMN-C2VER存儲(chǔ)結(jié)的電位為VMN=eCΣ1(C2VERe-n)---(1)]]>其中總電容C∑1＝Cm1+C1+C2；e為基本電荷(e＞0)；n為存儲(chǔ)結(jié)11的額外電子數(shù)目，正值表示得電子，負(fù)值表示失電子。假定多隧穿結(jié)12庫(kù)侖阻塞區(qū)域邊緣的電壓分別為+VC和-VC，因此多隧穿結(jié)12庫(kù)侖阻塞區(qū)域的大小可以表示為
VC=e2Cm1]]>存儲(chǔ)結(jié)11的電位超出庫(kù)侖阻塞區(qū)域時(shí)，存儲(chǔ)的電子數(shù)目將發(fā)生改變，電子數(shù)目每改變一個(gè)，存儲(chǔ)結(jié)11中的電位將會(huì)改變 如圖4所示，隨著VER的升高，存儲(chǔ)結(jié)11中的電位升高，當(dāng)VMN到達(dá)庫(kù)侖區(qū)域的邊緣時(shí)，一個(gè)電子將會(huì)隧穿多隧穿結(jié)12進(jìn)入存儲(chǔ)結(jié)11中，此時(shí)存儲(chǔ)結(jié)11的電位變?yōu)閂MN=VC-eCΣ1]]>系統(tǒng)再次處在了庫(kù)侖阻塞區(qū)域，如果最初存儲(chǔ)結(jié)11中沒(méi)有存儲(chǔ)額外電子，那么經(jīng)過(guò)此過(guò)程后存儲(chǔ)結(jié)11就存儲(chǔ)了一個(gè)額外電子。如果繼續(xù)升高VER，存儲(chǔ)結(jié)11中電位繼續(xù)升高直到再次達(dá)到庫(kù)侖阻塞邊緣，又一個(gè)電子通過(guò)多隧穿結(jié)12進(jìn)入存儲(chǔ)結(jié)11中，VMN降低 此時(shí)的存儲(chǔ)結(jié)11中就存儲(chǔ)了2個(gè)額外電子。隨著MOSFET的漏極15電位的不斷升高，存儲(chǔ)結(jié)11中的電子數(shù)目就按照這樣的變化過(guò)程進(jìn)行下去，形成了存儲(chǔ)不同電子數(shù)目的不同狀態(tài)；若MOSFET的漏極15中的電壓達(dá)到某一個(gè)值后開(kāi)始減少，此時(shí)存儲(chǔ)結(jié)11中的電位會(huì)降低，其電位每一次達(dá)到-VC時(shí)，電子將會(huì)隧穿多隧穿結(jié)12逃離存儲(chǔ)結(jié)11，此時(shí)存儲(chǔ)結(jié)11電位升高 存儲(chǔ)的電子數(shù)目減少一個(gè)，隨著MOSFET的漏極15電位的不斷降低，存儲(chǔ)結(jié)11中的電子數(shù)目也將不斷減少。當(dāng)MOSFET的漏極15處電位減少到0時(shí)，存儲(chǔ)結(jié)11中的電子數(shù)目并不為零，圖4所示的情況下存儲(chǔ)結(jié)11中還存儲(chǔ)了兩個(gè)電子。因此可以得到這樣的一個(gè)結(jié)論當(dāng)VER在正電壓區(qū)域掃描時(shí)，存儲(chǔ)結(jié)11中的電子數(shù)目存在一個(gè)極少值，即VER＝0時(shí)，存儲(chǔ)結(jié)11依然會(huì)存儲(chǔ)一定數(shù)量的額外電子，可以將這樣的一個(gè)狀態(tài)稱為a狀態(tài)。圖4中a狀態(tài)對(duì)應(yīng)存儲(chǔ)結(jié)11中存儲(chǔ)的電子數(shù)目為2個(gè)，這個(gè)電子數(shù)目的大小是由存儲(chǔ)結(jié)11的總電容和多隧穿結(jié)12的庫(kù)侖阻塞區(qū)域的大小共同決定的，a狀態(tài)存儲(chǔ)n個(gè)電子的條件可以由方程(1)得出-eCΣ1·n<-VC+eCΣ1]]>若a狀態(tài)時(shí)存儲(chǔ)結(jié)11中存儲(chǔ)的電子數(shù)目最少，即存儲(chǔ)一個(gè)電子，所應(yīng)滿足的條件是C∑1·VC＜2e由此可見(jiàn)，可以利用MOSFET的漏極15電壓在正電壓區(qū)域的掃描可以改變存儲(chǔ)結(jié)11中的電子數(shù)目，不同的電子數(shù)目對(duì)應(yīng)著不同的狀態(tài)，這些狀態(tài)中存在著一個(gè)存儲(chǔ)電子數(shù)目最少的狀態(tài)a。
本發(fā)明單電子多值存儲(chǔ)器中單電子晶體管5起到一個(gè)靜電計(jì)的作用，可以用來(lái)探測(cè)存儲(chǔ)結(jié)11中的額外電子數(shù)目，實(shí)現(xiàn)數(shù)據(jù)的讀取功能?？梢赃x用具有雙隧穿結(jié)的結(jié)構(gòu)的單電子晶體管，即存在單個(gè)庫(kù)侖島，這樣的結(jié)構(gòu)通?？梢宰龅暮苄。虼似骷梢詫?shí)現(xiàn)更高的存儲(chǔ)密度，但是它比較容易受電荷補(bǔ)償效應(yīng)(offset charge effects)的影響，容易導(dǎo)致單電子晶體管中庫(kù)侖阻塞區(qū)域的大小發(fā)生改變，甚至消失。所以本器件使用多隧穿結(jié)結(jié)構(gòu)的單電子晶體管來(lái)解決這個(gè)問(wèn)題。這可以利用高摻雜的硅納米線或者是δ摻雜的GaAs納米線，通過(guò)第一側(cè)柵10的耗盡作用在納米線中實(shí)現(xiàn)多隧穿結(jié)結(jié)構(gòu)，同時(shí)利用另一個(gè)柵極來(lái)控制納米線中庫(kù)侖島的靜電化學(xué)勢(shì)能，也就是說(shuō)本發(fā)明中存儲(chǔ)結(jié)11就是這個(gè)柵極，可以控制納米線中量子點(diǎn)的靜電化學(xué)勢(shì)能，達(dá)到讀出數(shù)據(jù)的目的。這種結(jié)構(gòu)的存儲(chǔ)器集成度受納米線柵極尺寸的限制，因此器件的存儲(chǔ)密度會(huì)受到影響。靜電計(jì)工作中單電子晶體管的源極8接地，單電子晶體管的漏極9施加偏壓，源漏之間的電流隨柵極電壓的變化進(jìn)行庫(kù)侖振蕩，利用庫(kù)侖振蕩曲線可以判斷存儲(chǔ)結(jié)中電子數(shù)目的變化，這是單電子晶體管5實(shí)現(xiàn)靜電計(jì)功能的一種工作方式，工作在此區(qū)間的單電子晶體管可以實(shí)現(xiàn)高精度的電荷探測(cè)；單電子晶體管的另一種工作方式是將源漏極之間的電壓設(shè)的足夠大，此時(shí)源漏極之間的電流隨柵極電壓的變化在一定范圍內(nèi)近似呈現(xiàn)線性關(guān)系，此時(shí)同樣可以探測(cè)存儲(chǔ)結(jié)中額外電子的數(shù)目，實(shí)現(xiàn)數(shù)據(jù)的讀取。在本發(fā)明的這種單電子多值存儲(chǔ)器中靜電計(jì)的兩種工作方式都可以實(shí)現(xiàn)數(shù)據(jù)的讀取，考慮到工作時(shí)存儲(chǔ)結(jié)中額外電子數(shù)目變化的大小，本發(fā)明采用單電子晶體管的后一種工作方式，即源漏極的電壓很大。
MOSFET的漏極15處也可以存儲(chǔ)一部分電荷，與之相連的二極管和MOSFET均是理想器件，MOSFET的閾值電壓為VT(VT＞0)，二極管導(dǎo)通狀態(tài)下的電阻為0?？梢约俣ㄊ┘訉戨妷篤W(t)為一個(gè)三角形脈沖，如圖5所示，電壓由0到-V0的過(guò)程稱為I區(qū)，由-V0到0的過(guò)程稱為II區(qū)。此時(shí)不考慮存儲(chǔ)結(jié)11中的電荷變化和其中存儲(chǔ)電荷對(duì)MOSFET的漏極15處電位的影響，并假定存儲(chǔ)結(jié)11中的電位為0。MOSFET的漏極15的電位VER(t)變化過(guò)程可用圖6來(lái)描述。寫電壓處在I區(qū)時(shí)，二極管處于導(dǎo)通狀態(tài)，MOSFET的漏極15電位為0，但此時(shí)的電量并不為0，當(dāng)寫電壓處達(dá)到-V0時(shí)，存儲(chǔ)的電荷數(shù)目為QER＝C3V0當(dāng)寫電壓處在II區(qū)時(shí)，二極管處于關(guān)斷狀態(tài)，MOSFET的漏極15的電位與兩個(gè)因素有關(guān)MOSFET的漏極15中存儲(chǔ)的電荷和寫電壓VW(t)。同樣不考慮存儲(chǔ)結(jié)11中電子對(duì)MOSFET的漏極15電位的影響，此時(shí)MOSFET的漏極15中總電荷不變，因此QER＝VER(t)C2+(VER(t)-VW(t))C3因此可以推出MOSFET的漏極15電位在寫電壓處在II區(qū)時(shí)的變化關(guān)系為
VER(t)=QER+C3VW(t)C2+C3=C3C2+C3(V0+VW(t))]]>電壓由-V0到0時(shí)，VER最終處在VER0的穩(wěn)定狀態(tài)，對(duì)應(yīng)的電位為VER0=C3C2+C3V0]]>由此可見(jiàn)通過(guò)控制寫電壓脈沖大小可以在使MOSFET的漏極15具有不同的電位。不同大小的VER0可以控制存儲(chǔ)結(jié)11存儲(chǔ)不同數(shù)目的電子。
在以上的討論中本發(fā)明沒(méi)有考慮到存儲(chǔ)結(jié)11中的電子對(duì)MOSFET的漏極15電位的影響，通過(guò)給寫電壓一個(gè)正電壓脈沖，脈沖的電壓高于MOSFET的閾值電壓，此時(shí)MOSFET的漏極15的電位將降為0，存儲(chǔ)結(jié)11將會(huì)處在a狀態(tài)，MOSFET的漏極15要被極化出一部分的正電荷；此外如果提供的寫電壓足夠大，在MOSFET的漏極15電位隨寫電壓的變化過(guò)程中，存儲(chǔ)結(jié)11的電位會(huì)超出庫(kù)侖阻塞區(qū)域，引起存儲(chǔ)結(jié)11中電子數(shù)目的變化。當(dāng)存儲(chǔ)結(jié)11電位達(dá)到±VC時(shí)其存儲(chǔ)的額外電子數(shù)目要發(fā)生改變，存儲(chǔ)結(jié)11中的電位會(huì)相應(yīng)的存在一個(gè)突變，這導(dǎo)致了MOSFET的漏極15中的電位也會(huì)存在一個(gè)突變，這個(gè)電壓突變的大小表示為δVER=C2C2+C3·eCΣ1]]>根據(jù)方程(1)可以求出電子通過(guò)MTJ進(jìn)入存儲(chǔ)結(jié)11的周期為ΔVER=eC2]]>顯然δVER＜＜ΔVER，因此本發(fā)明可以忽略在施加寫電壓的過(guò)程中存儲(chǔ)結(jié)11所存儲(chǔ)的電子數(shù)目的變化對(duì)MOSFET的漏極15處電位的影響。
器件理想情況下可以得到任意多個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，由方程(1)和(2)可以推倒出存儲(chǔ)結(jié)11中存儲(chǔ)一定量電荷所應(yīng)該施加的寫電壓脈沖的大小VER0，此時(shí)假設(shè)a態(tài)存儲(chǔ)結(jié)11中存儲(chǔ)的額外電荷數(shù)目為1個(gè)，同時(shí)存儲(chǔ)結(jié)11中每進(jìn)入一個(gè)電子就形成一個(gè)存儲(chǔ)狀態(tài)?？梢酝ㄟ^(guò)表1給出依次達(dá)到存儲(chǔ)狀態(tài)b、c、d、e和f所應(yīng)施加的寫電壓脈沖的大小。其中a狀態(tài)的獲得可以通過(guò)施加一個(gè)電壓VE(VE＞VT)來(lái)獲得，此時(shí)MOSFET的漏極15中的電位是由于存儲(chǔ)結(jié)11中存儲(chǔ)的一個(gè)額外電子的極化造成的。
表1 達(dá)到不同狀態(tài)所應(yīng)滿足的不同條件。
圖4描述了a、b、e和f這四個(gè)狀態(tài)的獲得過(guò)程，所有的穩(wěn)定存儲(chǔ)狀態(tài)都可以通過(guò)控制寫電壓的強(qiáng)度來(lái)實(shí)現(xiàn)、a狀態(tài)的寫入只要將電壓掃描的V(1)然后再掃描到0就可以實(shí)現(xiàn)，即施加了一個(gè)強(qiáng)度為V(1)的電壓脈沖，事實(shí)上存儲(chǔ)器工作時(shí)存儲(chǔ)結(jié)11中的電子數(shù)目最小值就是1，即MOSFET導(dǎo)通后存儲(chǔ)結(jié)11的存儲(chǔ)狀態(tài)就是a狀態(tài)。為了方便數(shù)據(jù)寫入，希望不同狀態(tài)對(duì)應(yīng)的寫電壓脈沖的強(qiáng)度有足夠大的差異，由表1可以求出相鄰狀態(tài)寫電壓強(qiáng)度的差值為 由此可見(jiàn)通過(guò)控制電容C2和C3的大小可以控制施加寫電壓脈沖的強(qiáng)度。
以上討論的器件工作時(shí)最低狀態(tài)對(duì)應(yīng)1個(gè)電子，實(shí)際上還可以具有更多的額外電子，但是1個(gè)電子是最合理的，因?yàn)樽畹蜖顟B(tài)的電子數(shù)目越多，其它狀態(tài)的電子數(shù)目就會(huì)更多，由此引起了MOSFET的漏極15中電位的不斷升高。如果電壓太高，器件對(duì)MOSFET和二極管關(guān)斷特性的依賴也就越強(qiáng)，漏電電流的增加無(wú)疑降低了數(shù)據(jù)的保存時(shí)間。對(duì)于數(shù)據(jù)的讀寫則需要依賴靜電計(jì)的讀出放大功能，就目前的靜電計(jì)而言，可以實(shí)現(xiàn)千分之一甚至萬(wàn)分之一個(gè)基本電荷的探測(cè)，因此數(shù)據(jù)的讀出不會(huì)因?yàn)楣ぷ麟娮訑?shù)目少而受到影響。數(shù)據(jù)寫入過(guò)程中對(duì)于寫電壓脈沖的控制要求器件的可重復(fù)性很好，各個(gè)存儲(chǔ)單元工作電壓的差異要足夠的小，這樣就要求制備出具有良好可重復(fù)性的MTJ；此外，器件的工作頻率主要取決于多隧穿結(jié)的RC時(shí)間，因此MTJ的性質(zhì)很大程度上決定了器件的存儲(chǔ)性質(zhì)，如何制備出高質(zhì)量的MTJ也就成為器件制備的關(guān)鍵性問(wèn)題。利用側(cè)柵耗盡納米線形成的MTJ結(jié)構(gòu)制備簡(jiǎn)單，側(cè)柵可以控制它的電阻和總電容，因此工作頻率是可變的，但是器件的可重復(fù)性很差；利用電子束直寫工藝制備出一串納米量級(jí)的庫(kù)侖島，相鄰兩個(gè)庫(kù)侖島被隧穿勢(shì)壘分開(kāi)，這樣也可以形成MTJ結(jié)構(gòu)，每個(gè)庫(kù)侖島的大小和位置可控，器件具有很好的可重復(fù)性，但是制備工藝復(fù)雜。
本發(fā)明寫電壓脈沖可以是三角形的，也同樣可以是方形甚至任意形狀，所要控制的只是脈沖所達(dá)到的最高電壓。
權(quán)利要求
1.一種具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，包括一襯底，在其襯底上的導(dǎo)電層上通過(guò)半導(dǎo)體工藝制備出一傳統(tǒng)的金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管和單電子晶體管；其特征在于還包括p-n結(jié)二極管、存儲(chǔ)結(jié)和多隧穿結(jié)結(jié)構(gòu)；其中金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的柵極與金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的導(dǎo)電溝道電容耦合，同時(shí)它也與金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極電容耦合在一起；并且金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極作為p-n結(jié)二極管的n端制備出p-n結(jié)二極管結(jié)構(gòu)，中間形成空間電荷耗盡區(qū)；單電子晶體管中的量子點(diǎn)與器件的存儲(chǔ)結(jié)電容耦合在一起；存儲(chǔ)結(jié)的另一端與多隧穿結(jié)相連，多隧穿結(jié)的引線與p-n結(jié)二極管的p端相連。
2.按權(quán)利要求1所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，其特征在于所述的襯底包括硅片或SOI基片材料。
3.按權(quán)利要求1所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，其特征在于所述的單電子晶體管包括四個(gè)部分源極、漏極、與源、漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的柵極；其中源極通過(guò)納米線與漏極相連接，納米線的一側(cè)設(shè)置第一側(cè)柵，另一側(cè)設(shè)置存儲(chǔ)結(jié)；其中量子點(diǎn)可以是利用第一側(cè)柵耗盡納米線形成，其納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線距離為在200納米以下。
4.按權(quán)利要求3所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，其特征在于所述的單電子晶體管中的量子點(diǎn)是利用側(cè)柵耗盡納米線形成，或通過(guò)在襯底上刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成。
5.按權(quán)利要求1所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，其特征在于所述的存儲(chǔ)結(jié)形狀不限，其面積小于1000平方微米。
6.按權(quán)利要求1所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，其特征在于所述的p-n結(jié)二極管面積小于10微米。
7.按權(quán)利要求1所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器，其特征在于所述的多隧穿結(jié)結(jié)構(gòu)是一根長(zhǎng)度小于一個(gè)微米，寬度小于200納米的納米線，納米線設(shè)置在與側(cè)柵的距離小于200納米處；或者是通過(guò)在襯底上刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)，形成串狀結(jié)構(gòu)；或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成。
8.一種制備權(quán)利要求1所述的具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器的方法，其特征在于包括以下步驟(1)選用硅或SOI基片，利用常規(guī)方法在其導(dǎo)電層上通過(guò)半導(dǎo)體工藝制備出一傳統(tǒng)的金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管和p-n結(jié)二極管結(jié)構(gòu)，其中的兩者共用一個(gè)漏極，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的柵極要與其自身的漏極通過(guò)柵極下氧化層電容耦合在一起；(2)在步驟(1)制備出的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管和p-n結(jié)二極管的基礎(chǔ)上，再利用常規(guī)套刻光刻的工藝在導(dǎo)電材料層中制備出包括四個(gè)部分源極、漏極、與源、漏極弱耦合的量子點(diǎn)和用來(lái)控制量子點(diǎn)中靜電化學(xué)勢(shì)能的柵極的單電子晶體管結(jié)構(gòu)、存儲(chǔ)結(jié)和多隧穿結(jié)結(jié)構(gòu)；(3)利用常規(guī)LPCVD工藝生長(zhǎng)一層SiO2和一層含硼硅化磷玻璃，并用800℃退火實(shí)現(xiàn)平坦化，再利用套刻光刻和濺射工藝制備出MOSFET源極、漏極和p-n結(jié)二極管一端的引線，其中金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極引線和與存儲(chǔ)結(jié)電容耦合；(4)采用常規(guī)半導(dǎo)體封裝技術(shù)對(duì)器件進(jìn)行封裝就制備出了本發(fā)明的單電子多值存儲(chǔ)器。
9.按權(quán)利要求8所述的制備具有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子存儲(chǔ)器的方法，其特征在于所述的量子點(diǎn)是利用側(cè)柵耗盡納米線形成，其納米線寬度小于200納米，長(zhǎng)度小于1微米，側(cè)柵距納米線距離為在200納米以下；或者是通過(guò)在導(dǎo)電層中刻蝕直接形成一個(gè)或多個(gè)直徑小于50納米的量子點(diǎn)；或者是利用掃描探針技術(shù)直接操縱單個(gè)原子形成。
全文摘要
本發(fā)明涉及一種有多個(gè)穩(wěn)定存儲(chǔ)狀態(tài)的單電子多值動(dòng)態(tài)隨機(jī)存儲(chǔ)器及制備方法，該存儲(chǔ)器包括五個(gè)部分傳統(tǒng)的MOSFET、單電子晶體管、二極管、存儲(chǔ)結(jié)和多隧穿結(jié)結(jié)構(gòu)；MOSFET的柵極與導(dǎo)電溝道電容耦合的同時(shí)與其漏極電容耦合在一起；同時(shí)將MOSFET的漏極作為一端制備出p－n結(jié)二極管結(jié)構(gòu)，中間形成空間電荷耗盡區(qū)；單電子晶體管的源極和漏極與單電子晶體管的量子點(diǎn)極弱耦合，同時(shí)，量子點(diǎn)與器件的存儲(chǔ)結(jié)電容耦合在一起；存儲(chǔ)結(jié)的另一端與多隧穿結(jié)相連，多隧穿結(jié)的引線與二極管的一端相連。器件理論上具有任意多個(gè)穩(wěn)定的存儲(chǔ)狀態(tài)，狀態(tài)之間的變化可以通過(guò)控制極少數(shù)電子的運(yùn)動(dòng)來(lái)實(shí)現(xiàn)，因此可以實(shí)現(xiàn)低功耗下的信息超高密度存儲(chǔ)；并且制備方法易于實(shí)現(xiàn)工業(yè)化生產(chǎn)。
文檔編號(hào)H01L21/84GK1494151SQ0214948
公開(kāi)日2004年5月5日 申請(qǐng)日期2002年11月21日 優(yōu)先權(quán)日2002年10月30日
發(fā)明者孫勁鵬, 王太宏 申請(qǐng)人:中國(guó)科學(xué)院物理研究所