具有電源狀態(tài)傳感器的存儲器電路的制作方法
【專利說明】
【背景技術(shù)】
[0001]本發(fā)明一般地涉及數(shù)據(jù)處理裝置，并且更具體地，涉及確定存儲器電路的電源狀態(tài)。
[0002]鑒于供電電池、便攜式電子設(shè)備的廣泛性，電源消耗量的減少是目前集成電路設(shè)計的重要方面。許多這樣的便攜式設(shè)備包括片上系統(tǒng)(SoC)。SoC通常包括處理器和一個或多個存儲器，并且存儲器占據(jù)SoC的電源消耗的相當(dāng)大的部分。
[0003]根據(jù)現(xiàn)在的處理工作負(fù)荷，通過改變供應(yīng)電路組件(例如存儲器)的電源來管理電源消耗是公知的。例如，存儲器在閑置處理期間處于低功耗睡眠模式，并且在主動處理期間處于高功率運行模式。在不同的電源模式中，可以動態(tài)改變供給電壓和時鐘頻率中的至少一個，使得系統(tǒng)當(dāng)被需要時能夠傳輸高的吞吐量，而通過低速率/功耗期間的使用延長電池壽命。
[0004]在這樣的電源管理策略中，當(dāng)存儲器是睡眠或在低功耗模式時，直到存儲器完全蘇醒過來才能訪問存儲器陣列。因此，對于存儲器從睡眠模式轉(zhuǎn)變?yōu)橥耆\行模式所需要的時間是重要的。在傳統(tǒng)的系統(tǒng)中，電源管理控制器在預(yù)定喚醒時間期間保持對存儲器的訪問。通過模擬預(yù)先確定喚醒時間，然后為保持時間賦值。
[0005]當(dāng)為喚醒時間使用固定延遲時可能產(chǎn)生的一個問題就是，由于實際的電路運行取決于處理、電壓和溫度(PVT)而變化，因而固定延遲值本質(zhì)上是不準(zhǔn)確的。因此，如果估計的延遲時間少于實際的延遲時間，那么電源管理控制器在存儲器實際運行之前將允許執(zhí)行存儲器訪問，這可能導(dǎo)致系統(tǒng)故障。因此，擁有用于確定實際的存儲器喚醒時間的比較好的方式將是有利的。
[0006]附圖簡述
[0007]通過參考示例實施例的下面的描述連同附圖一起，可以理解本發(fā)明，其中:
[0008]圖1是根據(jù)本發(fā)明的實施例的包括電源狀態(tài)反饋單元的片上系統(tǒng)的示意性框圖；
[0009]圖2是根據(jù)本發(fā)明的另一實施例的包括多個電源狀態(tài)反饋單元的片上系統(tǒng)的示意性框圖；
[0010]圖3是圖1的電源狀態(tài)反饋單元的示意性框圖；
[0011]圖4是示出了圖3的開關(guān)控制器的示意性框圖；
[0012]圖5是示意性地示出了根據(jù)本發(fā)明的實施例的基于省電狀態(tài)和運行狀態(tài)之間的轉(zhuǎn)變的存儲器電路的電壓截止閾值的曲線圖；
[0013]圖6是示出了采用傳統(tǒng)系統(tǒng)中的存儲器喚醒事件的允許存儲器訪問的相對時序的時序圖；
[0014]圖7是示出了采用根據(jù)本發(fā)明的實施例的存儲器喚醒事件的允許存儲器訪問的相對時序的時序圖；
[0015]圖8是根據(jù)本發(fā)明的實施例示出了 SRAM陣列喚醒處理的流程圖；以及
[0016]圖9是根據(jù)本發(fā)明的實施例示出了用于檢測具有引起存儲器內(nèi)的數(shù)據(jù)丟失/損壞的可能性的電壓擾動以及用于觸發(fā)任何丟失數(shù)據(jù)的恢復(fù)的處理的流程圖。
【具體實施方式】
[0017]下面結(jié)合【附圖說明】的詳細(xì)描述旨在作為目前優(yōu)選的本發(fā)明的實施例的描述，并不旨在代表本發(fā)明可能被實施例的唯一的形式。將理解，相同或者相等的功能可以通過不同的實施例完成，這些實施例旨在被包括在本發(fā)明的精神和范圍內(nèi)。在圖中，相同的數(shù)字被用于通篇說明相同的元件。此外，術(shù)語“包括u‘包含”或者其任何其他的變化形式，旨在覆蓋非窮舉的包含，例如包括了一系列的元件或步驟的模塊、電路、設(shè)備組件、結(jié)構(gòu)以及方法步驟，這些元件和步驟不僅僅這些元件，而是包括了相對這樣的模塊、電路、設(shè)備組件或步驟沒有明確列出或者特有的其他的元件或步驟。通過“包括……一個”進(jìn)行的元件或步驟并不(沒有更多的限制)排除包括該元件或步驟的附加的同等的元件或步驟的存在。
[0018]在一個實施例中，本發(fā)明提供一種集成電路，包括存儲器電路，包括存儲器陣列；電源控制電路，用于控制提供至所述存儲器陣列的功率，并且用于控制對所述存儲器陣列的訪問。電源控制電路將與多個存儲器性能等級中的一個相對應(yīng)的供電電壓提供給所述存儲器陣列，所述多個存儲器性能等級包括完全性能等級和至少一個省電性能等級。電壓傳感電路，耦合至所述存儲器陣列用于感測所述存儲器陣列的電壓等級。取決于所感測的電壓等級，所述電壓傳感電路產(chǎn)生指示所述存儲器陣列的存儲器性能等級的電源狀態(tài)信號。電源控制電路還取決于所述電源狀態(tài)信號允許對所述存儲器陣列的訪問。
[0019]在另一個實施例中，本發(fā)明提供控制訪問集成電路中的存儲器的方法，該集成電路包括存儲器、處理器以及具有電壓傳感電路的電源管理控制器。該方法包括將與多個存儲器性能等級中的一個相對應(yīng)的供電電壓提供給所述存儲器，所述存儲器性能等級包括完全性能等級和至少一個省電性能等級；用所述電壓傳感電路感測所述存儲器的存儲器陣列的電壓等級。取決于所感測的電壓等級，產(chǎn)生用于所述存儲器陣列的電源狀態(tài)信號，所述電源狀態(tài)信號指示所述存儲器的多個存儲器性能等級中的一個。取決于所述電源狀態(tài)信號的值允許存儲器訪問操作。
[0020]在進(jìn)一步的實施例中，本發(fā)明提供一種控制器，用于控制訪問存儲器電路的存儲器陣列。所述控制器包括電壓傳感電路，用于接收所述存儲器陣列的感測電壓等級；以及電源管理控制器(PMC)，連接至所述電壓傳感電路。所述PMC取決于所感測的電壓等級產(chǎn)生指示所述存儲器電路的多個存儲器性能等級中的一個的電源狀態(tài)信號，所述存儲器性能等級包括完全性能等級和至少一個省電性能等級，以及所述PMC取決于所述電源狀態(tài)信號的值允許存儲器訪問操作。
[0021]現(xiàn)在參考圖1，示出了可以是片上系統(tǒng)(SOC)的集成電路(IC) 100的示意性框圖，強(qiáng)調(diào)了本發(fā)明的特征。IC 100包括具有外圍邏輯塊104和存儲器陣列106的存儲器電路102。在一個實施例中，存儲器陣列106包括SRAM陣列。IC 100還包括存儲器控制單元(MCU) 108 ;電源管理控制器(PMC) 110 ;陣列電源開關(guān)112，以及電源狀態(tài)反饋單元114。IC100具有多個被提供用于節(jié)省功率的電壓域，所述電壓域包括第一或Vdd外圍域120、第二或常開(always on)域122以及第三或Vdd陣列域124，其中Vdd代表IC100的正供電電壓。
[0022]存儲器電路102橫跨兩個不同的電壓域，S卩Vdd外圍域120和Vdd陣列域124。存儲器外圍邏輯塊104和MCU 108位于Vdd外圍域120中；PMC 110、陣列電源開關(guān)112和電源狀態(tài)反饋單元114位于常開域122中，以及存儲器陣列106位于Vdd陣列域124中。存儲器電路102包括多個存儲器塊和/或存儲器陣列106，而外圍邏輯塊104包括用于控制存儲器陣列106的各方面操作的電路?？梢愿鶕?jù)電源管理策略改變正供電電壓Vdd，使得由PMC 110減少Vdd以使存儲器電路102處于睡眠狀態(tài)，以及增加Vdd以使存儲器電路102處于運行狀態(tài)。存在相應(yīng)于IC 100的完全運行狀態(tài)的最大供電電壓。
[0023]優(yōu)選地，存儲器電路102被配置用于在多個不同的性能等級用相應(yīng)的供電電壓運行。多個性能等級至少包括完全性能等級(其中供電電壓是完全(最大可用的)供電電壓)，以及至少一個省電性能等級，其中加在存儲器102上的供電電壓小于完全供電電壓。多個性能等級可以被分類為能夠執(zhí)行存儲器訪問操作的運行性能等級(或狀態(tài))。例如完全性能等級是相應(yīng)于完全電壓等級和完全時鐘頻率的運行性能等級，但是可以提供至少一個進(jìn)一步的運行性能等級，其中仍然能夠執(zhí)行存儲器訪問操作，但處于相對完全性能等級來說以降低的電壓和減小的時鐘速度來執(zhí)行存儲器訪問操作。
[0024]省電性能等級可以是數(shù)據(jù)保持性能等級，其中供電電壓足以保持存儲在存儲器電路102中的數(shù)據(jù)(就保持?jǐn)?shù)據(jù)的易失性存儲器的意義而言)，或者可選擇地，性能等級可以是數(shù)據(jù)丟失省電性能等級，其中供電電壓不足以保持存儲在存儲器電路102中的數(shù)據(jù)。任何省電性能等級在本文中被稱為睡眠狀態(tài)，其中電壓和時鐘速度不足以可靠地支持存儲器訪問操作。當(dāng)存儲器電路102處于睡眠狀態(tài)中時，存儲器訪問操作不能執(zhí)行。正如本領(lǐng)域所公知的，睡眠狀態(tài)是處理操作被臨時暫停的狀態(tài)。
[0025]PMC 110取決于主要的處理需求而執(zhí)行電源控制策略。因為能量消耗一般是電壓的二次函數(shù)，所以減小供電電壓Vdd會降低能量消耗。一種省電技術(shù)是在計算活動低的期間降低時鐘頻率。這降低了功率但不會顯著地影響每個處理任務(wù)消耗的總能量，原因在于總能量很大程度上與時鐘頻率是不相關(guān)的。降低電壓易于提高能量效率，但損害峰值吞吐量。響應(yīng)于計算負(fù)載的需要而動態(tài)地改變時鐘頻率和供電電壓Vdd允許在低處理吞吐量期間降低每個任務(wù)消耗的能量，但是當(dāng)需要時，也允許使用峰值吞吐量。PMC 110可配置成執(zhí)行這些省電策略。
[0026]被提供給Vdd陣列域124的電壓Vdd陣列獨立于與常開域122和Vdd外圍域120相對應(yīng)的電壓。如圖1所示，Vdd陣列源于由PMC 110控制的陣列電源開關(guān)112。PMC 110產(chǎn)生被提供給陣列電源開關(guān)112的開關(guān)使能信號，并且當(dāng)陣列電源開關(guān)112為導(dǎo)通時，開關(guān)112將Vdd陣列網(wǎng)信號供給存儲器陣列106。常開域122中的陣列電源開關(guān)112的布置允許陣列電源開關(guān)112甚至在IC 100的低功率模式/狀態(tài)中保持其功能，并且因此根據(jù)動態(tài)電源管理控制算法能夠單獨地切換存儲器陣列106。因此，例如，存儲器陣列106可以獨立于IC 100的處理器電路(未示出)而被切換到低功率模式/省電狀態(tài)。
[0027]電源狀態(tài)反饋單元114執(zhí)行存儲器陣列106的當(dāng)前電源狀態(tài)的測量并且產(chǎn)生提供存儲器陣列106電源狀態(tài)的實時指示的一個或多個信號，并且通過先進(jìn)的程序應(yīng)用(例如電源管理軟件)以處理用于使用的電源狀態(tài)信息。因此，電源狀態(tài)反饋單元114提供關(guān)于存儲器電源狀態(tài)的可視的且可驗證的信息。
[0028]電源狀態(tài)反饋電源114通過從包括存儲器陣列106的引腳的傳感網(wǎng)讀取電壓信號，從而獲得存儲器陣列電源狀態(tài)測量。存儲器陣列106