半導體器件的制作方法
【專利說明】半導體器件
[0001]相關申請的交叉引用
[0002]本申請要求2013年12月10日向韓國知識產(chǎn)權局提交的申請?zhí)枮?0-2013-0152723的韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用合并于此，如同全文闡述。
技術領域
[0003]本公開的實施例涉及半導體器件。
【背景技術】
[0004]近來，隨著移動產(chǎn)品的發(fā)展，越來越需要低功率的動態(tài)隨機存取存儲器(DRAM)器件。具體地，已經(jīng)研究了在移動產(chǎn)品中使用的DRAM器件來減小在刷新操作期間流動的電流。
[0005]半導體存儲器件之中的DRAM器件與靜態(tài)隨機存取存儲器(SRAM)器件或快閃存儲器件相比，即使在電源施加至其時，也可能隨著時間的流逝而丟失儲存在其存儲器單元中的數(shù)據(jù)。
[0006]為了穩(wěn)定地且持續(xù)地保持DRAM單元中的數(shù)據(jù)，DRAM器件主要伴隨有用于周期性地將數(shù)據(jù)重新寫入DRAM單元的操作。這種操作通常被稱作“刷新”操作。

【發(fā)明內(nèi)容】

[0007]根據(jù)各種實施例，一種半導體器件包括:初步內(nèi)部刷新信號發(fā)生器和內(nèi)部刷新信號發(fā)生器。初步內(nèi)部刷新信號發(fā)生器適用于在刷新操作期間響應于刷新終止命令信號而接收第一周期信號，以產(chǎn)生包括周期性產(chǎn)生的脈沖的初步內(nèi)部刷新信號。內(nèi)部刷新信號發(fā)生器適用于在刷新操作期間接收第二周期信號，以產(chǎn)生通過初步內(nèi)部刷新信號的脈沖來順序地使能的第一內(nèi)部刷新信號和第二內(nèi)部刷新信號。
[0008]根據(jù)各種實施例，一種半導體器件包括:周期信號發(fā)生器和刷新信號發(fā)生器。周期信號發(fā)生器適用于產(chǎn)生響應于刷新命令信號而周期性觸發(fā)的第一周期信號和第二周期信號。刷新信號發(fā)生器適用于從刷新命令信號被輸入至周期信號發(fā)生器的時間點起到刷新終止命令信號被輸入的時間點，產(chǎn)生通過第一周期信號和第二周期信號來順序地使能的第一內(nèi)部刷新信號和第二內(nèi)部刷新信號。
[0009]根據(jù)一個實施例，一種半導體器件包括周期信號發(fā)生器，所述周期信號發(fā)生器被配置成接收刷新命令信號，以產(chǎn)生在刷新操作期間周期性觸發(fā)的第一周期信號和第二周期信號。所述半導體器件還包括初步內(nèi)部刷新信號發(fā)生器，所述初步內(nèi)部刷新信號發(fā)生器被配置成接收第一周期信號以在刷新終止命令信號之前產(chǎn)生初步內(nèi)部刷新信號。另外，所述半導體器件還包括內(nèi)部刷新信號發(fā)生器，所述內(nèi)部刷新信號發(fā)生器被配置成接收第二周期信號以產(chǎn)生通過初步內(nèi)部刷新信號來使能的第一內(nèi)部刷新信號至第四內(nèi)部刷新信號。
[0010]根據(jù)一個實施例，所述半導體器件還包括多個存儲體，所述多個存儲體被配置成當?shù)谝粌?nèi)部刷新信號至第四內(nèi)部刷新信號被使能時執(zhí)行刷新操作。
【附圖說明】
[0011]圖1是說明根據(jù)本公開的各種實施例的半導體器件的框圖；
[0012]圖2是說明圖1的半導體器件中包括的周期信號發(fā)生器的框圖；
[0013]圖3是說明圖1中所示的半導體器件的刷新信號發(fā)生器中包括的初步內(nèi)部刷新信號發(fā)生器的框圖；
[0014]圖4是說明圖1中所示的半導體器件的刷新信號發(fā)生器中包括的內(nèi)部刷新信號發(fā)生器的框圖；
[0015]圖5是說明圖1的半導體器件中包括的內(nèi)部電路的框圖；
[0016]圖6是說明根據(jù)本公開的各種實施例的半導體器件的操作的時序圖；以及
[0017]圖7說明使用根據(jù)本發(fā)明的一個實施例的存儲器控制器電路的系統(tǒng)的框圖。
【具體實施方式】
[0018]在下文中將參照附圖更全面地描述本公開的各種實施例。然而，所述的實施例僅出于說明性的目的，并非意在限制本公開的范圍。通過將字線激活至少一次或更多次以及通過感測/放大存儲器單元的數(shù)據(jù)，在存儲體的存儲器單元固有的保持時間內(nèi)執(zhí)行刷新操作。保持時間是在數(shù)據(jù)被寫入存儲器單元中之后，在沒有刷新操作的情況下保持數(shù)據(jù)的時間。可以通過DRAM器件中所產(chǎn)生的內(nèi)部命令或者通過從外部系統(tǒng)供應的外部命令來周期性地執(zhí)行刷新操作。
[0019]參見圖1，根據(jù)各種實施例的半導體器件可以包括:周期信號發(fā)生器10、刷新信號發(fā)生器20以及內(nèi)部電路30。
[0020]刷新命令信號AFACT可以在刷新模式下被施加至周期信號發(fā)生器10以產(chǎn)生第一周期信號和第二周期信號R0D〈1:2>。第一周期信號和第二周期信號R0D〈1:2>可以周期性地觸發(fā)。更具體地，周期信號發(fā)生器10可以產(chǎn)生在刷新操作期間周期性觸發(fā)的第一周期信號和第二周期信號R0D〈1:2>。另外，在刷新操作期間，第二周期信號R0D〈2>可以具有與第一周期信號R0D〈1>相反的相位。
[0021]刷新信號發(fā)生器20可以包括初步內(nèi)部刷新信號發(fā)生器21和內(nèi)部刷新信號發(fā)生器22。
[0022]第一周期信號R0D〈1>可以被施加至初步內(nèi)部刷新信號發(fā)生器21以產(chǎn)生初步內(nèi)部刷新信號PRE_IREF。初步內(nèi)部刷新信號PRE_IREF可以包括脈沖。如果在刷新操作期間未輸入刷新終止命令信號SRA，則所述脈沖可以周期性地產(chǎn)生。
[0023]第二周期信號R0D〈2>可以被施加至內(nèi)部刷新信號發(fā)生器22以產(chǎn)生第一內(nèi)部刷新信號至第四內(nèi)部刷新信號IREF〈1:4>。第一內(nèi)部刷新信號至第四內(nèi)部刷新信號IREF〈1:4>可以通過初步內(nèi)部刷新信號PRE_IREF的脈沖來順序地使能。
[0024]內(nèi)部電路30可以包括多個存儲體，所述存儲體響應于第一內(nèi)部刷新信號至第四內(nèi)部刷新信號IREF〈1:4>而執(zhí)行刷新操作。
[0025]參見圖2，周期信號發(fā)生器10可以包括:命令輸入緩沖器11、第一脈沖發(fā)生器12、振蕩器13以及第一邏輯單元14。
[0026]命令輸入緩沖器11可以在刷新命令信號AFACT被施加時產(chǎn)生被使能成具有邏輯“高”電平的刷新信號REF。刷新命令信號AFACT可以從外部系統(tǒng)或外部設備施加以執(zhí)行刷新操作。
[0027]第一脈沖發(fā)生器12可以產(chǎn)生使能信號R0DEN。所述使能信號可以包括在刷新信號REF被使能成具有邏輯“高”電平時產(chǎn)生的脈沖。
[0028]振蕩器13可以產(chǎn)生第一周期信號和第二周期信號R0D〈1:2>。當使能信號RODEN的脈沖被施加時，第一周期信號和第二周期信號R0D〈1:2>可以周期性地觸發(fā)。當具有邏輯“高”電平的禁止信號RODDIS被輸入至振蕩器13時，第一周期信號和第二周期信號R0D〈1:2>可以不被觸發(fā)。
[0029]如果具有邏輯“高”電平的終止信號EXIT被施加至第一邏輯單元14，則第一邏輯單元14可以在預定延遲時間過去之后產(chǎn)生被使能成具有邏輯“高”電平的禁止信號RODDIS0終止信號EXIT可以在第二周期信號R0D〈2>具有邏輯“高”電平時被輸入至第一邏輯單元14。第一邏輯單元14的預定延遲時間可以被設定成比第一周期信號和第二周期信號R0D〈1:2>的周期時間小。
[0030]參見圖3，初步內(nèi)部刷新信號發(fā)生器21可以包括:第二脈沖發(fā)生器211、信號傳送器212、延遲單元213、第三脈沖發(fā)生器214以及第二邏輯單元215。
[0031 ] 第二脈沖發(fā)生器211可以產(chǎn)生傳輸控制信號TSC，所述傳輸控制信號TSC包括在第一周期信號R0D〈1>的電平從邏輯“低”電平改變成邏輯“高”電平的時間點產(chǎn)生的脈沖。
[0032]信號傳送器212可以響應于傳輸控制信號TSC的脈沖而鎖存刷新終止命令信號SRA,以產(chǎn)生電平信號LEV。
[0033]延遲單元213可以將第一周期信號R0D〈1>延遲預定時間以產(chǎn)生延遲信號DLY。
[0034]第三脈沖發(fā)生器214可以產(chǎn)生延遲脈沖信號DLYP。此外，延遲脈沖信號DLYP可以包括在延遲信號DLY的電平從邏輯“低”電平改變成邏輯“高”電平的時間點產(chǎn)生的脈沖。
[0035]第二邏輯單元215可以在電平信號LEV具有邏輯“低”電平時緩沖延遲脈沖信號DLYP以產(chǎn)生初步內(nèi)部刷新信號PRE_IREF。第二邏輯單元215還可以在電平信號LEV具有邏輯“高”電平時產(chǎn)生具有邏輯“低”電平的初步內(nèi)部刷新信號PRE_IREF。
[0036]參見圖4，內(nèi)部刷新信號發(fā)生器22可以包括:計數(shù)器221、選擇信號發(fā)生器222以及多路復用器223。
[0037]計數(shù)器221可以輸出每當?shù)诙芷谛盘朢0D〈2>的電平從邏輯“低”電平改變成邏輯“高”電平時被計數(shù)的第一計數(shù)信號至第四計數(shù)信號CNT〈1:4>。第一計數(shù)信號至第四計數(shù)信號CNT〈1:4>可以被初始化，使得第一計數(shù)信號CNT〈1>具有邏輯“高”電平，而第二計數(shù)信號至第四計數(shù)信號CNT〈2:4>具有邏輯“低”電平。第一計數(shù)信號至第四計數(shù)信號CNT<1:4>的比特數(shù)目可以根據(jù)各種實施例而被設定得不同。另外，第一計數(shù)信號至第四計數(shù)信號CNT〈1:4>可以被產(chǎn)生成具有不同的電平組合。
[0038]選擇信號發(fā)生器222可以輸出第一計數(shù)信號至第四計數(shù)信號CNT〈1:4>作為第一選擇信號至第四選擇信號SEL〈1:4>。選擇信號發(fā)生器222可以產(chǎn)生終止信號EXIT。當通過計數(shù)器221的計數(shù)操作產(chǎn)生的第一計數(shù)信號至第四計數(shù)信號CNT〈1:4>的電平組合等于預定的電平組合時，終止信號EXIT可以被使能?？商孢x地，終止信號EXIT可以在刷新終止命令信號SRA被輸入時被使能。例如，第一計數(shù)信號至第四計數(shù)信號CNT〈1:4>的電平組合可以被視為等于預定的電平組合。這可在通過計數(shù)器221的計