專利名稱：雙自行對準硅化物制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路的制造方法，尤其是涉及一種雙自行對準硅化物(dual salicide)的制造方法。
背景技術(shù)：
對由內(nèi)存與邏輯電路組成的集成電路來說，如何同時實現(xiàn)內(nèi)存與邏輯電路的不同電性要求，并使所需增加的掩模數(shù)為最少，一直是個重要的技術(shù)議題。對于位于內(nèi)存區(qū)的晶體管而言，最重要的是如何避免漏電流的發(fā)生，以降低再補充(refresh)頻率，才能提高內(nèi)存的操作效率。所以，其優(yōu)先考慮的是降低源極/漏極的漏電流，而非降低內(nèi)存的晶體管的源極/漏極的片電阻(sheetresistance)。而對于位于邏輯電路區(qū)的晶體管而言，因為邏輯電路側(cè)重的是高速運算能力，因此其晶體管的電性要求為低電阻高電流，從而降低其晶體管的源極/漏極的片電阻為其優(yōu)先考慮。
一般來說，金屬硅化物具有比摻雜硅材低的電阻值。金屬硅化物可以用化學(xué)氣相沉積法來形成，如硅化鎢，或者是用自行對準硅化物制造方法(self-aligned silicide；salicide)在硅材上形成，如硅化鈦與硅化鈷等。所以金屬硅化物常被用來降低源極/漏極與柵極的電阻。但是如何有效地運用自行對準硅化物制造方法，來同時選擇性地降低內(nèi)存區(qū)與邏輯電路區(qū)晶體管的源極/漏極與柵極的電阻，以符合內(nèi)存區(qū)與邏輯電路區(qū)對于晶體管的不同電性的特別要求，是目前待解決的一個問題。

發(fā)明內(nèi)容
針對上述技術(shù)問題，本發(fā)明的目的在于提供一種雙自行對準硅化物制造方法，以有效地運用自行對準硅化物制造方法來同時選擇性地降低內(nèi)存區(qū)與邏輯電路區(qū)晶體管的源極/漏極與柵極的電阻，以符合內(nèi)存區(qū)與邏輯電路區(qū)對于晶體管的不同電性的特別要求。
為實現(xiàn)上述目的，本發(fā)明在于提供一種雙自行對準硅化物制造方法，其包括在基底上形成掩模層，而基底上已形成有第一晶體管與第二晶體管，且第一晶體管的柵極的上表面略高于第二晶體管的柵極的上表面。接著圖案化掩模層以暴露出第二晶體管的柵極、源極與漏極，再分別于第二晶體管的柵極、源極與漏極之上以自行對準硅化物制造方法來形成第一金屬硅化物。然后在基底上形成介電層，且使其上表面高于第一晶體管的柵極的上表面。去除高于第二晶體管柵極上表面的介電層，以暴露出第一與第二晶體管的柵極上表面。再以自行對準硅化物制造方法來形成第二金屬硅化物于第一晶體管的柵極上表面。
按照本發(fā)明一實施例，先在基底上形成掩模層，而基底上已經(jīng)形成有第一晶體管、第二晶體管與第三晶體管，且第一晶體管的柵極的上表面略高于第二與第三晶體管的柵極的上表面。接著圖案化掩模層以暴露出第二晶體管的柵極、源極與漏極。再接著以自行對準硅化物制造方法來形成第一金屬硅化物分別于第二晶體管的柵極、源極與漏極之上。然后在基底上形成介電層，且使其上表面高于第一晶體管的柵極的上表面。去除高于第二與第三晶體管柵極上表面的介電層，以暴露出第一、第二與第三晶體管的柵極上表面，再以自行對準硅化物制造方法來形成第二金屬硅化物分別于第一與第三晶體管的柵極上表面。
按照本發(fā)明另一實施例，先在基底上形成掩模層，而基底上已經(jīng)形成有第一晶體管、第二晶體管與第三晶體管，且第一晶體管的柵極的上表面略高于第二與第三晶體管的柵極的上表面。接著圖案化掩模層以暴露出第二晶體管的柵極、源極與漏極。再接著以自行對準硅化物制造方法來形成第一金屬硅化物分別于第二晶體管的柵極、源極與漏極之上。然后在基底上形成介電層，且使其上表面高于第一晶體管的柵極的上表面。去除高于第二與第三晶體管柵極上表面的介電層，以暴露出第一、第二與第三晶體管的柵極上表面。接著于基底上形成第二掩模層，并圖案化第二掩模層以暴露出第一晶體管的柵極上表面。再以自行對準硅化物制造方法來形成第二金屬硅化物于第一晶體管的柵極上表面。
上述中，如果第一晶體管位于內(nèi)存區(qū)，那么第二與第三晶體管則位于邏輯電路區(qū)。第一與第二金屬硅化物比如可以是硅化鈦、硅化鈷或硅化鎳。去除高于第二與第三晶體管柵極上表面的介電層的方法比如可以是化學(xué)機械研磨法再加上回蝕法。
綜上所述，本發(fā)明利用不同區(qū)域間的柵極高度差異，配合化學(xué)機械研磨法與回蝕法的特性，實現(xiàn)可以使位于不同區(qū)域的晶體管的柵極、源極與漏極可以選擇性地分別形成或不形成金屬硅化物，從而實現(xiàn)內(nèi)存與邏輯電路區(qū)對其晶體管的不同電性需求。
附圖的簡要說明為了能更進一步了解本發(fā)明為實現(xiàn)預(yù)定目的所采取的技術(shù)手段及其效果，請參閱以下有關(guān)本發(fā)明具體實施例的詳細說明與附圖，然而所附附圖僅提供參考和說明用，并非用來對本發(fā)明加以限制。
附圖中，

圖1A-1D是按照本發(fā)明一實施例的一種雙自行對準硅化物制造方法的制造流程剖面圖；圖2A-2C是按照本發(fā)明另一實施例的一種雙自行對準硅化物制造方法的制造流程剖面圖。
具體實施例方式
請參閱圖1A-1D，其為依照本發(fā)明一實施例的一種雙自行對準硅化物制造方法的制造流程剖面圖。
請參閱圖1A，在基底100上以熱氧化法形成柵氧化層105，然后在基底100上的不同區(qū)域形成晶體管110a、110b與110c。晶體管110a、110b與110c分別由柵極115a、115b、115c與源極/漏極120a、120b、120c組成，其中柵極115a上表面略高于柵極115b、115c的上表面。柵極115a、115b、115c的材質(zhì)為多晶硅。
接著分別在柵極115a、115b、115c的側(cè)壁上形成間隙壁125，再于基底100上形成共形(conformal)的掩模層130。掩模層130的形成方法比如可以是化學(xué)氣相沉積法，而其材質(zhì)比如可以是氧化硅。
請參閱圖1B，圖案化掩模層130以暴露出晶體管110b的柵極115b與源極/漏極120b的表面，而圖案化的方法可以是光刻蝕刻法。然后在晶體管110b的柵極115b與源極/漏極120b的表面上，以自行對準硅化物制造方法，形成金屬硅化物135，以降低其電阻。金屬硅化物135的材質(zhì)比如可以是硅化鈦、硅化鈷或硅化鎳。
請參閱圖1C，在基底100上形成介電層140，且其厚度大于柵極115a的高度。介電層140的材質(zhì)比如可以是氧化硅，而其形成方法比如可以是高密度等離子化學(xué)氣相沉積法(high-density plasma chemical vapor deposition；HDPCVD)。接著去除高于柵極115b、115c部分的介電層140以同時暴露出柵極115a、115b、115c的上表面，去除的方法，可以是化學(xué)機械研磨步驟與回蝕步驟。然后在柵極115a、115c的上表面以自行對準硅化物制造方法形成金屬硅化物145、150。同樣地，金屬硅化物145、150可為硅化鈦、硅化鈷或硅化鎳。
請參閱圖1D，在基底100上涂布一層光阻(圖上未示出)，再實施光刻步驟，將其圖案化以暴露出金屬硅化物150。接著依序移除金屬硅化物150與光阻，然后形成介電層150。介電層150的材質(zhì)比如可以是氧化硅，而其形成方法，可為等離子增強式化學(xué)氣相沉積法(plasma enhanced chemical vapordeposition；PECVD)。而后續(xù)的制造方法為熟悉此技術(shù)領(lǐng)域的人所了解，故在此省略。
請參閱圖2A-2C，其是依照本發(fā)明另一實施例的一種雙自行對準硅化物制造方法的制造流程剖面圖。
圖2A-2B所表示的制造方法的步驟和圖1A-1B類似，因而在此不贅述。而圖2A-2B上的標號與比其小100的圖1A-1B上標號，具有相同的含義。
請參閱圖2C，在基底200上形成介電層240，其材質(zhì)可為氧化硅，而其形成方法比如可以是HDPCVD。然后去除高于柵極215b、215c上表面的介電層240以同時暴露出柵極215a、215b、215c的上表面，去除的方法比如可依序為化學(xué)機械研磨步驟與回蝕步驟。
在基底上形成掩模層245，將其圖案化以使其只有覆蓋在柵極215c之上。掩模層245比如可以是氧化硅層，而其形成方法可為化學(xué)氣相沉積法。接著在柵極215a的表面上以自行對準硅化物制造方法形成金屬硅化物250。同樣地，金屬硅化物250可為硅化鈦、硅化鈷或硅化鎳。
上述的晶體管110a、210a可設(shè)于內(nèi)存區(qū)，晶體管110b、110c、210b、210c可設(shè)于邏輯電路區(qū)。所以由上述本發(fā)明較佳實施例可知，應(yīng)用本發(fā)明的方法，可選擇性地在晶體管110b、210b的柵極115b、215b與源極/漏極120b、220b上皆形成金屬硅化物135、235，使其柵極、源極與漏極的電阻大幅降低，以符合邏輯電路區(qū)的快速運算的需求。只在晶體管110a、210a的柵極115a、215a上形成金屬硅化物145、250，如此可降低其柵極電阻，但是又讓其源極與漏極不會因為形成金屬硅化物而增加產(chǎn)生漏電流的機會，符合內(nèi)存降低再補充頻率的要求。而若有其它需求，不希望在晶體管的柵極、源極與漏極上形成金屬硅化物，則如晶體管110c、210c的狀況。
因為光刻步驟決定了各層薄膜的圖案與摻質(zhì)的區(qū)域，可以說是整個半導(dǎo)體制造方法中，最舉足輕重的部分。一個半導(dǎo)體制造方法的困難復(fù)雜程度通常是以所需的光刻次數(shù)或是掩模數(shù)量來表示的。因此本發(fā)明所提供的方法在第1C、2C圖中巧妙地利用柵極115a與柵極115b、115c以及門極215a與柵極215b、215c之間的高度差，而能省略一次光刻步驟，也就是可以少用一個掩模，這能使生產(chǎn)成本下降而合格率提高。
雖然本發(fā)明的具體實施方式
說明如上，但是上述實施例不是用來限定本發(fā)明，任何熟悉此技術(shù)領(lǐng)域的人，在不脫離本發(fā)明的構(gòu)思和范圍內(nèi)，可作各種變更與潤飾，因此本發(fā)明的保護范圍應(yīng)當(dāng)以所附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種雙自行對準硅化物制造方法，該制造方法包括在一基底上形成一掩模層，該基底上已形成有一第一晶體管、一第二晶體管與一第三晶體管，該第一晶體管的柵極的上表面略高于該第二與第三晶體管的柵極的上表面；圖案化該掩模層以暴露出該第二晶體管的柵極、源極與漏極；以自行對準硅化物制造方法分別在該第二晶體管的柵極、源極與漏極之上形成第一金屬硅化物；在該基底上形成一介電層，該介電層的上表面高于該第一晶體管的柵極的上表面；去除高于該第二與第三晶體管柵極上表面的該介電層，以暴露出該第一、第二與第三晶體管的柵極上表面；以及以自行對準硅化物制造方法分別在該第一與第三晶體管的柵極上表面形成第二金屬硅化物。
2.根據(jù)權(quán)利要求1所述的雙自行對準硅化物制造方法，其中該移除步驟包括一化學(xué)機械研磨步驟與一回蝕步驟。
3.根據(jù)權(quán)利要求1所述的雙自行對準硅化物制造方法，其中該第一晶體管位于一內(nèi)存區(qū)。
4.根據(jù)權(quán)利要求1所述的雙自行對準硅化物制造方法，其中該第二與第三晶體管位于一邏輯電路區(qū)。
5.根據(jù)權(quán)利要求1所述的雙自行對準硅化物制造方法，其中該第一與第二金屬硅化物選自由硅化鈦、硅化鈷與硅化鎳所組成的族群。
6.根據(jù)權(quán)利要求1所述的雙自行對準硅化物制造方法，其中該介電層包括以高密度等離子化學(xué)氣相沉積法所形成的氧化硅層。
7.根據(jù)權(quán)利要求1所述的雙自行對準硅化物制造方法，其中該制造方法進一步包括在該基底上形成一光阻層；圖案化該光阻層，以暴露出該第三晶體管的柵極上的第二金屬硅化物；以及去除暴露出的第二金屬硅化物。
8.一種雙自行對準硅化物制造方法，該制造方法包括在一基底上形成一第一掩模層，該基底上已形成有一第一晶體管、一第二晶體管與一第三晶體管，該第一晶體管的柵極的上表面略高于該第二與第三晶體管的柵極的上表面；圖案化該第一掩模層以暴露出該第二晶體管的柵極、源極與漏極；以自行對準硅化物制造方法分別在該第二晶體管的柵極、源極與漏極之上形成第一金屬硅化物；在該基底上形成一介電層，該介電層的上表面高于該第一晶體管的柵極的上表面；去除高于該第二與第三晶體管柵極上表面的該介電層，以暴露出該第一、第二與第三晶體管的柵極上表面；在該基底上形成一第二掩模層；圖案化該第二掩模層以暴露出該第一晶體管的柵極上表面；以及以自行對準硅化物制造方法在該第一晶體管的柵極上表面形成第二金屬硅化物。
9.根據(jù)權(quán)利要求8所述的雙自行對準硅化物制造方法，其中該移除步驟包括一化學(xué)機械研磨步驟與一回蝕步驟。
10.根據(jù)權(quán)利要求8所述的雙自行對準硅化物制造方法，其中該第一晶體管位于一內(nèi)存區(qū)。
11.根據(jù)權(quán)利要求8所述的雙自行對準硅化物制造方法，其中該第二與第三晶體管位于一邏輯電路區(qū)。
12.根據(jù)權(quán)利要求8所述的雙自行對準硅化物制造方法，其中該第一與第二金屬硅化物選自由硅化鈦、硅化鈷與硅化鎳所組成的族群。
13.根據(jù)權(quán)利要求8所述的雙自行對準硅化物制造方法，其中該介電層包括以高密度等離子化學(xué)氣相沉積法所形成的氧化硅層。
14.一種雙自行對準硅化物制造方法，該制造方法包括在一基底上形成一掩模層，該基底上已形成有一第一晶體管與一第二晶體管，該第一晶體管的柵極的上表面略高于該第二晶體管的柵極的上表面；圖案化該掩模層以暴露出該第二晶體管的柵極、源極與漏極；以自行對準硅化物制造方法分別在該第二晶體管的柵極、源極與漏極之上形成第一金屬硅化物；在該基底上形成一介電層，該介電層的上表面高于該第一晶體管的柵極的上表面；依序執(zhí)行一化學(xué)機械研磨步驟與一回蝕步驟以去除高于該第二晶體管柵極上表面的該介電層，以暴露出該第一與第二晶體管的柵極上表面；以及以自行對準硅化物制造方法在該第一晶體管的柵極上表面形成第二金屬硅化物。
15.根據(jù)權(quán)利要求14所述的雙自行對準硅化物制造方法，其中該第一晶體管位于一內(nèi)存區(qū)。
16.根據(jù)權(quán)利要求14所述的雙自行對準硅化物制造方法，其中該第二晶體管位于一邏輯電路區(qū)。
17.根據(jù)權(quán)利要求14所述的雙自行對準硅化物制造方法，其中該第一與第二金屬硅化物選自由硅化鈦、硅化鈷與硅化鎳所組成的族群。
18.根據(jù)權(quán)利要求14所述的雙自行對準硅化物制造方法，其中該介電層包括以高密度等離子化學(xué)氣相沉積法所形成的氧化硅層。
全文摘要
一種雙自行對準硅化物制造方法，其包括在基底上形成掩模層，而基底上已形成有第一晶體管與第二晶體管，且第一晶體管的柵極的上表面略高于第二晶體管的柵極的上表面。接著圖案化掩模層以暴露出第二晶體管的柵極、源極與漏極，再分別于第二晶體管的柵極、源極與漏極之上以自行對準硅化物制造方法來形成第一金屬硅化物。然后在基底上形成介電層，且使其上表面高于第一晶體管的柵極的上表面。去除高于第二晶體管柵極上表面的介電層，以暴露出第一與第二晶體管的柵極上表面。再以自行對準硅化物制造方法于第一晶體管的柵極上表面形成第二金屬硅化物。
文檔編號H01L21/82GK1494130SQ02148260
公開日2004年5月5日 申請日期2002年10月28日 優(yōu)先權(quán)日2002年10月28日
發(fā)明者鐘維民 申請人:旺宏電子股份有限公司