專(zhuān)利名稱(chēng)：便于對(duì)一晶片的頂面與底面進(jìn)行電性缺陷測(cè)試的封裝方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種晶片的封裝方法，尤指一種便于針對(duì)該晶片的頂面與底面進(jìn)行一電性缺陷測(cè)試的封裝方法。
請(qǐng)參考

圖1至圖3，圖1至圖3為習(xí)知BGA封裝的方法示意圖。如圖1所示，一基底10表面形成有復(fù)數(shù)個(gè)凸塊焊墊(solder bump pad)12，而一表面具有復(fù)數(shù)個(gè)接合墊(bonding pad)16的晶片(chip)14則利用一環(huán)氧化合物(epoxy compound)18，被固定(attached)于基底10上。
如圖2所示，接著進(jìn)行一打線(wire bonding)制程，以一金線20將每一接合墊16與各相對(duì)應(yīng)的凸塊焊墊12相連接。隨后以一由一鑄?；衔?molding compound)所形成的頂蓋22覆蓋于金線20、晶片墊14與基底10之上，以防止金線20、晶片墊14及基底10與外界的水氣接觸。
如圖3所示，隨后將復(fù)數(shù)個(gè)焊錫球(solder balls)24焊接至基底10的下表面。除此之外，焊錫球24亦可由復(fù)數(shù)個(gè)針腳(pin)所取代。最后進(jìn)行一單塊切割(singulation)制程，以完成由習(xí)知BGA封裝方法所制作的球格陣列封裝體(BGA package)26。
除了BGA封裝方法，導(dǎo)線架(leadframe)封裝方法亦為一經(jīng)常被運(yùn)用于制程中的技術(shù)。請(qǐng)參考圖4，圖4為一適用于習(xí)知導(dǎo)線架封裝方法的導(dǎo)線架28的上視圖。如圖4所示，導(dǎo)線架28包含有一晶片墊(diepad)31以及復(fù)數(shù)個(gè)接腳(terminal)33，且導(dǎo)線架28表面形成有復(fù)數(shù)個(gè)凸塊焊墊34。
參考圖5至圖7，圖5至圖7為習(xí)知導(dǎo)線架封裝方法的制程示意圖。如圖5所示，一晶片32表面具有復(fù)數(shù)個(gè)接合墊35。首先利用一鑄?；衔?6，將晶片32的至少兩側(cè)與晶片墊31相連接，以將晶片32固定于晶片墊31之上。接著進(jìn)行一打線制程，以一金線37將每一接合墊35與接腳33上各相對(duì)應(yīng)的凸塊焊墊34相連接。隨后，將一支撐架30粘著于導(dǎo)線架28的下表面。
如圖6所示，之后以由鑄?；衔?6所形成的一上蓋38a與一底蓋38b將金線37、晶片32與晶片墊31完全包覆，以避免金線37、晶片32及晶片墊31與與外界的水氣接觸。
如圖7所示，最后進(jìn)行一修剪(trimming)制程將接腳33的過(guò)長(zhǎng)部份截?cái)啵㈦S即進(jìn)行一單塊切割制程，以完成由習(xí)知leadframe封裝方法所制作的導(dǎo)線架封裝體(leadframe package)39。
此時(shí)為確保BGA封裝體26或?qū)Ь€架封裝體39的封裝品質(zhì)，通常會(huì)利用一測(cè)試基座與一光譜顯微鏡(emission microscope)，于晶片14與32的上表面進(jìn)行一電性缺陷分析(failur eanalysis)程序。一測(cè)試者先通過(guò)該測(cè)試基座對(duì)晶片14與32導(dǎo)入一預(yù)定電流時(shí)，再通過(guò)該光譜顯微鏡偵測(cè)出晶片14與32的缺陷。
由于晶片14與32的上表面分別由以無(wú)法被輕易拆除的鑄?；衔?6所形成的頂蓋22與上蓋38a所包覆，因此在進(jìn)行該電性缺陷分析程序時(shí)，必須借助一車(chē)床(lathe)或一工具機(jī)(computer numericalcontrol，CNC)以將頂蓋22與上蓋38a移除，以曝露出晶片14與32的上表面供該測(cè)試者測(cè)試。另一種方法，則以硫酸蝕刻并移除頂蓋22與上蓋38a，以利該電性缺陷分析程序的進(jìn)行。然而無(wú)論是采用此兩種方法中的任何一種，皆容易致使晶片14與32的表面因遭工具機(jī)刮傷或硫酸的過(guò)度蝕刻而損壞，降低該電性缺陷分析結(jié)果的準(zhǔn)確性。此外，由于測(cè)試者僅能針對(duì)習(xí)知的球格陣列封裝體26與導(dǎo)線架封裝體39的上表面進(jìn)行該電性缺陷分析程序，故往往因無(wú)法偵測(cè)出發(fā)生于晶片14與32的下表面處的電性缺陷，而造成生產(chǎn)良率下降。
在本發(fā)明的最佳實(shí)施例中，一基底具有一開(kāi)口以及復(fù)數(shù)個(gè)位于該基底表面的凸塊焊墊(solder bump pad)。首先利用一環(huán)氧化合物(epoxycompound)，將一表面具有復(fù)數(shù)個(gè)接合墊(bonding pad)，且表面積大于該開(kāi)口的表面積的晶片(chip)的至少兩側(cè)與該基底相連接，以將該晶片固定(attach)于該基底的該開(kāi)口上方。接著進(jìn)行一打線(wirebonding)制程，以一金線將每一該接合墊與相對(duì)應(yīng)的該凸塊焊墊相連接，并將一密封物(liquid compound)涂于各該凸塊焊墊旁的該基底表面。隨即進(jìn)行一壓模加熱(post mold curing)制程以固化該密封物，并進(jìn)行一壓蓋(encapsulation)制程，將一頂蓋(cap)置于該密封物上方以覆蓋于該基底、該晶片與該金線上方。最后進(jìn)行一單塊切割(singulation)制程，以完成由本發(fā)明的封裝方法所制作的球格陣列封裝體。
由于本發(fā)明的制作方法利用一粘著物將該頂蓋置于該密封物上方以覆蓋于該基底、該晶片與該金線上方，而非以習(xí)知技術(shù)中的鑄?；衔锇苍摶住⒃摼c該金線，因此當(dāng)一測(cè)試者于后續(xù)制程中欲針對(duì)該晶片進(jìn)行一電性缺陷分析(failure analysis)程序時(shí)，可輕易將該頂蓋移除以進(jìn)行該電性缺陷分析程序而不傷及該晶片的表面。此外，當(dāng)該測(cè)試者在針對(duì)本發(fā)明的封裝方法所制作的該球格陣列封裝體進(jìn)行該電性缺陷分析程序時(shí)，除了可以如習(xí)知技術(shù)般針對(duì)該晶片的上表面進(jìn)行一頂面測(cè)試(topside analysis)外，更可利用該晶片的該開(kāi)口，針對(duì)該晶片的下表面進(jìn)行一底面測(cè)試(backside analysis)，而確保該電性缺陷分析結(jié)果的可信度，進(jìn)而大幅增進(jìn)制程的品管效能。
圖示的符號(hào)說(shuō)明
10基底 12 凸塊焊墊14晶片 16 接合墊18環(huán)氧化合物20 金線22頂蓋 24 焊錫球26球格陣列封裝體28 導(dǎo)線架30支撐架31 晶片墊32晶片 33 接腳34凸塊焊墊 35 接合墊36鑄?；衔?7 金線38a 上蓋 38 底蓋36N型摻質(zhì)區(qū) 38 閘極層39導(dǎo)線架封裝體 40 基底42開(kāi)口 44 凸塊焊墊46晶片 48 環(huán)氧化合物50接合墊52 金線54密封物56 頂蓋58粘著物60 球格陣列封裝體70導(dǎo)線架71 晶片墊72開(kāi)口 73 接腳74凸塊焊墊 76 晶片78環(huán)氧化合物79 支撐架80接合墊82 金線84密封物86 頂蓋88粘著物90 導(dǎo)線架封裝體請(qǐng)參考圖8，圖8為一適用于本發(fā)明球格陣列(ball grid array，BGA)封裝方法的基底40的上視圖。如圖8所示，基底40具有復(fù)數(shù)個(gè)凸塊焊墊(solder bump pad)44，亦包含有一利用一車(chē)床(lathe)或一工具機(jī)(computer numerical control，CNC)所切割而成的開(kāi)口42。除此之外，凸塊焊墊44亦可由復(fù)數(shù)個(gè)針腳(pin)所取代。
請(qǐng)參考圖9與圖10，圖9與圖10為本發(fā)明BGA封裝方法的制程示意圖。如圖9所示，一晶片(chip)46表面具有復(fù)數(shù)個(gè)接合墊(bondingpad)50，且晶片46的表面積大于開(kāi)口42的表面積。首先利用一環(huán)氧化合物(epoxy compound)48，將晶片46的至少兩側(cè)與基底40相連接，以將晶片46固定(attach)于基底40的開(kāi)口42之上方。接著進(jìn)行一打線(wire bonding)制程，以一金線52將每一接合墊50與各相對(duì)應(yīng)的凸塊焊墊44相連接。
如圖10所示，隨后將一由一銀膠(silver paste)或一環(huán)氧化合物所構(gòu)成的密封物(liquid compound)54涂于各凸塊焊墊44旁的基底40表面，并進(jìn)行一壓模加熱(post mold curing)制程，以固化密封物54。接著利用一粘著物(adhesive material)58進(jìn)行一壓蓋(encapsulation)制程，將一頂蓋(cap)56置于密封物54上方并覆蓋于基底40、晶片46與金線52之上，以達(dá)到防止晶片46及基底40與外界水氣接觸的目的。
最后進(jìn)行一單塊切割(singulation)制程，以完成由本發(fā)明的BGA封裝方法所制作的球格陣列封裝體(BGA package)60。
此時(shí)為確保球格陣列封裝體60的封裝品質(zhì)，通常會(huì)利用一測(cè)試基座(test socket)，進(jìn)行一包含有一頂面測(cè)試(topside analysis)與一底面測(cè)試(backside analysis)的電性缺陷分析(failure analysis)程序。由于頂蓋56利用粘著物58置于密封物54上方，一測(cè)試者可輕易地通過(guò)進(jìn)行一移蓋(decaping)步驟而將頂蓋56自密封物54上方移除，以曝露出晶片46的上表面。至于晶片46的下表面則因基底40的開(kāi)口42，亦直接曝露在外。接著該測(cè)試者可利用一光譜顯微鏡(emissionmicroscope)，分別于晶片46所曝露出之上、下表面進(jìn)行該頂面測(cè)試與該底面測(cè)試。當(dāng)該測(cè)試者通過(guò)該測(cè)試基座對(duì)晶片46導(dǎo)入一預(yù)定電流時(shí)，可立即通過(guò)該光譜顯微鏡偵測(cè)出晶片46的缺陷。
請(qǐng)參考圖11，圖11為一適用于本發(fā)明導(dǎo)線架(leadframe)封裝方法的導(dǎo)線架70的上視圖。如圖11所示，導(dǎo)線架70包含有一晶片墊(diepad)71以及復(fù)數(shù)個(gè)接腳(terminal)73，且導(dǎo)線架70表面形成有復(fù)數(shù)個(gè)凸塊焊墊74，而晶片墊71又包含一利用一車(chē)床或一工具機(jī)所切割而成的開(kāi)口72。
請(qǐng)參考圖12與圖13，圖12與圖13為本發(fā)明導(dǎo)線架封裝方法的制程示意圖。如圖12所示，一晶片76表面具有復(fù)數(shù)個(gè)接合墊80，且晶片76的表面積大于開(kāi)口72的表面積。首先利用一環(huán)氧化合物78，將晶片76的至少兩側(cè)與晶片墊71相連接，以將晶片76固定于晶片墊71的開(kāi)口72之上方。接著進(jìn)行一打線制程，以一金線82將每一接合墊80與各相對(duì)應(yīng)的凸塊焊墊74相連接。隨后將一亦具有一與開(kāi)口72大小相等的開(kāi)口的支撐架79，粘著于導(dǎo)線架70的下表面。
如圖13所示，隨后將一由一銀膠(silver paste)或一環(huán)氧化合物所構(gòu)成的密封物84涂于各凸塊焊墊74旁的接腳73表面，并進(jìn)行一壓模加熱制程以固化密封物84。接著利用一粘著物88進(jìn)行一壓蓋制程，將一頂蓋86置于密封物84上方并覆蓋于晶片墊71、接腳73、晶片76與金線82之上，以達(dá)到防止晶片76、接腳73及晶片墊71與外界水氣接觸的目的。
最后進(jìn)行一修剪(trimming)制程將接腳73的過(guò)長(zhǎng)部份截?cái)?，并隨即進(jìn)行一單決切割制程，以完成由本發(fā)明的leadframe封裝方法所制作的導(dǎo)線架封裝體(leadframe package)90。
此時(shí)為確保導(dǎo)線架封裝體90的封裝品質(zhì)，通常會(huì)利用一測(cè)試基座，進(jìn)行一包含有一頂面測(cè)試與一底面測(cè)試的電性缺陷分析程序。由于頂蓋86利用粘著物88置于密封物84上方，一測(cè)試者可輕易地通過(guò)進(jìn)行一移蓋步驟而將頂蓋86自密封物84上方移除，以曝露出晶片76的上表面。至于晶片76的下表面則因晶片墊71的開(kāi)口72，亦直接曝露在外。接著該測(cè)試者可利用一光譜顯微鏡，分別于晶片76所曝露出之上、下表面進(jìn)行該頂面測(cè)試與該底面測(cè)試。當(dāng)該測(cè)試者通過(guò)該測(cè)試基座對(duì)晶片76導(dǎo)入一預(yù)定電流時(shí)，可立即通過(guò)該光譜顯微鏡偵測(cè)出晶片76的缺陷。
相較于習(xí)知技術(shù)，本發(fā)明利用粘著物58與88將頂蓋56與86而被分別置于密封物54與84上，而非利用習(xí)知技術(shù)中的鑄?；衔锇矆D10中的基底40、晶片46與金線52或圖13中的晶片墊71、接腳73、晶片76與金線82之上。因此當(dāng)該測(cè)試者于后續(xù)制程中欲針對(duì)晶片46與76進(jìn)行該電性缺陷分析(failure analysis)程序時(shí)，可輕易將頂蓋56與86移除以進(jìn)行該電性缺陷分析程序而不傷及晶片46與76的表面。此外，當(dāng)該測(cè)試者在針對(duì)本發(fā)明的封裝方法所制作的球格陣列封裝體60與導(dǎo)線架封裝體90進(jìn)行該電性缺陷分析程序時(shí)，除了可以如習(xí)知技術(shù)般針對(duì)晶片46與76的上表面進(jìn)行該頂面測(cè)試外，更可利用晶片46的開(kāi)口42與晶片墊71的開(kāi)口72，針對(duì)晶片46與76的下表面進(jìn)行該底面測(cè)試，而確保該電性缺陷分析結(jié)果的可信度，進(jìn)而大幅增進(jìn)制程的品管效能。
以上所述僅本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專(zhuān)利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專(zhuān)利的涵蓋范圍。
權(quán)利要求
1.一種球格陣列封裝的方法，其特征是該方法包含有下列步驟提供一具有一開(kāi)口以及復(fù)數(shù)個(gè)凸塊焊墊的基底；利用一環(huán)氧化合物，將一表面具有復(fù)數(shù)個(gè)接合墊且表面積大于該開(kāi)口的表面積的晶片的至少兩側(cè)與該基底相連接，以將該晶片固定于該基底的該開(kāi)口上方；進(jìn)行一打線制程，以一金線將每一該接合墊與相對(duì)應(yīng)的該凸塊焊墊相連接；將一密封物涂于各該凸塊焊墊旁的該基底表面；進(jìn)行一壓模加熱制程，以固化該密封物；進(jìn)行一壓蓋制程，將一頂蓋置于該密封物上方以覆蓋于該基底、該晶片與該金線上方；以及進(jìn)行一單決切割制程。
2.如權(quán)利要求1所述的方法，其特征是該開(kāi)口利用一車(chē)床或一工具機(jī)所切割而成。
3.如權(quán)利要求1所述的方法，其特征是該密封物由一銀膠或一環(huán)氧化合物所構(gòu)成。
4.如權(quán)利要求1所述的方法，其特征是該壓蓋制程利用一粘著物將該頂蓋置于該密封物上方。
5.如權(quán)利要求1所述的方法，其特征是在進(jìn)行完該單塊切割制程后，需再進(jìn)行一電性缺陷分析程序，該程序包含有下列步驟進(jìn)行一移蓋步驟，以將該頂蓋自該密封物上方移除；于該晶片的上表面進(jìn)行一頂面測(cè)試；以及于該晶片的下表面進(jìn)行一底面測(cè)試。
6.如權(quán)利要求5所述的方法，其特征是該電性缺陷分析利用一測(cè)試基座來(lái)進(jìn)行。
7.如權(quán)利要求5所述的方法，其特征是該頂面測(cè)試與該底面測(cè)試?yán)靡还庾V顯微鏡來(lái)進(jìn)行。
8.一種導(dǎo)線架封裝的方法，其特征是該方法包含有下列步驟提供一具有一晶片墊以及復(fù)數(shù)個(gè)接腳的導(dǎo)線架，其中該晶片墊包含有一開(kāi)口以及復(fù)數(shù)個(gè)凸塊焊墊；利用一環(huán)氧化合物，將一表面具有復(fù)數(shù)個(gè)接合墊且表面積大于該開(kāi)口的表面積的晶片的至少兩側(cè)與該晶片墊相連接，以將該晶片固定于該晶片墊的該開(kāi)口上方；進(jìn)行一打線制程，以一金線將每一該接合墊與相對(duì)應(yīng)的該凸塊焊墊相連接；將一密封物涂于各該凸塊焊墊旁的該晶片墊表面；進(jìn)行一壓模加熱制程，以固化該密封物；進(jìn)行一壓蓋制程，將一頂蓋置于該密封物上方以覆蓋于該晶片墊、該晶片與該金線上方；進(jìn)行一修剪制程；以及進(jìn)行一單塊切割制程。
9.如權(quán)利要求8所述的方法，其特征是該開(kāi)口利用一車(chē)床或一工具機(jī)所切割而成。
10.如權(quán)利要求8所述的方法，其特征是該密封物由一銀膠或一環(huán)氧化合物所構(gòu)成。
11.如權(quán)利要求8所述的方法，其特征是該壓蓋制程利用一粘著物將該頂蓋置于該密封物上方。
12.如權(quán)利要求8所述的方法，其特征是在進(jìn)行完該單塊切割制程后，需再進(jìn)行一電性缺陷分析程序，該程序包含有下列步驟進(jìn)行一移蓋步驟，以將該頂蓋自該密封物上方移除；于該晶片的上表面進(jìn)行一頂面測(cè)試；以及于該晶片的下表面進(jìn)行一底面測(cè)試。
13.如權(quán)利要求12所述的方法，其特征是該電性缺陷分析利用一測(cè)試基座來(lái)進(jìn)行。
14.如權(quán)利要求12所述的方法，其特征是該頂面測(cè)試與該底面測(cè)試?yán)靡还庾V顯微鏡來(lái)進(jìn)行。
全文摘要
一種便于對(duì)一晶片的頂面與底面進(jìn)行電性缺陷測(cè)試的封裝方法，首先提供一表面具有復(fù)數(shù)個(gè)接合墊的晶片，以一環(huán)氧化合物固定于一具有多個(gè)凸塊焊墊的基底的一開(kāi)口上方；先以一金線將各該接合墊與相對(duì)應(yīng)的該凸塊焊墊相連接，再將一密封物涂于該基底表面；接著進(jìn)行一壓模加熱制程以固化該密封物，并進(jìn)行一壓蓋制程，將一頂蓋置于該密封物上方以覆蓋該基底、該晶片與該金線，再進(jìn)行一單塊切割制程；本發(fā)明利用一粘著物將該頂蓋覆蓋于該基底、該晶片上方，因此當(dāng)對(duì)該晶片進(jìn)行電性缺陷分析時(shí)，可輕易將該頂蓋移除而不傷及該晶片的表面，此外除可對(duì)該晶片的上表面進(jìn)行頂面測(cè)試，還可對(duì)該晶片的下表面進(jìn)行底面測(cè)試，而確保該電性缺陷分析結(jié)果的可信度，進(jìn)而大幅增進(jìn)制程的品管效能。
文檔編號(hào)H01L21/02GK1479357SQ0214209
公開(kāi)日2004年3月3日 申請(qǐng)日期2002年8月26日 優(yōu)先權(quán)日2002年8月26日
發(fā)明者唐光輝, 劉洪民 申請(qǐng)人:聯(lián)華電子股份有限公司