專利名稱：靜電放電保護裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種靜電放電保護裝置及其制造方法，特別有關(guān)于一種在高壓靜電放電保護電路區(qū)域內(nèi)的井區(qū)中，提供多個用以降低崩潰電壓的摻雜區(qū)的靜電放電保護裝置及其制造方法。
背景技術(shù)：
對集成電路來說，靜電放電(Electrostatic Discharge，ESD)會造成集成電路的損壞，使集成電路無法正常操作。目前在集成電路制造中，提出了許多解決靜電放電問題的方法與裝置。
在集成電路中，為了使靜電放電現(xiàn)象發(fā)生，不會造成內(nèi)部主要電路的受損，一般均會在內(nèi)部電路及內(nèi)部電路的輸出入墊(pad)之間，制作一靜電放電保護裝置，以在靜電放電現(xiàn)象發(fā)生時，可立即提供一適當?shù)撵o電放電路徑，避免靜電直接進入內(nèi)部電路而對內(nèi)部電路造成損害。
圖1顯示了一傳統(tǒng)具有靜電放電保護裝置的集成電路剖面圖。
首先提供一硅基底10，在基底10上定義出界定出接受高壓電源(約3V~6V)的輸入/輸出及靜電放電保護裝置區(qū)11，以及接受低壓電源(約0.8V~1.5V)的內(nèi)部電路元件區(qū)12。
接著，分別于輸入/輸出及靜電放電保護裝置區(qū)11及內(nèi)部電路元件區(qū)12執(zhí)行離子布植制程，而分別形成P型井區(qū)112及122。由于兩區(qū)11及12所使用的電壓大小不同，因此其摻雜濃度將視實際使用的電壓而有不同。在輸入/輸出及靜電放電保護裝置區(qū)11及內(nèi)部電路元件區(qū)12執(zhí)行離子布植制程時，必需使用兩片光罩，以分別于執(zhí)行兩個區(qū)域、不同雜質(zhì)濃度的離子布植。
然后，在硅基底10表面，同步在輸入/輸出及靜電放電保護裝置區(qū)11及內(nèi)部電路元件區(qū)12制作晶體管元件。晶體管元件是由柵極氧化層117、127、柵極層113、123、以柵極層為遮罩而植入井區(qū)112、122中所形成的源極區(qū)114、124、漏極區(qū)115、125、位于柵極113及123側(cè)壁的分離子(spacer)116、126。
再者，沉積一全屏蔽掩膜的光阻層，并于輸入/輸出及靜電放電保護裝置區(qū)11上形成一開口，露出N型漏極摻雜區(qū)115部分表面。利用此光阻掩膜，將離子直接植入于N型漏極摻雜區(qū)115下方，形成一P型摻雜區(qū)119。
最后，除去光阻層，并于柵極層113、123及源/漏極摻雜區(qū)114、115及124、125表面形成金屬硅化物118、128。
輸入/輸出及靜電放電保護裝置區(qū)11中形成的晶體管元件，柵極113和源極114接地，因此，在正常運作時S晶體管并不導通，而在發(fā)生靜電放電時，則利用由源極N型摻雜區(qū)114(射極)、漏極N型摻雜區(qū)115(集極)及P型井區(qū)112(基極)所形成的內(nèi)建NPN雙載子晶體管(build-in parastic npn bipolar transistor)的導通，來保護內(nèi)部電路元件區(qū)12。上述雙載子晶體管的導通將使在輸入/輸出及靜電放電保護裝置區(qū)11中形成的晶體管元件因電壓崩潰(breakdown)而進入跳回區(qū)(snapback region)，藉此傳導大量的ESD電流。其中，P型摻雜區(qū)119的作用即在于幫助雙載子晶體管的導通。
然而，上述形成ESD保護裝置的制程中，為了形成P型摻雜區(qū)119，必須增加額外微影制程所造成的去光阻步驟，使柵極氧化層的整體性質(zhì)變差(gate oxideintegrity，GOI)，使得制程成本提高，并增加制程的復(fù)雜度。
此外，圖2顯示了上述傳統(tǒng)具有靜電放電保護裝置的集成電路的上視圖。P型摻雜區(qū)119是“整塊”地形成于漏極區(qū)115下方，雖然可幫助雙載子晶體管的導通，但卻會增大寄生電容的電容值，不利于靜電放電的性能。
發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供一種靜電放電保護裝置及其制造方法，無須增加額外的光罩以及離子布植制程，同時亦具有較小的寄生電容值，使得制程成本降低，并提高靜電放電的性能。
本發(fā)明的一目的在于提供一種靜電放電保護裝置的制造方法，包括以下步驟。提供一基底。在該基底中形成一井區(qū)。在該井區(qū)中形成一摻雜區(qū)。在該井區(qū)上方形成一柵極以及于該柵極兩側(cè)的該井區(qū)中形成一源極區(qū)及一與該摻雜區(qū)鄰接的漏極區(qū)。
本發(fā)明的另一目的在于提供一種靜電放電保護裝置，包括一基底、一井區(qū)、一柵極、一摻雜區(qū)、源極區(qū)及漏極區(qū)。其中，井區(qū)形成于該基底中。摻雜區(qū)形成于該井區(qū)中。柵極、源極區(qū)及漏極區(qū)，分別形成于該井區(qū)上方及該井區(qū)中，該漏極區(qū)與該摻雜區(qū)鄰接。
以下，就
本發(fā)明的一種靜電放電保護裝置及其制造方法的實施例。
圖1顯示了一傳統(tǒng)具有靜電放電保護裝置的集成電路剖面圖；圖2顯示了一傳統(tǒng)具有靜電放電保護裝置的集成電路上視圖；圖3A-3E顯示了本發(fā)明一實施例中靜電放電保護裝置的制造流程；圖4A～4D顯示了本發(fā)明一實施例中靜電放電保護裝置的上視圖。
具體實施例方式
圖3A3E顯示本發(fā)明一實施例中靜電放電保護裝置的制造流程圖。
首先，如圖3A所示，提供硅一基底30。
接著，如圖3B所示，以摻雜劑量約為1e12cm-3-6e13cm-2執(zhí)行硼離子布植制程，形成P型井區(qū)312。
然后，如圖3C所示，dP型井區(qū)312中以摻雜劑量約為1e12cm3-6e13cm-2執(zhí)行硼離子布植制程，而形成多個摻雜區(qū)319。摻雜區(qū)319的形狀及排列方式如圖4A~4D所示，分別可以是一排成條狀且與稍后將形成的柵極313平行的方向排列、兩排成條狀且與稍后將形成的柵極313平行的方向排列、一排成條狀且與稍后將形成之的柵極313垂直的方向排列以及環(huán)繞排列。
接著，如圖3D所示，制作晶體管元件。晶體管元件是由柵極氧化層317、柵極層313、源極區(qū)314、漏極區(qū)315、位于柵極313側(cè)壁的分離子(spacer)316。其中，N型源/漏極摻雜區(qū)314、315的形成，是以柵極層313及323為遮罩，將磷或砷離子植入P型井區(qū)312。特別注意的是，N型漏極摻雜區(qū)315是形成于P型摻雜區(qū)319上而與之鄰接。
最后，如圖3E所示，在柵極層312及源/漏極摻雜區(qū)314、315表面形成金屬硅化物318。
在上述實施例中，由于P型井區(qū)312中的摻雜區(qū)319的摻雜濃度為兩次離子布植的結(jié)果，因此摻雜區(qū)319的摻雜濃度高于P型井區(qū)312，約為1e17cm-3-9e18cm-3。一般狀況下，P型井區(qū)312的離子濃度約為1e16cm-3-5e18cm-3。
上述實施例與傳統(tǒng)靜電放電保護裝置同樣具有使N型漏極摻雜區(qū)315與P型摻雜區(qū)319之間PN接面的崩潰電壓降低而提早放電、保護內(nèi)部電路元件的功能。此外，由于P型摻雜區(qū)319不同于傳統(tǒng)靜電放電保護裝置中以“整塊”的方式形成，而是以“多塊”的方式形成，使得P型摻雜區(qū)319的邊長增加，可提高靜電放電的性能表現(xiàn)，同時降低所產(chǎn)生的寄生電容值。
此外，由于摻雜區(qū)319的形成步驟，相較于傳統(tǒng)靜電放電保護裝置的制程提前，減少了一次在柵極氧化層之后的電漿步驟，降低制程成本以及復(fù)雜度。
綜合上述，本發(fā)明提供一種靜電放電保護裝置及其制造方法，無須增加額外的光罩以及離子布植制程，同時亦具有較小的寄生電容值，使得制程成本降低，并提高了靜電放電的性能。
雖然本發(fā)明已以一較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何熟悉本技術(shù)領(lǐng)域者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求書所界定為準。
權(quán)利要求
1.一種靜電放電保護裝置的制造方法，包括以下步驟提供一基底；在該基底中形成一井區(qū)；在該井區(qū)中形成一摻雜區(qū)；以及在該井區(qū)上方形成一柵極以及于該柵極兩側(cè)的該井區(qū)中形成一源極區(qū)及一與該摻雜區(qū)鄰接的漏極漏極區(qū)。
2.如權(quán)利要求1所述的靜電放電保護裝置的制造方法，其特征在于，該基底為硅基底。
3.如權(quán)利要求1所述的靜電放電保護裝置的制造方法，其特征在于，該井區(qū)是P型井區(qū)，該摻雜區(qū)是P型摻雜區(qū)。
4.如權(quán)利要求3所述的靜電放電保護裝置的制造方法，其特征在于，該摻雜區(qū)的摻雜濃度大于該井區(qū)的摻雜濃度。
5.如權(quán)利要求3所述的靜電放電保護裝置的制造方法，其特征在于，該井區(qū)及該摻雜區(qū)中摻雜有硼離子，且該井區(qū)及該摻雜區(qū)的摻雜濃度分別為1e16cm-3~5e18cm-3及1e17cm-3~9e18cm-3。
6.如權(quán)利要求1所述的靜電放電保護裝置的制造方法，其特征在于，更包括多個摻雜區(qū)。
7.如權(quán)利要求6所述的靜電放電保護裝置的制造方法，其特征在于，該些摻雜區(qū)與該柵極平行而成條狀排列。
8.如權(quán)利要求7所述的靜電放電保護裝置的制造方法，其特征在于，該些摻雜區(qū)排列成兩排。
9.如權(quán)利要求6所述的靜電放電保護裝置的制造方法，其特征在于，該些摻雜區(qū)與該柵極垂直而成條狀排列。
10.如權(quán)利要求6所述的靜電放電保護裝置的制造方法，其特征在于，該些摻雜區(qū)形成一環(huán)繞排列。
11.如權(quán)利要求1所述的靜電放電保護裝置的制造方法，其特征在于，更包括以下步驟在該柵極的側(cè)壁形成分離子；形成一覆蓋該基底、該柵極的層間絕緣層；在該層間絕緣層中形成多次曝露該柵極、源極及漏極的接觸窗；以及在該些接觸窗中沉積一金屬層。
12.一種靜電放電保護裝置，包括一基底；一井區(qū)，形成于該基底中；一摻雜區(qū)，形成于該井區(qū)中；以及一柵極、源極區(qū)及漏極漏極區(qū)，分別形成于該井區(qū)上方及該井區(qū)中，該漏極漏極區(qū)與該些摻雜區(qū)鄰接；
13.如權(quán)利要求11所述的靜電放電保護裝置，其特征在于，該基底為硅基底。
14.如權(quán)利要求11所述的靜電放電保護裝置，其特征在于，該井區(qū)是P型井區(qū)，該摻雜區(qū)是P型摻雜區(qū)。
15.如權(quán)利要求13所述的靜電放電保護裝置，其特征在于，該摻雜區(qū)的摻雜濃度大于該井區(qū)的摻雜濃度。
16.如權(quán)利要求13所述的靜電放電保護裝置，其特征在于，該井區(qū)及該摻雜區(qū)中摻雜有硼離子，且該井區(qū)及該摻雜區(qū)的摻雜濃度分別為1e16cm-3~5e18cm-3及1e17cm-3~9e18cm-3。
17.如權(quán)利要求11所述的靜電放電保護裝置，其特征在于，更包括多個摻雜區(qū)。
18.如權(quán)利要求17所述的靜電放電保護裝置，其特征在于，該些摻雜區(qū)系與該柵極平行而成條狀排列。
19.如權(quán)利要求18所述的靜電放電保護裝置，其特征在于，該些摻雜區(qū)排列成兩排。
20.如權(quán)利要求17所述的靜電放電保護裝置，其特征在于，該些摻雜區(qū)與該柵極垂直而成條狀排列。
21.如權(quán)利要求17所述的靜電放電保護裝置，其特征在于，該些摻雜區(qū)系形成一環(huán)繞排列。
22.如權(quán)利要求11所述的靜電放電保護裝置，其中更包括多個分離子，形成在該柵極的側(cè)壁；一層間絕緣層，覆蓋該基底及柵極；多個接觸窗，形成于該層間絕緣層中并曝露該柵極、該源極及該漏極；以及一金屬層，填滿該些接觸窗。
全文摘要
本發(fā)明提供一種靜電放電保護裝置的制造方法，包括以下步驟,提供一基底,在該基底中形成一井區(qū),在該井區(qū)中形成一摻雜區(qū),在該井區(qū)上方形成一柵極以及于該柵極兩側(cè)的該井區(qū)中形成一源極區(qū)及一與該摻雜區(qū)鄰接的漏極區(qū)。
文檔編號H01L23/58GK1481022SQ0213684
公開日2004年3月10日 申請日期2002年9月6日 優(yōu)先權(quán)日2002年9月6日
發(fā)明者俞大立 申請人:中芯國際集成電路制造(上海)有限公司, 中芯國際集成電路制造(上海)有限公