專利名稱:靜電放電保護(hù)電路與方法
技術(shù)領(lǐng)域:
本發(fā)明是關(guān)于 一 種,爭電方丈電^f呆護(hù)(electrostatic discharge protection),特別是關(guān)于一種應(yīng)用于大信號電路的靜電放電保護(hù)電路與方 法。
背景技術(shù):
圖1A為一個已知靜電放電保護(hù)電路的架構(gòu)圖。靜電放電保護(hù)電路100是 設(shè)置于輸出電路110輸出端,并包含一箝制電路(clamping circuit) 120與 二個串接的二極管(diode) Dpl、 Dnl,同時,輸出電路110與箝制電路120都跨 接于第一工作電壓Vdd與第二工作電壓Vss之間。箝制電路120包含靜電放電 單元130以及ESD檢測電路140。其中,靜電放電單元130由麗0S晶體管 (transistor)L所構(gòu)成,而ESD檢測電路140則由電阻電容d、反向器 Di所組成。
當(dāng)有靜電經(jīng)由輸出接點Pa、電壓源(V^、 Vss)等灌入輸出電路110時,ESD 檢測電路140會觸發(fā)靜電放電單元130,使靜電放電電流經(jīng)由靜電放電單元 130流出,而不會破壞輸出電路110。然而,大信號電路或功率放大器的輸出 電壓V謝的直流電平通常為Vdd ,在正常操作下,輸出信號的振幅可到達(dá)2xVdd (亦即電壓擺動幅度(swing) S是VJ,此時V贈與L之間有Vdd的壓降,若電 路只串接一個二極管Dpl,將會使二極管Dp,導(dǎo)通(導(dǎo)通電壓約0.7V),而輸出 電壓V。ut高于(Vdd+0. 7v)的部分將被二極管D^截掉,如圖IB所示。
為解決上述已知技術(shù)的問題,申請人于一臺灣專利申請案(申請案號 95110192)揭露了一種靜電放電保護(hù)電路,其架構(gòu)圖如圖2所示。請參考圖2, 靜電放電保護(hù)電路200是設(shè)置于功率放大器210的輸出端,包含箝制電路120、 電感器L、 二極管(diode) D^以及二極管串聯(lián)Dp廣Dp5。請注意,在這里二極管 串聯(lián)包含五個二極管Dpi-Dp3只是一個例子,實際上,二極管串聯(lián)的數(shù)量M必 須大于或等于(電壓擺動幅度S/二極管的導(dǎo)通電壓)。當(dāng)輸出接點P。上出現(xiàn)正 的ESD電壓(對Vss)時,輸出接點P。與第一工作電壓L之間的二極管串聯(lián)Dpl ~Dp5會導(dǎo)通,并且觸發(fā)箝制電路120來導(dǎo)通大電流,以避免功率放大器210受 到損傷。同時,輸出電壓V。ut的電壓擺動幅度S也不再受靜電放電保護(hù)電路 200所限制,呈現(xiàn)完美對稱的波形。
然而,相較于靜電放電保護(hù)電路100,當(dāng)輸出接點P。上出現(xiàn)該正ESD電 壓時,因為二極管串聯(lián)Dpi-Dp5的二極管個數(shù)增加,造成二極管串聯(lián)導(dǎo)通電阻 Rd增加(或?qū)窂皆黾?,使得麗OS晶體管L的導(dǎo)通時間增加(因為導(dǎo)通時 間t= R x d,其中R是電阻I^與二極管串聯(lián)導(dǎo)通電阻Rd串聯(lián)后的等效電阻), 進(jìn)而提高ESD電壓灌入功率放大器210的機率,因此降低了箝制電路120保 護(hù)功率放大器210的保護(hù)能力。為解決上述問題,申請人進(jìn)一步提出本發(fā)明。
發(fā)明內(nèi)容
本發(fā)明目的之一在于提供大信號電路所產(chǎn)生的輸出電壓擺幅,不被靜電 放電保護(hù)電路所限制,在輸出接點有靜電放電電壓產(chǎn)生時,可以利用靜電放 電保護(hù)電路中最短的導(dǎo)通路徑,將靜電放電電流快速導(dǎo)出。
本發(fā)明揭露一種靜電放電保護(hù)電路,應(yīng)用于大信號電路,該靜電放電保 護(hù)電路包含負(fù)載元件,耦接于該輸出電路的輸出端與第一工作電壓之間; 二極管串聯(lián),包含至少二個以上彼此串聯(lián)的二極管,并耦接于該輸出端與該 第一工作電壓之間;以及,至少一第一箝制電路與一第二箝制電路,該第一 箝制電路是位于該第一工作電壓與第二工作電壓之間,而該第二箝制電路的 一端耦接該第二工作電壓,另 一端耦接至該二極管串聯(lián)中最接近該輸出端的 第 一個二極管與第二個二極管的連接點。
本發(fā)明還揭露一種應(yīng)用于功率放大器電路的靜電放電保護(hù)方法,包含 提供負(fù)載元件于該輸出電路的輸出端與第 一工作電壓之間;提供二極管串聯(lián) 于該輸出端與該第一工作電壓之間,而該二極管串聯(lián)包含至少二個以上的彼 此串聯(lián)二極管;以及,提供至少一第一箝制電路與一第二箝制電路,其中, 該第一箝制電路是位于該第一工作電壓與第二工作電壓之間,而該第二箝制 電路的一端耦接該第二工作電壓,另一端耦接至該二極管串聯(lián)中最接近該輸 出端的第 一個二極管與第二個二極管的連接點。
圖1A為一個已知靜電放電保護(hù)電路的架構(gòu)圖。形圖
圖IB為電壓擺動幅度S大于0. 7v時,圖1A的輸出接點上的輸出電壓波
圖2為另一個已知靜電放電保護(hù)電路的架構(gòu)圖。
圖3A顯示本發(fā)明第一實施例的架構(gòu)圖。
圖3B為圖3A的輸出接點上的輸出電壓波形圖。
圖4A顯示本發(fā)明第二實施例的架構(gòu)圖。
圖4B為圖4A的輸出接點上的輸出電壓波形圖。
圖5是本發(fā)明靜電放電保護(hù)方法的流程圖。
100、 200、 300、 400 110 輸出電路 130 靜電放電單元 210 功率放大器 310 大信號電路 Dpl ~ Dp5 、 Dnl ~ Dn5 二極管 P。 輸出接點 Vdd 第一工作電壓 ^ 電阻 N, ~ N5 連接點 La ~ Ld 循環(huán)
靜電》文電^f呆護(hù)電^各
120、 320 箝制電^各 140 ESD4企測電3各
L 電感
Di 反向器
Vss 第二工作電壓
d 電容
TN 麗OS晶體管
具體實施例方式
為了使高電壓輸出電路或大信號電路所產(chǎn)生的輸出電壓V。ut,其電壓擺動 幅度S不受靜電放電保護(hù)電路的影響,靜電放電保護(hù)電路中,二極管串聯(lián)中 的二極管數(shù)量M必須大于或等于(S/二極管的導(dǎo)通電壓)。目前一般二極管的 導(dǎo)通電壓約為0. 7v,但隨著制程的進(jìn)步,導(dǎo)通電壓會隨之改變,不一定為 0. 7v。
假設(shè)大信號電路310的輸出電壓V^的電壓擺動幅度S等于3v,為了使 輸出電壓V。w的電壓擺動幅度不受靜電放電保護(hù)電路的影響,二極管串聯(lián)的數(shù) 目M就必須大于(3/0. 7=4. 3),也就是M必須大于或等于5,即需要五個以上 的二極管。以下,本發(fā)明的第一與第二實施例均以S=3V、 M-5為例作說明。圖3A顯示本發(fā)明第一實施例的架構(gòu)圖。根據(jù)本發(fā)明第一實施例,靜電放 電保護(hù)電路300是設(shè)置于(射頻)大信號電路310的輸出端。靜電放電保護(hù)電 路300包含二個箝制電路120、 320、電感器L、二極管l以及二極管串聯(lián)Dpl ~ Dp5。 二極管l的陰極連接至輸出接點P。,其陽極連接至第二工作電壓Vss。 二 極管串聯(lián)Dp廣Dp5具有陽極連接至輸出接點P。,以及陰極連接至第一工作電壓 Vdd。其中,箝制電路120、 320的實施是本技術(shù)領(lǐng)域人員所已知,故在此不予 贅述。
比較圖2與圖3A,本發(fā)明除了在第一工作電壓Vdd與第二工作電壓Vss之 間設(shè)置箝制電路120外,還另設(shè)置一個箝制電路32G于二極管Dpi、 Dp2的連接 點仏與第二工作電壓Vss之間。在人體(h簡n body mode)與機器(machine mode) 的靜電放電模式下,對IC放電的四種ESD測試模式PS、 NS、 PD、 ND中,當(dāng) 輸出接點P。出現(xiàn)對第二工作電壓Vss打正的ESD電壓(在PS模式下)且該ESD 電壓足以導(dǎo)通五個二極管Dpl~DpJt,由于循環(huán)L(即P。^D^^箝制電路 320。VSS)的導(dǎo)通路徑較短(或?qū)娮鑂da較小、使得箝制電路320中麗OS晶 體管L的導(dǎo)通時間ta較短),故大部分的靜電放電電流皆經(jīng)由箝制電路320 流出;至于循環(huán)U(即P。 -Dp戶Dp戶Dp一Dp戶Dp一箝制電路120-乙)的導(dǎo)通 路徑相對較長(或?qū)娮鑂db較大、使得箝制電路120中蘭OS晶體管L的導(dǎo) 通時間"較長),少部分的靜電放電電流再經(jīng)由箝制電路120流出。由上述的 描述可看出,箝制電路320的設(shè)置具有降低ESD導(dǎo)通路徑、快速導(dǎo)出靜電放 電電流的功效,進(jìn)而大幅增加對(射頻)大信號電路310的ESD保護(hù)能力。值 得注意的是,箝制電路120、 320在正常操作下(沒有靜電放電時)屬于高阻抗 (high impedance),并不會影響正常操作下的電路性能。
至于在其它三種ESD測試模式中如在NS(Vss接地、L浮接、ESD電壓 對第二工作電壓Vss打負(fù))與PD(Vdd接地、Vss浮接、ESD電壓對第一工作電壓 Vss打正)模式下,箝制電路120、 320并沒有發(fā)揮作用;在ND(VJ妄地、V"浮 接、ESD電壓對第一工作電壓Vdd打負(fù))模式下,二極管D^導(dǎo)通、箝制電路120 擔(dān)負(fù)起保護(hù)大信號電路310的責(zé)任,但箝制電路320則沒有發(fā)揮作用。因此, 相形之下,在PS模式時,箝制電路120、 420最能發(fā)揮保護(hù)(射頻)大信號電 路310的作用。
在本發(fā)明第一實施例中,(射頻)大信號電路310的最后一級是顧OS晶體 管(圖中未顯示),其漏極為輸出接點P。,或者,也可以是NPN雙極結(jié)型晶體管(圖中未顯示),其集極為輸出接點P。。另外,由于電感器L是設(shè)置于第一 工作電壓V d d與輸出接點P 。之間,以增加電路頻寬以及其輸出直流電壓電平被
拉到Vd(,。由于其中的二極管串聯(lián)的數(shù)目M等于5,輸出電壓V。w的電壓擺動幅 度S卜3v)就不再受靜電放電保護(hù)電路300所限制,呈現(xiàn)完美對稱的波形,如 圖3B所示。當(dāng)然,若大信號電路310的輸出端有突波產(chǎn)生使得輸出電壓V。ut 大于(L+3. 5v)時,輸出電壓V叫t高于(Vdd+3. 5v)的部分將被二極管串聯(lián)Dpl~ Dp5截掉,此時輸出接點P。上的最高輸出電壓V。^d就只能等于(Vdd+3. 5v)。
圖4A顯示本發(fā)明第二實施例的架構(gòu)圖。根據(jù)本發(fā)明第二實施例,靜電放 電保護(hù)電路400包含二箝制電路120、 320、電感器L、 二極管Dp以及二極管 串聯(lián)D^ D^本發(fā)明第二實施例的工作原理與第一實施例相似,(射頻)大信 號電路310電路的最后一級是PMOS晶體管(圖中未顯示),其漏極為輸出接點 P。,或者,也可以是PNP雙極結(jié)型晶體管(圖中未顯示),其集極為輸出接點 P。。此外,由于電感器L是設(shè)置于第二工作電壓Vss與輸出接點P。之間,以增 加電路頻寬以及其輸出直流電壓電平被拉到Vss。
本發(fā)明第二實施例除了在第一工作電壓Vdd與第二工作電壓Vss之間設(shè)置
箝制電路120外,還另設(shè)置一個箝制電路320于二極管Dnl、 l的連接點N5 與第一工作電壓Vdd之間。在人體與機器的靜電放電模式下,對IC放電的四 種ESD測試模式PS、 NS、 PD、 ND中,當(dāng)輸出接點P。出現(xiàn)對第一工作電壓Vdd 打負(fù)的ESD電壓(在ND模式下)且該ESD電壓足以導(dǎo)通五個二極管Dnl ~ Dn5時, 由于循環(huán)L。(即Vdd -箝制電路320=>DP1-P。)的導(dǎo)通路徑較短(或?qū)娮鑂dc 較小、使得箝制電路320中薩OS晶體管L的導(dǎo)通時間t。較短),.故大部分的 靜電放電電流皆經(jīng)由箝制電路320流出;至于循環(huán)LJ即Vd/。箝制電路 120 Vss-Dn5=*Dn4-D 3-Dn2 Dnl-P。)的導(dǎo)通路徑相對較長(或?qū)娮鑂M較 大、使得箝制電路120中麗OS晶體管L的導(dǎo)通時間L較長),少部分的靜電 放電電流再經(jīng)由箝制電路120流出。由上述的描迷可看出,箝制電路320的 設(shè)置具有降低ESD導(dǎo)通路徑、快速導(dǎo)出靜電放電電流的功效,進(jìn)而大幅增加 對大信號電路310的ESD保護(hù)能力。
至于其它三種ESD測試模式中如在NS與PD模式下,箝制電路120、 320并沒有發(fā)揮作用;在PS模式下,二極管Dp,導(dǎo)通、箝制電路120擔(dān)負(fù)起保 護(hù)大信號電路310的責(zé)任,但箝制電路320則沒有發(fā)揮作用。因此,在第二 實施例的架構(gòu)下,在ND模式時,箝制電路120、 320最能發(fā)揮保護(hù)大信號電路310的作用。
在本發(fā)明第二實施例中,輸出電壓Vw的電壓擺動幅度S—3v)不受靜電 放電保護(hù)電路400所限制,呈現(xiàn)完美對稱的波形,如圖4B所示。
本發(fā)明的精神是著眼于降低ESD導(dǎo)通路徑以快速導(dǎo)出靜電放電電流,雖 然本發(fā)明第一實施例與第二實施例中只有設(shè)置二個箝制電路120、 320,但在 電路面積與硬件成本允許的情況下,其實,可以在二極管串聯(lián)的兩兩二極管 的連接點與第二工作電壓Vss之間都設(shè)置一箝制電路。以第一實施例為例,還
能在二極管Dp2、 Dp3的連接點&與第二工作電壓Vss之間、二極管D一 Dp,的連
接點仏與第二工作電壓Vss之間以及二極管Dp4、 Dp5的連接點N,與第二工作電 壓Vss之間,都設(shè)置一箝制電路(圖未示),當(dāng)輸出接點P。出現(xiàn)ESD電壓時,最 能達(dá)到本發(fā)明快速導(dǎo)出靜電放電電流的功效。因此,就第一實施例而言,只 要在二極管串聯(lián)與第二工作電壓Vss之間設(shè)置至少一箝制電路,就第二實施例 而言,只要在二極管串聯(lián)與第一工作電壓Vdd之間設(shè)置至少一箝制電路,都屬 本發(fā)明的范疇。
請注意,本發(fā)明第一實施例與第二實施例中的電感器L,可以替換成電 阻器,同樣能達(dá)到本發(fā)明的目的與功效。另外,以上二個實施例中二極管串 聯(lián)D^ Dp5或Dnl~Dn5,不受限于串聯(lián)結(jié)構(gòu),也可利用其它連接方式來完成,類 似的二極管串并聯(lián)的變化,都屬本發(fā)明的范疇。以及,以上二個實施例雖設(shè) 置于大信號電路的輸出端,本發(fā)明不因此而受限,實際應(yīng)用上,本發(fā)明至少 可應(yīng)用于所有高功率輸出電路、高電壓輸出電路或功率放大器。
圖5是本發(fā)明靜電放電保護(hù)方法的流程圖。本發(fā)明靜電放電保護(hù)方法, 請參考第3A、圖5,說明靜電放電保護(hù)方法的所有步驟。
步驟S501:提供一箝制電路120,是位于第一工作電壓L與第二工作電
壓Vss之間。
步驟S502:提供一電感L,是位于該第一工作電壓L與一輸出節(jié)點P。 之間。
步驟S503:提供二極管串聯(lián),是位于第一工作電壓V加與該輸出節(jié)點P。 之間。
步驟S504:提供另一箝制電路320,是位于二極管Dpl、 Dp2的連接點N, 與第二工作電壓Vss之間,以縮短ESD電壓的導(dǎo)通路徑,進(jìn)而快速導(dǎo)出靜電放 電電〗荒。的技術(shù)內(nèi)容,而非將本發(fā)明狹義地限制于上述實施例,在不超出本發(fā)明的精 神及上述權(quán)利要求范圍的情況,所做的種種變化實施,皆屬于本發(fā)明的范圍。
權(quán)利要求
1. 一種靜電放電保護(hù)電路,用于保護(hù)輸出電路,該輸出電路與該靜電放電保護(hù)電路均耦接于第一工作電壓與第二工作電壓之間,包含至少三個二極管,該些二極管串聯(lián)在一起,并耦接于該第一工作電壓與該第二工作電壓之間;第一箝制電路,耦接于該第一工作電壓與該第二工作電壓之間;以及第二箝制電路,耦接于該第一工作電壓與該些二極管所形成的第一節(jié)點之間;其中該第一節(jié)點的電壓不等于該第一或第二工作電壓。
2. 根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路,其進(jìn)一步包含負(fù)載元件,耦接于該第一或第二工作電壓與該輸出電路的輸出端之間。
3. 根據(jù)權(quán)利要求2所述的靜電放電保護(hù)電路,其中該輸出端耦接該些二 極管所形成的第二節(jié)點,且該第二節(jié)點的電壓不等于該第一工作電壓、該第 二工作電壓及該第一節(jié)點的電壓。
4. 根據(jù)權(quán)利要求2所述的靜電放電保護(hù)電路,其中該負(fù)載元件包含電阻 以及電感的至少其中之一。
5. 根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路,其中該第一工作電壓是不 同于該第二工作電壓。
6. 根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路,其中該輸出電路為大信號 電路以及功率放大器其中之一。
7. 根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路,其中該些二極管的數(shù)目大 于或等于該輸出電路的輸出端的信號電壓振幅除以二極管的導(dǎo)通電壓。
8. 根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路,其還包含第三箝制電路, 其耦接于該第一工作電壓與該些二極管所形成的第三節(jié)點之間,其中該第三 節(jié)點的電壓不等于該第一工作電壓、該第二工作電壓、該輸出電路的輸出端 的電壓以及該第一節(jié)點的電壓。
9. 根據(jù)權(quán)利要求1所述的靜電放電保護(hù)電路,其中該些二極管包含第一 群二極管以及第二群二極管,該第一群二極管耦接于該第一工作電壓與該輸 出電路的輸出端之間,該第二群二極管耦接于該第二工作電壓與該輸出電路 的該輸出端之間,且該第一群二極管的數(shù)目不等于該第二群二極管的數(shù)目。
全文摘要
本發(fā)明提供一種靜電放電保護(hù)電路與方法,該靜電放電保護(hù)電路包含二個箝制電路、電感、二極管以及二極管串聯(lián)。除了輸出電壓的電壓擺動幅度不受靜電放電保護(hù)電路的影響之外,本發(fā)明通過設(shè)置至少二個箝制電路,可以降低靜電放電電壓導(dǎo)通路徑與快速導(dǎo)出靜電放電電流,進(jìn)而大幅增加對大信號電路的靜電放電保護(hù)能力。
文檔編號H02H9/00GK101442205SQ200710193638
公開日2009年5月27日 申請日期2007年11月23日 優(yōu)先權(quán)日2007年11月23日
發(fā)明者王柏之, 陳家源 申請人:瑞昱半導(dǎo)體股份有限公司