專利名稱：非揮發(fā)性存儲器的結(jié)構(gòu)及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種非揮發(fā)性存儲器(Non-Volatile Memory)的結(jié)構(gòu)及其操作方法，且特別是有關(guān)于一種單一存儲單元二位(1 Cell 2Bits)儲存的可電抹除且可程序只讀存儲器(Electrically ErasableProgrammable Read Only Memory，EEPROM)的結(jié)構(gòu)及其操作方法。
典型的可電抹除且可程序只讀存儲器是以摻雜的多晶硅制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。當(dāng)存儲器進(jìn)行程序化(Program)時，注入浮置柵極的電子會均勻分布于整個多晶硅浮置柵極層之中。然而，當(dāng)多晶硅浮置柵極層下方的穿隧氧化層有缺陷存在時，就容易造成元件的漏電流，影響元件的可靠度。
因此，為了解決可電抹除可程序只讀存儲器元件漏電流的問題，目前公知的一種方法是采用一電荷陷入層取代多晶硅浮置柵極，此電荷陷入層的材質(zhì)例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成一種包含氧化硅/氮化硅/氧化硅(ONO)復(fù)合層在內(nèi)的堆棧式(Stacked)柵極結(jié)構(gòu)，具有此堆棧式柵極結(jié)構(gòu)的EEPROM通稱為氮化硅只讀存儲器(NROM)。當(dāng)施加電壓于此元件的控制柵極與源/漏極區(qū)上以進(jìn)行程序化時，通道區(qū)中接近漏極區(qū)之處會產(chǎn)生熱電子而注入電荷陷入層中。由于氮化硅具有捕捉電子的特性，因此，注入電荷陷入層之中的電子并不會均勻分布于整個電荷陷入層之中，而是集中于電荷陷入層的局部區(qū)域上。由于注入電荷陷入層的電子僅集中于局部的區(qū)域，因此，對于穿隧氧化層中缺陷的敏感度較小，元件漏電流的現(xiàn)象較不易發(fā)生。
此外，氮化硅只讀存儲器的另一項優(yōu)點(diǎn)是，在進(jìn)行程序化時，可以使堆棧式柵極第一側(cè)的源/漏極區(qū)具有較高的電壓，而在接近于第一側(cè)的源/漏極區(qū)的氮化硅層中存入電子；并且也可以使堆棧式柵極第二側(cè)的源/漏極區(qū)具有較高的電壓，而在接近于第二側(cè)的源/漏極區(qū)的氮化硅層中存入電子。故而，通過改變控制柵極與其兩側(cè)的源極/漏極區(qū)上所施加的電壓，單一的氮化硅層之中可以存在兩群電子、單一群電子或是不存在電子。因此，氮化硅只讀存儲器可以在單一的存儲單元之中寫入四種狀態(tài)，為一種單一存儲單元二位(2bits/cell)的非揮發(fā)性存儲器。


圖1所為公知一種氮化硅只讀存儲器陣列的部分電路圖(如美國專利US5,966,603號案)。在圖1中是以3×3陣列結(jié)構(gòu)，也就是3列存儲單元與3行存儲單元的陣列結(jié)構(gòu)為例做說明，且每一個存儲單元可以儲存二位數(shù)據(jù)。在圖1中共包括存儲單元Qn1～Qn9、字符線WL01～WL03、位線BL1、BL2與源極線SL1、SL2。其中，存儲單元Qn1、Qn4、Qn7的漏極耦接至位線BL1。存儲單元Qn1與Qn2、存儲單元Qn4與Qn5、存儲單元Qn7與Qn8所屬的源極耦接至源極線SL1。存儲單元Qn2與Qn3、存儲單元Qn5與Qn6、存儲單元Qn8與Qn9所屬的漏極耦接至位線BL2。存儲單元Qn3、Qn6、Qn9的源極耦接至源極線SL2。同一行的存儲單元Qn1、Qn2、Qn3的柵極耦接至字符線WL01，存儲單元Qn4、Qn5、Qn6的柵極耦接至字符線WL02，存儲單元Qn7、Qn8、Qn9的柵極耦接至字符線WL03。
在上述的氮化硅只讀存儲器中，由于同一列存儲單元中的各個存儲單元的源極與漏極分別耦接至所對應(yīng)的一源極線與一位線。同一行存儲單元中的各個存儲單元的柵極耦接至同一條字符線，同一行存儲單元中相鄰兩存儲單元共享一源極區(qū)，共享一源極區(qū)的各存儲單元則分別與相鄰的另一存儲單元共享一漏極區(qū)。因此，當(dāng)要進(jìn)行存儲單元的編程時，必須針對每個存儲單元所對應(yīng)的位線、源極線，施加不同的電壓。因此編程的步驟較麻煩。
舉例來說，對存儲單元Qn5源極側(cè)位進(jìn)行編程時，施加-5伏特電壓于字符線WL02上，并且施加5伏特電壓于源極線SL1上，使位線BL2為0伏特，利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)，使電洞注入存儲單元Qn5源極側(cè)的電荷陷入層中以進(jìn)行程序化。然而，在進(jìn)行存儲單元Qn5源極側(cè)位編程時，由于存儲單元Qn4與存儲單元Qn5共享同一條字符線WL02與同一條源極線SL1，所以如果存儲單元Qn4所耦接的位線BL1也為0伏特，則存儲單元Qn4源極側(cè)位也會被程序化。因此，為了避免存儲單元Qn4源極側(cè)位被程序化，則需要另外施加3伏特電壓于存儲單元Qn4所對應(yīng)的位線BL1上。同樣的，對存儲單元Qn5漏極側(cè)位進(jìn)行編程時，施加-5伏特電壓于字符線WL02上，并且施加5伏特電壓于漏極線BL2上，使源極線SL1為0伏特，利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)，使電洞注入存儲單元Qn5漏極側(cè)的電荷陷入層中以進(jìn)行程序化。然而，在進(jìn)行存儲單元Qn5漏極側(cè)位編程時，由于存儲單元Qn6與存儲單元Qn5共享同一條字符線WL02與同一條漏極線BL2，所以如果存儲單元Qn6所耦接的源極線SL2也為0伏特，則存儲單元Qn6漏極側(cè)位也會被程序化。因此，為了避免存儲單元Qn6漏極側(cè)位被程序化，則需要另外施加3伏特電壓于存儲單元Qn6所對應(yīng)的源極線SL2上。因而使得編程的步驟較麻煩。
另一方面，上述公知的氮化硅只讀存儲器陣列采用埋入式源極線與埋入式位線，因此其電阻較高，而無法提高存儲單元的操作速度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一目的就是在提供一種非揮發(fā)性存儲器的結(jié)構(gòu)及其操作方法，在進(jìn)行編程時不會影響到其它存儲單元，并能夠以單一位(Bit)、字節(jié)(Byte)、節(jié)區(qū)(Sector)為單位進(jìn)行程序化。
為達(dá)成上述目的，本發(fā)明提供一種非揮發(fā)性存儲器的結(jié)構(gòu)，此非揮發(fā)性存儲器的結(jié)構(gòu)是由多個存儲單元、多條字符線，多條漏極線與多條源極線所構(gòu)成，其中多個存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，這些存儲單元組并排成一行/列陣列。每一行中的各存儲單元組中各存儲單元共享一源極區(qū)，且每一行中的相鄰兩存儲單元組共享一漏極區(qū)。每一行中的各存儲單元組中各存儲單元的源極區(qū)各自耦接至所對應(yīng)的一條源極線。每一行中的各存儲單元組中各存儲單元的漏極區(qū)各自耦接至所對應(yīng)的一條漏極線。每一列的各存儲單元的柵極皆耦接對應(yīng)的一條字符線。
而且，本發(fā)明的非揮發(fā)性存儲器的結(jié)構(gòu)更具備有多個源極線選擇晶體管、多個漏極線選擇晶體管、多條源極線選擇線、多條漏極線選擇線、一總源極線與一總漏極線。其中，各個源極線分別電性連接至所對應(yīng)的源極線選擇晶體管，各個源極線選擇晶體管再電性連接至總源極線，且各源極線選擇晶體管的柵極分別耦接至一源極線選擇線。各個漏極線分別電性連接至所對應(yīng)的漏極線選擇晶體管，各個漏極線選擇晶體管再電性連接至總漏極線。且各漏極線選擇晶體管的柵極各自耦接一漏極線選擇線。
在本發(fā)明的非揮發(fā)性存儲器的結(jié)構(gòu)中，源極線及漏極線的材質(zhì)較佳為低電阻的金屬。由于存儲單元的源極區(qū)或漏極區(qū)分別通過接觸窗而連接至對應(yīng)的金屬源極線或金屬漏極線，因此與公知采用埋入式位線的存儲器陣列相比，其可以降低阻值而提高操作速度。
而且，本發(fā)明的非揮發(fā)性存儲器的陣列結(jié)構(gòu)并非采用埋入式位線架構(gòu)，因此可在字符線形成后，再形成源極區(qū)/漏極區(qū)，其工藝與互補(bǔ)式金氧半導(dǎo)體(CMOS)的工藝較為符合。
此外，存儲單元的源極區(qū)/漏極區(qū)分別通過接觸窗連接至對應(yīng)的源極線或漏極線，如果存儲單元的側(cè)壁形成有間隙壁，且不同行的存儲單元間具有隔離結(jié)構(gòu)，則在形成接觸窗時可以采用無邊界接觸窗(Borderless Contact)工藝。
另外，在周邊電路區(qū)中的選擇晶體管共享一條總源/漏極線，使選擇晶體管的陣列結(jié)構(gòu)較緊密，因此選擇晶體管的選擇線可以制作的較寬，而可以縮小選擇晶體管的電阻負(fù)載效應(yīng)。
本發(fā)明另外提供一種非揮發(fā)性存儲器的操作方法，適用于操作一存儲單元陣列結(jié)構(gòu)，此存儲單元陣列結(jié)構(gòu)是由多個存儲單元、多條字符線，多條漏極線與多條源極線所構(gòu)成，其中多個存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，這些存儲單元組并排成一行/列陣列。每一行中的各存儲單元組中各存儲單元共享一源極區(qū)，且每一行中的相鄰兩存儲單元組共享一漏極區(qū)。每一行中的各存儲單元組中各存儲單元的源極區(qū)各自耦接至所對應(yīng)的一條源極線。每一行中的各存儲單元組中各存儲單元的漏極區(qū)各自耦接至所對應(yīng)的一條漏極線。每一列的各存儲單元的柵極皆耦接對應(yīng)的一條字符線。此操作方法包括在進(jìn)行程序化操作時，于選定的一存儲單元所耦接的字符線上施加一第一正電壓，于選定的存儲單元所耦接的漏極線上施加一第二正電壓，并使選定的存儲單元所耦接的源極線為0伏特，以利用通道熱電子注入效應(yīng)程序化選定的存儲單元的漏極側(cè)位。進(jìn)行抹除操作時，于選定的存儲單元所耦接的字符線上施加一第一負(fù)電壓，于選定的存儲單元所耦接的漏極線上施加一第三正電壓，并使選定的存儲單元所耦接的源極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)抹除選定的存儲單元的漏極側(cè)位。
而且，上述的非揮發(fā)性存儲器的操作方法，更包括進(jìn)行程序化操作時，于選定的存儲單元所耦接的字符線上施加第一正電壓，于選定的存儲單元所耦接的源極線上施加第二正電壓，并使選定的存儲單元所耦接的漏極線為0伏特，以利用通道熱電子注入效應(yīng)程序化選定的存儲單元的源極側(cè)位。進(jìn)行抹除操作時，于選定的存儲單元所耦接的字符線上施加第一負(fù)電壓，于選定的存儲單元所耦接的源極線上施加第三正電壓，并使選定的存儲單元所耦接的漏極線為0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)抹除選定的存儲單元的源極側(cè)位。
本發(fā)明的非揮發(fā)性存儲器陣列結(jié)構(gòu)的操作方法是利用通道熱電子注入效應(yīng)進(jìn)行程序化、價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行抹除，并且可以對單一存儲單元的單一位為單位進(jìn)行程序化及抹除，而不會對其他存儲單元的程序化及抹除造成影響。當(dāng)然，本發(fā)明的非揮發(fā)性存儲器陣列的程序化及抹除操作也可通過各字符線、總源極線、總漏極線、源極線選擇線與漏極線選擇線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進(jìn)行編碼及抹除。
本發(fā)明再提供一種非揮發(fā)性存儲器的操作方法，適用于操作一存儲單元陣列結(jié)構(gòu)，此存儲單元陣列結(jié)構(gòu)是由多個存儲單元、多條字符線，多條漏極線與多條源極線所構(gòu)成，其中多個存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，這些存儲單元組并排成一行/列陣列。每一行中的各存儲單元組中各存儲單元共享一源極區(qū)，且每一行中的相鄰兩存儲單元組共享一漏極區(qū)。每一行中的各存儲單元組中各存儲單元的源極區(qū)各自耦接至所對應(yīng)的一條源極線。每一行中的各存儲單元組中各存儲單元的漏極區(qū)各自耦接至所對應(yīng)的一條漏極線。每一列的各存儲單元的柵極皆耦接對應(yīng)的一條字符線。此操作方法包括進(jìn)行抹除操作時，于選定的存儲單元所耦接的字符線上施加第一正電壓，并使選定的存儲單元所耦接的漏極線、源極線為0伏特，以利用通道F-N穿隧效應(yīng)抹除選定的存儲單元的漏極側(cè)位與源極側(cè)位。進(jìn)行程序化操作時，于選定的存儲單元所耦接的字符線上施加第一負(fù)電壓，于選定的存儲單元所耦接的漏極線上施加第二正電壓，并使選定的存儲單元所耦接的源極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)程序化選定的存儲單元的漏極側(cè)位。
而且，上述非揮發(fā)性存儲器的操作方法，更包括在進(jìn)行程序化操作時，于選定的存儲單元所耦接的字符線上施加第一負(fù)電壓，于選定的存儲單元所耦接的源極線上施加第二正電壓，并使選定的存儲單元所耦接的漏極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)程序化選定的存儲單元的源極側(cè)位。
此外，本發(fā)明的非揮發(fā)性存儲器陣列結(jié)構(gòu)的操作方法是利用通道F-N穿隧效應(yīng)進(jìn)行抹除、價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行程序化。在進(jìn)行通道F-N穿隧效應(yīng)抹除時，為抹除一整列的存儲單元，當(dāng)然也可以通過各字符線的控制，而以節(jié)區(qū)或是區(qū)塊為單位進(jìn)行抹除。而且，利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行編碼時，能夠以單一存儲單元的單一位為單位進(jìn)行程序化，而不會對其他存儲單元的程序化造成影響。當(dāng)然也可通過各字符線、總源極線、總漏極線、源極線選擇線與漏極線選擇線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進(jìn)行編碼。
100存儲單元陣列區(qū)102周邊電路區(qū)104、Qm1、Qm2、Qm3、Qm4、Qm5、Qm6、Qm7、Qm8、Qm9、Qm10、Qm11、Qm12、Qm13、Qm14、Qm15、Qm16、Qn1、Qn2、Qn3、Qn4、Qn5、Qn6、Qn7、Qn8、Qn9存儲單元106、WL01、WL02、WL03、WL1、WL2、WL3、WL4字符線108、S1、S2、S3、S4局部源極線110、D1、D2、D3、D4局部漏極線112、ST1、ST2、ST3、ST4源極線選擇晶體管114、DT1、DT2、DT3、DT4漏極線選擇晶體管116、GSL總源極線118、GDL總漏極線120、SS1、SS2、SS3、SS4源極線選擇線122、SD1、SD2、SD3、SD4漏極線選擇線124存儲單元組126源極區(qū)128漏極區(qū)130、132、134、136、138、140接觸窗200基底202漏極204源極206電荷陷入層208柵極BL1、BL2位線SL1、SL2源極線
具體實施例方式
圖2A與圖2B為分別為本發(fā)明的非揮發(fā)性存儲器的結(jié)構(gòu)俯視圖與剖面圖。在圖2A與圖2B中，相同的構(gòu)件給予與相同的編號。
首先，請參照圖2A與圖2B，本發(fā)明的非揮發(fā)性存儲器的結(jié)構(gòu)可分為存儲單元陣列區(qū)100與周邊電路區(qū)102。在存儲單元陣列區(qū)100中包括多個存儲單元104、多條字符線(Word Line)106、多條局部源極線(Local Source Line)108、多條局部漏極線(Local Drain Line)110，其中局部源極線108與局部漏極線110的材質(zhì)較佳為金屬。在周邊電路區(qū)102包括多個源極線選擇晶體管112、多個漏極線選擇晶體管114、總源極線(Global Source Line)116、總漏極線(Global DrainLine)118、多個源極線選擇線120與多個漏極線選擇線122。
多個存儲單元104以每兩個存儲單元為一組而形成多個存儲單元組124，上述多個存儲單元組124并排成一行/列陣列，每一行中的各個存儲單元組124中的各個存儲單元104共享一源極區(qū)126，且每一行中的相鄰兩個存儲單元組124共享一漏極區(qū)128。每一行中的各個存儲單元組124中的各存儲單元104的源極區(qū)126通過接觸窗130而電性連接所對應(yīng)的一條局部源極線108，每一行中的各個存儲單元組124中之各存儲單元104的漏極區(qū)128通過接觸窗132而電性連接所對應(yīng)的一條局部漏極線110。每一列的各個存儲單元104的控制柵極皆耦接對應(yīng)的一條字符線106。各局部源極線108通過接觸窗134而電性連接至所對應(yīng)的一源極線選擇晶體管112，此源極線選擇晶體管112再通過接觸窗136而電性連接至總源極線116。各局部漏極線110通過接觸窗138而電性連接至所對應(yīng)的一漏極線選擇晶體管114，此漏極線選擇晶體管114再通過接觸窗140而電性連接至總漏極線118。各源極線選擇晶體管112的柵極耦接源極線選擇線120。各漏極線選擇晶體管114的柵極耦接漏極線選擇線122。
在本發(fā)明的非揮發(fā)性存儲器的陣列結(jié)構(gòu)中，由于存儲單元的源極區(qū)或漏極區(qū)分別通過接觸窗而連接至對應(yīng)的金屬局部源極線或金屬局部漏極線，因此與公知采用埋入式位線的存儲器陣列相比，其可以降低阻值而提高操作速度。
而且，本發(fā)明的非揮發(fā)性存儲器的陣列結(jié)構(gòu)并非采用埋入式位線架構(gòu)，因此可在字符線形成后，再形成源極區(qū)/漏極區(qū)，其工藝與互補(bǔ)式金氧半導(dǎo)體(CMOS)的工藝較為符合。
此外，存儲單元的源極區(qū)/漏極區(qū)分別通過接觸窗連接至對應(yīng)的局部源極線或局部漏極線，由于存儲單元的側(cè)壁形成有間隙壁，且不同行的存儲單元間具有隔離結(jié)構(gòu)，如圖2B所示，因此在形成接觸窗時可以采用無邊界接觸窗(Borderless Contact)工藝。
另外，在周邊電路區(qū)中的選擇晶體管共享一條總源/漏極線，使選擇晶體管的陣列結(jié)構(gòu)較緊密，因此選擇晶體管的選擇線可以制作的較寬，而可以縮小選擇晶體管的電阻負(fù)載效應(yīng)。
圖3為本發(fā)明的非揮發(fā)性存儲器的電路簡圖。為簡化起見，在本實施例中是以4×4陣列結(jié)構(gòu)，也就是4列存儲單元與4行存儲單元的陣列結(jié)構(gòu)為例說明。在圖3中包括存儲單元Qm1～Qm16、字符線WL1～WL4、局部源極線S1～S4、局部漏極線D1～D4、源極線選擇晶體管ST1～ST4、源極線選擇晶體管DT1～DT4、總源極線GSL、總漏極線GDL、源極線選擇線SS1～SS4、漏極線選擇線SD1～SD4。
舉例來說，在第一行的存儲單元Qm1至存儲單元Qm4中，存儲單元Qm1與存儲單元Qm2共享一源極區(qū)、存儲單元Qm3與存儲單元Qm4共享一源極區(qū)、且存儲單元Qm2與存儲單元Qm3共享一漏極區(qū)，因此可將存儲單元Qm1與存儲單元Qm2視為一存儲單元組，存儲單元Qm3與存儲單元Qm4視為一存儲單元組。在同一存儲單元組中的各存儲單元共享一源極區(qū)，而相鄰的不同存儲單元組的各存儲單元則共享一漏極區(qū)。而且，第一行的存儲單元Qm1至存儲單元Qm4的源極區(qū)以局部源極線S1電性耦接在一起后，通過源極線選擇晶體管ST1而連接至總源極線GSL。源極線選擇晶體管ST1的柵極則耦接源極線選擇線SS1。第一行的存儲單元Qm1至存儲單元Qm4的漏極區(qū)以局部漏極線D1電性耦接在一起后，通過漏極線選擇晶體管DT1而連接至總漏極線GDL。漏極線選擇晶體管DT1的柵極則耦接漏極線選擇線SD1。同樣的，在第二行中的存儲單元Qm5至存儲單元Qm8、第三行中的存儲單元Qm9至存儲單元Qm12、第四行中的存儲單元Qm13至存儲單元Qm16其連接方式結(jié)構(gòu)也與第一行相同。
也就是，第二行的存儲單元Qm5至存儲單元Qm8的源極區(qū)、漏極區(qū)分別以局部源極線S2、局部漏極線D2電性耦接在一起后，各自通過源極線選擇晶體管ST2、漏極線選擇晶體管DT2而分別連接至總源極線GSL、總漏極線GDL。源極線選擇晶體管ST2、漏極線選擇晶體管DT2的柵極則分別耦接源極線選擇線SS2、漏極線選擇線SD2。
第三行的存儲單元Qm9至存儲單元Qm12的源極區(qū)、漏極區(qū)分別以局部源極線S3、局部漏極線D3電性耦接在一起后，各自通過源極線選擇晶體管ST3、漏極線選擇晶體管DT3而分別連接至總源極線GSL、總漏極線GDL。源極線選擇晶體管ST3、漏極線選擇晶體管DT3的柵極則分別耦接源極線選擇線SS3、漏極線選擇線SD3。
第四行的存儲單元Qm13至存儲單元Qm16的源極區(qū)、漏極區(qū)分別以局部源極線S4、局部漏極線D4電性耦接在一起后，各自通過源極線選擇晶體管ST4、漏極線選擇晶體管DT4而分別連接至總源極線GSL、總漏極線GDL。源極線選擇晶體管ST4、漏極線選擇晶體管DT4的柵極則分別耦接源極線選擇線SS4、漏極線選擇線SD4。
第一列的存儲單元Qm1、存儲單元Qm5、存儲單元Qm9、存儲單元Qm13的柵極則耦接至所對應(yīng)的字符線WL1。第二列的存儲單元Qm2、存儲單元Qm6、存儲單元Qm10、存儲單元Qm14的柵極則耦接至所對應(yīng)的字符線WL2。第三列的存儲單元Qm3、存儲單元Qm7、存儲單元Qm11、存儲單元Qm15的柵極則耦接至所對應(yīng)的字符線WL3。第四列的存儲單元Qm4、存儲單元Qm8、存儲單元Qm12、存儲單元Qm16的柵極則耦接至所對應(yīng)的字符線WL4。
接著請參照表1及圖4A與圖4B，以明了本發(fā)明較佳實施例的非揮發(fā)性存儲器的操作模式，其包括程序化(Program，圖4A)、數(shù)據(jù)讀取(Read)，以及抹除(Erase，圖4B)等操作模式，并以圖3所示的存儲單元Qm6為實例。在此方法中，利用通道熱電子注入效應(yīng)進(jìn)行程序化，并利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行抹除。

表1
由于單一存儲單元二位(1 Cell 2 Bits)儲存的非揮發(fā)性存儲器中，于漏極側(cè)位進(jìn)行程序化、讀取、抹除等操作與于源極側(cè)位進(jìn)行程序化、讀取、抹除等操作相似，只是源極與漏極的偏壓互換，因此在下述說明中只針對于漏極側(cè)位進(jìn)行程序化、讀取、抹除等操作為實例作說明。
如表1及圖4A與圖4B所示，當(dāng)對存儲單元Qm6漏極側(cè)位進(jìn)行程序化時，于字符線WL2(柵極208)上施加10伏特左右的偏壓Vgp，總漏極線GDL(漏極202)上施加4.5伏特左右的偏壓Vdp，使總源極線GSL(源極204)電壓為0伏特。在此種偏壓情況下，即會產(chǎn)生大的通道電流(0.25毫安/存儲單元至1毫安/存儲單元)，其中電子由源極204端向漏極202端移動，且在漏極202端被高通道電場所加速而產(chǎn)生熱電子，其動能足以克服穿隧氧化層的能量阻障，再加上控制柵極208上施加有高正偏壓，使得熱電子從漏極202端注入電荷陷入層206中，而在接近漏極上方的電荷陷入層206局部性地儲存(通道熱電子注入(Channel Hot Electron Injection，CHEI))，如圖4A所示。在程序化之后，由于在漏極側(cè)的電荷陷入層206上帶有凈負(fù)電荷，所以會令存儲單元的啟始電壓(VT)上升。而這些電子會在電荷陷入層206中停留一段很長的時間(例如在85℃中，停留時間超過十年左右)，除非故意的將其抹除。
當(dāng)讀取存儲單元Qm6漏極側(cè)位的數(shù)據(jù)時，于總源極線GSL(源極204)施加1.5伏特左右之偏壓Vsr、字符線WL2(控制柵208)施加3伏特左右的偏壓Vcc、總漏極線GDL(漏極202)施加0伏特的偏壓。由于此時電荷陷入層206上存有電子的存儲單元的通道關(guān)閉且電流很小，而電荷陷入層206上未存有電子的存儲單元的通道打開且電流大，故可通過存儲單元的通道開關(guān)/通道電流大小來判斷儲存于此存儲單元中的數(shù)字信息是“1”還是“0”。
當(dāng)對存儲單元Qm6漏極側(cè)位進(jìn)行抹除操作時，于字符線WL2(控制柵極208)上施加-5伏特左右的偏壓-Vge、總漏極線GDL(漏極202)上施加5伏特左右的偏壓Vde，使總源極線GSL(源極204)電壓為0伏特。在此種偏壓情況下，柵極208與漏極202的重疊區(qū)產(chǎn)生深度空乏(Deep Depletion)的現(xiàn)象，并且由于垂直于穿隧氧化層的高電場，而使得靠近漏極側(cè)的電洞能夠經(jīng)過穿隧氧化層的能障進(jìn)入電荷陷入層206中(價帶-導(dǎo)帶間熱電洞注入效應(yīng)(Band-to-Band Hot HoleInjection))，如圖4B所示。在抹除之后，由于原本存在于漏極側(cè)的電荷陷入層206上的負(fù)電荷被注入的電洞中和，所以會令存儲單元的啟始電壓(VT)下降。
接著請繼續(xù)參照圖3，以明了本發(fā)明以單一存儲單元為單位進(jìn)行程序化及抹除的過程，其中是以存儲單元Qm6作為選定欲程序化的存儲單元做說明。在進(jìn)行存儲單元Qm6漏極側(cè)位的程序化時，WL2上施加一正偏壓Vgp，其例如是10伏特左右；WL1、WL3、WL4為0伏特；總漏極線GDL上施加一正偏壓+Vdp，其例如是4.5伏特左右；總源極線GSL為0伏特；漏極線選擇線SD2施加一正偏壓Vdt，其例如是10伏特左右，使漏極線選擇晶體管DT2的通道打開而使總漏極線GDL與局部漏極線D2導(dǎo)通；源極線選擇線SS2施加一正偏壓Vst，其例如是10伏特左右，使源極線選擇晶體管ST2的通道打開而使總源極線GSL與局部源極線S2導(dǎo)通。其它漏極線選擇線SD1、SD3、SD4與源極線選擇線SS1、SS3、SS4皆為0伏特。如此，即可利用通道熱電子穿隧效應(yīng)使電子經(jīng)由漏極側(cè)注入電荷陷入層中，并使存儲單元的啟始電壓(VT)上升而成為寫入狀態(tài)。
在進(jìn)行上述程序化操作時，存儲單元Qm5、Qm7、Qm8并不會程序化。這是因為WL1、WL3、WL4的偏壓為0伏特，故存儲單元Qm5、Qm7、Qm8的通道電場不足以引發(fā)通道熱電子穿隧效應(yīng)，當(dāng)然就不會程序化存儲單元Qm5、Qm7、Qm8。此外，由于漏極線選擇線SD1、SD3、SD4為0伏特，不會打開漏極線選擇晶體管DT1、DT3、DT4的通道而導(dǎo)通局部漏極線D1、D3、D4與總漏極線GDL，使存儲單元Qm1～Qm4、存儲單元Qm9～Qm16的漏極浮置。因此，存儲單元Qm1～Qm4、存儲單元Qm9～Qm16不會產(chǎn)生通道熱電子穿隧效應(yīng)，而不會被程序化。
接著，以存儲單元Qm6作為選定欲抹除的存儲元件作說明。在進(jìn)行存儲單元Qm6漏極測位的抹除操作時，WL2上施加一負(fù)偏壓-Vge，其例如是-5伏特左右；WL1、WL3、WL4為0伏特；總漏極線GDL上施加一正偏壓+Vdp，其例如是5伏特左右；總源極線GSL為0伏特；漏極線選擇線SD2施加一正偏壓Vdt，其例如是10伏特左右，使漏極線選擇晶體管DT2的通道打開而使總漏極線GDL與局部漏極線D2導(dǎo)通；源極線選擇線SS2施加一正偏壓Vst，其例如是10伏特左右，使源極線選擇晶體管ST2的通道打開而使總源極線GSL與局部源極線S2導(dǎo)通。其它漏極線選擇線SD1、SD3、SD4與源極線選擇線SS1、SS3、SS4皆為0伏特。如此，即可利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)使電洞經(jīng)由漏極側(cè)注入電荷陷入層中，并使存儲單元的啟始電壓(VT)下降而成為抹除狀態(tài)。
在進(jìn)行上述抹除操作時，存儲單元Qm5、Qm7、Qm8并不會被抹除。這是因為WL1、WL3、WL4的偏壓為0伏特，故存儲單元Qm5、Qm7、Qm8的不足以引發(fā)價帶-導(dǎo)帶間熱電洞注入效應(yīng)，當(dāng)然就不會抹除存儲單元Qm5、Qm7、Qm8。此外，由于漏極線選擇線SD1、SD3、SD4為0伏特，不會打開漏極線選擇晶體管DT1、DT3、DT4的通道而導(dǎo)通局部漏極線D1、D3、D4與總漏極線GDL，使存儲單元Qm1～Qm4、存儲單元Qm9～Qm16的漏極浮置。因此，存儲單元Qm1～Qm4、存儲單元Qm9～Qm16不會產(chǎn)生價帶-導(dǎo)帶間熱電洞注入效應(yīng)，使其中的數(shù)據(jù)不致被抹除。
在上述實施例的非揮發(fā)性存儲器的程序化及抹除操作過程中，可以對單一存儲單元的單一位為單位進(jìn)行程序化及抹除，而不會對其他存儲單元的程序化及抹除造成影響。而且在上述說明中，雖是以存儲元件陣列中單一存儲單元的單一位為單位進(jìn)行程序化及抹除，然而本發(fā)明的非揮發(fā)性存儲器陣列的程序化及抹除操作也可通過各字符線、總源極線、總漏極線、源極線選擇線與漏極線選擇線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進(jìn)行編碼及抹除。
接著請參照表2及圖5A與圖5B，以明了本發(fā)明的非揮發(fā)性存儲器的另一種操作模式，其包括程序化(Program，圖5B)、數(shù)據(jù)讀取(Read)，以及抹除(Erase，圖5A)等操作模式，并以圖3所示的存儲單元Qm6為實例。在此方法中，利用通道F-N穿隧效應(yīng)進(jìn)行抹除，并利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行程序化。

表2
如表2及圖5A與圖5B所示，當(dāng)對存儲單元Qm6進(jìn)行抹除時，于字符線WL2(柵極208)上施加18伏特左右的偏壓Vge，總漏極線GDL(漏極202)、總源極線GSL(源極204)電壓為0伏特。如此，即可在柵極208與基底200之間建立一個大的電場，而得以利用通道F-N穿隧效應(yīng)(Channel FN Tunneling)使電子由通道注入電荷陷入層206中，如圖5A所示。在抹除之后，由于在電荷陷入層206上帶有凈負(fù)電荷，所以會令存儲單元的啟始電壓(VT)上升。
當(dāng)對存儲單元Qm6漏極側(cè)位進(jìn)行程序化操作時，于字符線WL2(控制柵極208)上施加-5伏特左右的偏壓-Vgp、總漏極線GDL(漏極202)上施加5伏特左右的偏壓Vdp，使總源極線GSL(源極204)電壓為0伏特。在此種偏壓情況下，柵極208與漏極202的重疊區(qū)產(chǎn)生深度空乏(Deep Depletion)的現(xiàn)象，并且由于垂直于穿隧氧化層的高電場，而使得靠近漏極側(cè)的電洞能夠經(jīng)過穿隧氧化層的能障進(jìn)入電荷陷入層206中(價帶-導(dǎo)帶間熱電洞注入效應(yīng)(Band-to-Band HotHole Injection))，如圖5B所示。在程序化之后，由于原本存在于漏極側(cè)的電荷陷入層206上的負(fù)電荷被注入的電洞中和，所以會令存儲單元的啟始電壓(VT)下降。
當(dāng)讀取存儲單元Qm6漏極側(cè)位的數(shù)據(jù)時，于總源極線GSL(源極204)施加1.5伏特左右的偏壓Vsr、字符線WL2(控制柵208)施加3伏特左右的偏壓Vcc、總漏極線GDL(漏極202)施加0伏特的偏壓。由于此時電荷陷入層206上存有電子的存儲單元的通道關(guān)閉且電流很小，而電荷陷入層206上未存有電子的存儲單元的通道打開且電流大，故可通過存儲單元的通道開關(guān)/通道電流大小來判斷儲存于此存儲單元中的數(shù)字信息是“1”還是“0”。
接著請繼續(xù)參照圖3，以明了本發(fā)明的另一種存儲單元的操作方法，其中是以存儲單元Qm6作為選定欲抹除的存儲單元做說明。在進(jìn)行存儲單元Qm6的抹除時，WL2上施加一正偏壓Vge，其例如是18伏特左右；WL1、WL3、WL4為0伏特；總漏極線GDL、總源極線GSL為0伏特；漏極線選擇線SD1、SD2、SD3、SD4與源極線選擇線SS1～SS4皆為10伏特。如此，即可利用通道F-N穿隧效應(yīng)(Channel FN Tunneling)使電子由通道注入電荷陷入層206中，并使存儲單元的啟始電壓(VT)上升而成為抹除狀態(tài)。
在進(jìn)行上述抹除操作時，存儲單元陣列是以一整列為單位進(jìn)行抹除，且同一存儲單元中的漏極測位與源極側(cè)位可同時被抹除，也就是共享字符線WL2的存儲單元Qm2、Qm6、Qm10、Qm14的漏極測位與源極側(cè)位都會被抹除。而字符線WL1、WL3、WL4的偏壓為0伏特，故耦接字符線WL1、WL3、WL4的存儲單元Qm1、Qm3～Qm5、Qm7～Qm9 Qm11～Qm13、Qm15～Qm16不會被抹除。
接著，以存儲單元Qm6作為選定欲程序化的存儲元件作說明。在進(jìn)行存儲單元Qm6漏極測位的程序化操作時，于字符線WL2上施加一負(fù)偏壓-Vgp，其例如是-5伏特左右；字符線WL1、WL3、WL4為0伏特；總漏極線GDL上施加一正偏壓+Vdp，其例如是5伏特左右；總源極線GSL為0伏特；漏極線選擇線SD2施加一正偏壓Vdt，其例如是10伏特左右，使漏極線選擇晶體管DT2的通道打開而使總漏極線GDL與局部漏極線D2導(dǎo)通；源極線選擇線SS2施加一正偏壓Vst，其例如是10伏特左右，使源極線選擇晶體管ST2的通道打開而使總源極線GSL與局部源極線S2導(dǎo)通。其它漏極線選擇線SD1、SD3、SD4與源極線選擇線SS1SS3、SS4皆為0伏特。如此，即可利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)使電洞經(jīng)由漏極側(cè)注入電荷陷入層中，并使存儲單元的啟始電壓(VT)下降而成為程序化狀態(tài)。
在進(jìn)行上述程序化操作時，存儲單元Qm5、Qm7、Qm8并不會被程序化。這是因為WL1、WL3、WL4的偏壓為0伏特，故存儲單元Qm5、Qm7、Qm8不足以引發(fā)價帶-導(dǎo)帶間熱電洞注入效應(yīng)，當(dāng)然就不會程序化存儲單元Qm5、Qm7、Qm8。此外，由于漏極線選擇線SD1、SD3、SD4為0伏特，不會打開漏極線選擇晶體管DT1、DT3、DT4的通道而導(dǎo)通局部漏極線D1、D3、D4與總漏極線GDL，使存儲單元Qm1～Qm4、存儲單元Qm9～Qm16的漏極電壓浮置，因此，存儲單元Qm1～Qm4、存儲單元Qm9～Ｑm16不會產(chǎn)生價帶-導(dǎo)帶間熱電洞注入效應(yīng)，而不會被程序化。
在本發(fā)明的非揮發(fā)性存儲器陣列的另一種操作模式中，其為利用通道F-N穿隧效應(yīng)(Channel FN Tunneling)抹除一整列的存儲單元，當(dāng)然本發(fā)明的非揮發(fā)性存儲器陣列的抹除操作也可通過各字符線的控制，而以節(jié)區(qū)或是區(qū)塊為單位進(jìn)行抹除。而且，本發(fā)明的非揮發(fā)性存儲器陣列的另一種操作模式中，其利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)對單一存儲單元的單一位為單位進(jìn)行程序化，而不會對其他存儲單元的程序化造成影響。當(dāng)然，本發(fā)明的非揮發(fā)性存儲器陣列的程序化操作也可通過各字符線、總源極線、總漏極線、源極線選擇線與漏極線選擇線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進(jìn)行編碼。
依照本發(fā)明實施例所述，本發(fā)明利用對稱的局部源極線與局部漏極線連接存儲單元的源極與漏極，因此可以適用于局部電荷陷入儲存(單一存儲單元二位)的閃存(例如氮化硅只讀存儲器(NROM))。由于存儲單元的源極區(qū)或漏極區(qū)分別通過接觸窗與而連接至對應(yīng)的金屬局部源極線或金屬局部漏極線，因此與公知采用埋入式位線的存儲器陣列相比，其可以降低阻值而提高操作速度。
而且，本發(fā)明的非揮發(fā)性存儲器的陣列結(jié)構(gòu)并非采用埋入式位線架構(gòu)，因此可在字符線形成后，再形成源極區(qū)/漏極區(qū)，其工藝與互補(bǔ)式金氧半導(dǎo)體(CMOS)的工藝較為符合。
此外，存儲單元的源極區(qū)/漏極區(qū)分別通過接觸窗連接至對應(yīng)的局部源極線或局部漏極線，由于存儲單元的側(cè)壁形成有間隙壁，且不同行的存儲單元間具有隔離結(jié)構(gòu)，因此在形成接觸窗時可以采用無邊界接觸窗工藝。
另外，在周邊電路區(qū)中的選擇晶體管共享一條總源/漏極線，使選擇晶體管的陣列結(jié)構(gòu)較緊密，因此選擇晶體管的選擇線可以制作的較寬，而可以縮小選擇晶體管的電阻負(fù)載效應(yīng)。
而且，本發(fā)明的非揮發(fā)性存儲器陣列結(jié)構(gòu)的操作方法是利用通道熱電子注入效應(yīng)進(jìn)行程序化、價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行抹除，并且可以對單一存儲單元的單一位為單位進(jìn)行程序化及抹除，而不會對其他存儲單元的程序化及抹除造成影響。當(dāng)然，本發(fā)明的非揮發(fā)性存儲器陣列的程序化及抹除操作也可通過各字符線、總源極線、總漏極線、源極線選擇線與漏極線選擇線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進(jìn)行編碼及抹除。
此外，本發(fā)明的非揮發(fā)性存儲器陣列結(jié)構(gòu)的另一種操作方法是利用通道F-N穿隧效應(yīng)進(jìn)行抹除、價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行程序化。在進(jìn)行通道F-N穿隧效應(yīng)抹除時，抹除一整列的存儲單元，當(dāng)然也可以通過各字符線的控制，而以節(jié)區(qū)或是區(qū)塊為單位進(jìn)行抹除。而且，利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行編碼時，能夠以單一存儲單元的單一位為單位進(jìn)行程序化，而不會對其他存儲單元的程序化造成影響。當(dāng)然也可通過各字符線、總源極線、總漏極線、源極線選擇線與漏極線選擇線的控制，而以字節(jié)、節(jié)區(qū)，或是區(qū)塊為單位進(jìn)行編碼。
權(quán)利要求
1.一種非揮發(fā)性存儲器的結(jié)構(gòu)，其特征是，該非揮發(fā)性存儲器的結(jié)構(gòu)包括多個存儲單元、多條字符線，多條漏極線與多條源極線，其中該些存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，該些存儲單元組并排成一行/列陣列；每一行中的各該些存儲單元組中各該些存儲單元共享一源極區(qū)，且每一行中的相鄰兩該些存儲單元組共享一漏極區(qū)；每一行中的各該些存儲單元組中各該些存儲單元的該源極區(qū)各自耦接至所對應(yīng)的一條源極線；每一行中的各該些存儲單元組中各該些存儲單元的該漏極區(qū)各自耦接至所對應(yīng)的一條漏極線；以及每一列的各該些存儲單元的柵極皆耦接對應(yīng)的一條字符線。
2.如權(quán)利要求1所述的非揮發(fā)性存儲器的結(jié)構(gòu)，其特征是，該些存儲單元的該源極區(qū)各自通過一第一接觸窗耦接至該源極線，且該些存儲單元的該漏極區(qū)各自通過一第二接觸窗耦接至該漏極線。
3.如權(quán)利要求1所述的非揮發(fā)性存儲器的結(jié)構(gòu)，其特征是，該非揮發(fā)性存儲器的結(jié)構(gòu)更包括多個源極線選擇晶體管、多個漏極線選擇晶體管、一總源極線與一總漏極線，其中；該些源極線各自電性連接至所對應(yīng)的該些源極線選擇晶體管，該些源極線選擇晶體管再電性連接至該總源極線；以及該些漏極線各自電性連接至所對應(yīng)的該些漏極線選擇晶體管，該些漏極線選擇晶體管再電性連接至該總漏極線。
4.如權(quán)利要求3所述的非揮發(fā)性存儲器的結(jié)構(gòu)，其特征是，該些源極線選擇晶體管的柵極各自耦接至一源極線選擇線，且該些漏極線選擇晶體管的柵極各自耦接一漏極線選擇線。
5.如權(quán)利要求3所述的非揮發(fā)性存儲器的結(jié)構(gòu)，其特征是，該些源極線各自通過一第三接觸窗耦接至所對應(yīng)的該些源極線選擇晶體管，該些源極線選擇晶體管再各自通過一第四接觸窗耦接至該總源極線。
6.如權(quán)利要求3所述的非揮發(fā)性存儲器的結(jié)構(gòu)，其特征是，該些漏極線各自通過一第五接觸窗耦接至所對應(yīng)的該些漏極線選擇晶體管，該些漏極線選擇晶體管再各自通過一第六接觸窗耦接至該總漏極線。
7.一種非揮發(fā)性存儲器的操作方法，適用于操作一存儲單元陣列，該存儲單元陣列包括多個存儲單元、多條字符線，多條漏極線與多條源極線，其特征是，該些存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，該些存儲單元組并排成一行/列陣列；每一行中的各該些存儲單元組中各該些存儲單元共享一源極區(qū)，且每一行中的相鄰兩該些存儲單元組共享一漏極區(qū)；每一行中的各該些存儲單元組中各該些存儲單元的該源極區(qū)各自耦接至所對應(yīng)的一條源極線；每一行中的各該些存儲單元組中各該些存儲單元的該漏極區(qū)各自耦接至所對應(yīng)的一條漏極線；且每一列的各該些存儲單元的柵極皆耦接對應(yīng)的一條字符線；該操作方法包括在進(jìn)行程序化操作時，于選定的一存儲單元所耦接的該字符線上施加一第一正電壓，于該存儲單元所耦接的該漏極線上施加一第二正電壓，并使該存儲單元所耦接的該源極線為0伏特，以利用通道熱電子注入效應(yīng)程序化該存儲單元的一漏極側(cè)位；以及進(jìn)行抹除操作時，于選定的該存儲單元所耦接的該字符線上施加一第一負(fù)電壓，于該存儲單元所耦接的該漏極線上施加一第三正電壓，并使該存儲單元所耦接的該源極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)抹除該存儲單元的該漏極側(cè)位。
8.如權(quán)利要求7所述的非揮發(fā)性存儲器的操作方法，其特征是，該方法更包括進(jìn)行程序化操作時，于選定的該存儲單元所耦接的該字符線上施加該第一正電壓，于該存儲單元所耦接的該源極線上施加該第二正電壓，并使該存儲單元所耦接的該漏極線為0伏特，以利用通道熱電子注入效應(yīng)程序化該存儲單元的一源極側(cè)位；以及進(jìn)行抹除操作時，于選定的該存儲單元所耦接的該字符線上施加該第一負(fù)電壓，于該存儲單元所耦接的該源極線上施加該第三正電壓，并使該存儲單元所耦接的該漏極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)抹除該存儲單元的該源極側(cè)位。
9.如權(quán)利要求7所述的非揮發(fā)性存儲器的操作方法，其特征是，該第一正電壓為10伏特左右。
10.如權(quán)利要求7所述的非揮發(fā)性存儲器的操作方法，其特征是，該第二正電壓為4.5伏特左右。
11.如權(quán)利要求7所述的非揮發(fā)性存儲器的操作方法，其特征是，該第一負(fù)電壓為-5伏特左右。
12.如權(quán)利要求7所述的非揮發(fā)性存儲器的操作方法，其特征是，該第三正電壓為5伏特左右。
13.如權(quán)利要求7所述的非揮發(fā)性存儲器的操作方法，其特征是，該些漏極線各自電性連接至所對應(yīng)的多個漏極線選擇晶體管，該些漏極線選擇晶體管再電性連接至一總漏極線，且該些漏極線選擇晶體管的柵極各自耦接一漏極線選擇線；該些源極線各自電性連接至所對應(yīng)的多個源極線選擇晶體管，該些源極線選擇晶體管再電性連接至一總源極線，且該些源極線選擇晶體管的柵極各自耦接至一源極線選擇線；該操作方法更包括；進(jìn)行程序化操作時，于該總漏極線上施加該第二正電壓，于該總源極線上施加0V，于選定的一漏極線選擇線施加一第四正電壓，以打開該漏極線所耦接的該漏極線選擇晶體管的通道，使該漏極線與該總漏極線導(dǎo)通，并于選定的一源極線選擇線施加一第五正電壓，以打開該源極線所耦接的該源極線選擇晶體管的通道，使該源極線與該總源極線導(dǎo)通，以程序化該存儲單元的該漏極側(cè)位；以及進(jìn)行抹除操作時，于該總漏極線上施加該第三正電壓，于該總源極線上施加0V，于選定的該漏極線選擇線施加該第四正電壓，以打開該漏極線所耦接的該漏極線選擇晶體管的通道，使該漏極線與該總漏極線導(dǎo)通，并于選定的一源極線選擇線施加該第五正電壓，以打開該源極線所耦接的該源極線選擇晶體管的通道，使該源極線與該總源極線導(dǎo)通，以抹除該存儲單元的該漏極側(cè)位。
14.如權(quán)利要求13所述的非揮發(fā)性存儲器的操作方法，其特征是，該第四正電壓與該第五正電壓為10伏特左右。
15.如權(quán)利要求8所述的非揮發(fā)性存儲器的操作方法，其特征是，該些漏極線各自電性連接至所對應(yīng)的多個漏極線選擇晶體管，該些漏極線選擇晶體管再電性連接至一總漏極線，且該些漏極線選擇晶體管的柵極各自耦接一漏極線選擇線；該些源極線各自電性連接至所對應(yīng)的多個源極線選擇晶體管，該些源極線選擇晶體管再電性連接至一總源極線，且該些源極線選擇晶體管的柵極各自耦接至一源極線選擇線；該操作方法更包括；進(jìn)行程序化操作時，于該總源極線上施加該第二正電壓，于該總漏極線上施加0V，于選定的一源極線選擇線施加一第四正電壓，以打開該源極線所耦接的該源極線選擇晶體管的通道，使該源極線與該總源極線導(dǎo)通，以程序化該存儲單元的該源極側(cè)位，并于選定的一漏極線選擇線施加一第五正電壓，以打開該漏極線所耦接的該漏極線選擇晶體管的通道，使該漏極線與該總漏極線導(dǎo)通；以及進(jìn)行抹除操作時，于該總源極線上施加該第三正電壓，于該總漏極線上施加0V，于選定的該源極線選擇線施加該第四正電壓，以打開該源極線所耦接的該源極線選擇晶體管的通道，使該源極線與該總源極線導(dǎo)通，并于選定的一漏極線選擇線施加該第五正電壓，以打開該漏極線所耦接的該漏極線選擇晶體管的通道，使該漏極線與該總漏極線導(dǎo)通，以抹除該存儲單元的該源極側(cè)位。
16.一種非揮發(fā)性存儲器的操作方法，適用于操作一存儲單元陣列，該存儲單元陣列包括多個存儲單元、多條字符線，多條漏極線與多條源極線，其特征是，該些存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，該些存儲單元組并排成一行/列陣列；每一行中的各該些存儲單元組中各該些存儲單元共享一源極區(qū)，且每一行中的相鄰兩該些存儲單元組共享一漏極區(qū)；每一行中的各該些存儲單元組中各該些存儲單元的該源極區(qū)各自耦接至所對應(yīng)的一條源極線；每一行中的各該些存儲單元組中各該些存儲單元的該漏極區(qū)各自耦接至所對應(yīng)的一條漏極線；且每一列的各該些存儲單元的柵極皆耦接對應(yīng)的一條字符線；該操作方法包括進(jìn)行抹除操作時，于選定的一存儲單元所耦接的該字符線上施加一第一正電壓，并使該存儲單元所耦接的該漏極線、該源極線為0伏特，以利用通道F-N穿隧效應(yīng)抹除該存儲單元的一漏極側(cè)位與一源極側(cè)位；以及進(jìn)行程序化操作時，于選定的該存儲單元所耦接的該字符線上施加一第一負(fù)電壓，于該存儲單元所耦接的該漏極線上施加一第二正電壓，并使該存儲單元所耦接的該源極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)程序化該存儲單元的該漏極側(cè)位。
17.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，更包括在進(jìn)行程序化操作時，于選定的該存儲單元所耦接的該字符線上施加該第一負(fù)電壓，于該存儲單元所耦接的該源極線上施加該第二正電壓，并使該存儲單元所耦接的該漏極線0伏特，以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)程序化該存儲單元的該源極側(cè)位。
18.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，該第一正電壓為18伏特左右。
19.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，該第一負(fù)電壓為-5伏特左右。
20.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，該第二正電壓為5伏特左右。
21.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，該些漏極線各自電性連接至所對應(yīng)的多個漏極線選擇晶體管，該些漏極線選擇晶體管再電性連接至一總漏極線，且該些漏極線選擇晶體管的柵極各自耦接一漏極線選擇線；該些源極線各自電性連接至所對應(yīng)的多個源極線選擇晶體管，該些源極線選擇晶體管再電性連接至一總源極線，且該些源極線選擇晶體管的柵極各自耦接至一源極線選擇線；該操作方法更包括；進(jìn)行程序化操作時，于該總漏極線上施加該第二正電壓，于該總源極線上施加0V，于選定的該漏極線選擇線施加一第三正電壓，以打開該漏極線所耦接的該漏極線選擇晶體管的通道，使該漏極線與該總漏極線導(dǎo)通，并于選定的該源極線選擇線施加一第四正電壓，以打開該源極線所耦接的該源極線選擇晶體管的通道，使該源極線與該總源極線導(dǎo)通，以程序化該存儲單元的該漏極側(cè)位。
22.如權(quán)利要求21所述的非揮發(fā)性存儲器的操作方法，其特征是，該第三正電壓與該第四正電壓為10伏特左右。
23.如權(quán)利要求17所述的非揮發(fā)性存儲器的操作方法，其特征是，該些漏極線各自電性連接至所對應(yīng)的多個漏極線選擇晶體管，該些漏極線選擇晶體管再電性連接至一總漏極線，且該些漏極線選擇晶體管的柵極各自耦接一漏極線選擇線；該些源極線各自電性連接至所對應(yīng)的多個源極線選擇晶體管，該些源極線選擇晶體管再電性連接至一總源極線，且該些源極線選擇晶體管的柵極各自耦接至一源極線選擇線；該操作方法更包括；進(jìn)行程序化操作時，于該總源極線上施加該第二正電壓，于該總漏極線上施加0V，于選定的該源極線選擇線施加一第三正電壓，以打開該源極線所耦接的該源極線選擇晶體管的通道，使該源極線與該總源極線導(dǎo)通，并于選定的該漏極線選擇線施加一第四正電壓，以打開該漏極線所耦接的該漏極線選擇晶體管的通道，使該漏極線與該總漏極線導(dǎo)通，以程序化該存儲單元的該源極側(cè)位。
全文摘要
一種非揮發(fā)性存儲器的結(jié)構(gòu)，此非揮發(fā)性存儲器的結(jié)構(gòu)是由多個存儲單元、多條字符線，多條漏極線與多條源極線所構(gòu)成。其中，多個存儲單元以每兩個存儲單元為一組而形成多個存儲單元組，這些存儲單元組并排成一行/列陣列。每一行中的各個存儲單元組中各存儲單元共享一源極區(qū)，且每一行中的相鄰兩存儲單元組共享一漏極區(qū)。每一行中的各存儲單元組中各存儲單元的源極區(qū)各自耦接至所對應(yīng)的一條源極線。每一行中的各存儲單元組中各存儲單元的漏極區(qū)各自耦接至所對應(yīng)的一條漏極線。每一列的各存儲單元的柵極皆耦接對應(yīng)的一條字符線。
文檔編號H01L21/8247GK1477710SQ0212988
公開日2004年2月25日 申請日期2002年8月20日 優(yōu)先權(quán)日2002年8月20日
發(fā)明者蔡文哲, 葉致鍇, 盧道政 申請人:旺宏電子股份有限公司