專利名稱：以庫侖阻塞原理設計的單電子存儲器及其制備方法
技術領域：
本發(fā)明屬于單電子存儲器件，特別是涉及一種利用具有多量子點結構的納米線的庫侖阻塞效應設計制備的可在室溫下工作的具有低功耗的單電子存儲器及其制備方法。
目前，人們已經開始對納米量級的存儲器件進行研究，希望能夠找到解決問題的辦法。在過去的幾年里，研究工作主要集中在單電子存儲器件上，出現(xiàn)了一種具有多隧穿結(MTJ)的納米線和傳統(tǒng)的金屬-氧化物-半導體場效應晶體管(MOSFET)結構的單電子存儲器(《應用物理快報》Appl.Phys.Lett.1999，74，1293)，盡管這種器件解決了困擾傳統(tǒng)存儲器的功耗等若干問題，但是這種器件也存在著很多不足，主要有以下兩個方面(1)利用了MTJ/MOSFET結構，限制了集成度的進一步提高，這是因為MOSFET的尺寸不可能太小，否則工作的電子數目太少，將影響器件的穩(wěn)定性，同時還要考慮到MOSFET尺寸減小使得制備工藝面臨很大的困難。此外，納米線還有兩個很大面積的控制柵，通過給控制柵施加偏壓耗盡納米線形成多量子點結構。由此可見，存儲器的存儲密度受到了限制。(2)器件中納米線出現(xiàn)庫侖阻塞效應的溫度很低，導致存儲器件工作溫度很低，通常只有幾十K。(3)存儲器只能用作動態(tài)存儲器，因此工作時需要不斷的刷新，增大了器件的耗電量。(4)器件結構復雜，在集成的存儲器電路中，需要很多的導線和引線，因此器件不利于集成。由此可見，傳統(tǒng)MTJ/MOSFET結構的存儲器限制了器件的性能，若想提升這種類型的單電子存儲器的性能，必須找到具有更高集成度的存儲系統(tǒng)來替代MTJ/MOSFET系統(tǒng)。
本發(fā)明的目的是這樣實現(xiàn)的本發(fā)明提供的以庫侖阻塞原理設計的單電子存儲器，包括以SOI為襯底，利用氧化減薄的方法減薄表面單晶硅層，其厚度為5至500納米，并高摻雜為n型或p型的硅導電層；在減薄后表面硅層中刻蝕出一個碳納米管晶體管結構，它包括一個作為源極的電極、一個作為漏極的電極和一個柵極；其中柵極處在源、漏兩個電極的中間；一根單壁碳納米管設置在兩個電極上歐姆接觸，其特征在于所述的柵極面積在1平方納米到1平方微米之間，處在碳納米管的一側；另一根具有2個或2個以上隧穿結結構的碳納米管設置在柵極和源或漏極的電極上歐姆接觸，構成具有兩端的單電子存儲器單元。
還包括在漏極電極的內側和柵極電極的外側上放置一由Fe，Co，Ni或及其合金做的催化劑區(qū)，再朝著源極電極的方向原位生長碳納米管，該生長出來的碳納米管的另一端與源極電極接觸，或利用聚焦離子束即FIB技術在碳納米管這一端和源極電極處沉積鉑，使其具有良好的電接觸。
所述的源極電極與漏極電極之間的距離為5納米到1微米。
所述的隧穿結距離小于20納米。
還包括將所述的一個具有兩端的存儲單元，根據存儲對位數和存儲容量的要求，將相應數目的存儲單元兩端分別與字線和位線相連，形成存儲矩陣，實現(xiàn)多位二進制數據的存儲。
本發(fā)明的以庫侖阻塞原理設計的單電子存儲器的制備方法，包括如下步驟(1)以SOI為襯底，首先采用水汽氧化工藝，再用HF緩沖腐蝕液漂去生長的氧化層的方法減薄單晶硅層，使表面硅層的厚度在5到500納米之間，并對單晶硅層進行常規(guī)方法的摻雜，形成高摻雜的p型或n型硅導電層；(2)在摻雜后的單晶硅層中通過常規(guī)半導體工藝制備出源、漏兩個電極和柵極電極，柵極電極在源、漏兩個電極的中間；然后用原子力顯微鏡定位一根碳納米管在兩個電極和柵極電極之上，使其與源和漏的電極具有良好的歐姆接觸；(3)用原子力顯微鏡定位另一根碳納米管設置在源極或漏極電極與柵極電極之上，將源極或漏極電極與柵極電極連接在一起；或者還包括在漏極電極的內側和柵極電極的外側上放置催化劑區(qū)(Fe、Co、Ni或及其合金制作的)，朝著源極電極的方向，原位生長碳納米管；生長出來的碳納米管的另一端與源極電極發(fā)生接觸，如果沒有良好的接觸，需要利用聚焦離子束即FIB技術在碳納米管這一端和源極電極處沉積鉑，使其具有良好的電接觸；然后利用掃描探針技術在該根碳納米管上通過局部的形變形成2個以上隧穿結，相臨隧穿結的間距小于20納米；構成了一個具有兩端的單電子存儲器單元；(5)對器件進行封裝就完成了本發(fā)明存儲器的制備。
還包括可以將多個存儲單元的兩端分別與字線和位線相連，可以形成多位的存儲矩陣，實現(xiàn)多位二進制數據的存儲。
本發(fā)明屬于單電子存儲器，以庫侖阻塞原理作為器件設計的理論基礎。本發(fā)明具有碳納米管單電子晶體管/碳納米管場效應晶體管的存儲結構，并通過量子點的庫侖阻塞效應來實現(xiàn)信息的存儲。因此庫侖阻塞區(qū)域的大小必須能使存儲單元存在兩個明顯的存儲狀態(tài)，各個量子點的電容決定了庫侖阻塞區(qū)域的大小。假定電子在外場下只能通過碳納米管中的量子點到達存儲器的存儲單元，為了避免量子漲落的影響，量子點的隧穿電阻應該比量子電阻大，量子電阻Rq=h/e2≈26kΩ]]>(h為普朗克常量)。假設庫侖阻塞區(qū)域寬度為2Vc，給源極電極施加偏壓，超出庫侖阻塞區(qū)域，電子將隧穿碳納米管中量子點，直到系統(tǒng)再次發(fā)生庫侖阻塞為止，根據施加在源極電極上偏壓的高低不同，碳納米管晶體管柵極上就形成高低不同的兩個電壓+Vc，-Vc。兩種穩(wěn)定的存儲狀態(tài)反映了柵極儲存了不同數目的電子，為了提高器件的工作頻率和降低功耗，希望這個電子數目越少越好，但是必須保證兩個穩(wěn)定態(tài)有明顯可辨的差異，即可以實現(xiàn)數據的讀出，這樣的存儲器件只要控制很少的電子就可以實現(xiàn)兩個穩(wěn)定存儲狀態(tài)之間的相互轉變。柵極的電壓用下式來表示V=QCΣ]]>其中Q為柵極電極中存儲的電荷數，C∑為柵極的總電容。對于該系統(tǒng)電容主要包括兩部分存儲單元與襯底的電容Cs；雜散電容Ct。假設電中性時柵極的電壓為0，對于柵極存儲了電荷-ne的狀態(tài)(n表示相對于電中性時的額外電子數目，可以為正，也可以為負，符號的不同表示了電子的進入和流出)，因此可以得到V=-neCs+Ct]]>氧化層的厚度很薄，系統(tǒng)中Cs＞＞Ct，Cs=ϵSd.]]>ε為介電常數，S為存儲單元的面積，d為存儲單元與襯底之間氧化層的厚度。柵極的電壓受庫侖阻塞區(qū)域大小的影響，它的兩個穩(wěn)定狀態(tài)處在庫侖阻塞區(qū)域的邊緣，即|V|＝Vc，所以eϵ·|n|dSVc=1]]>對于一個存儲器，e和ε可以認為是常數，在其余四個變量中d和Vc的可變范圍很小，為了降低工作需要的電荷，必須盡可能的減少柵極電極的面積S。本器件的存儲單元是碳納米管的柵極，面積可以做的很小，所以很少的電荷就可以引起柵極電極上很大的電壓變化。
本發(fā)明存儲器存儲性能進一步的提高需要在制備和使用過程中嚴格控制幾個基本參數的取值。首先，碳納米管中多量子點結構的庫侖阻塞區(qū)域越大越好，這樣可以使兩個存儲狀態(tài)具有明顯的不同，易于數據的讀出。為了實現(xiàn)這樣的目標，應最大限度的減小納米線上隧穿結的間距，因為兩隧穿結間距的減少，量子點的電容減小，而庫侖阻塞區(qū)域的大小與量子點的電容成反比。其次，存儲單元越小越好。即使用小電容存儲電荷，這樣結構的好處在于減小了存儲器工作時所需要的電荷數，即柵極電極在庫侖阻塞的邊緣-Vc和+Vc之間變化所需要控制的電荷數很少。因此減小柵極電極的尺寸提高了器件的工作頻率，降低了器件的功耗，也減少了存儲器的散熱量。最后，盡量增大第一碳納米管和柵極電極之間的電容。對于給定的量子點庫侖阻塞區(qū)域2Vc的大小是恒定不變的。第一碳納米管和柵極之間的電容Ct為Ct=2πϵL/log(2h/r)]]>其中ε是介電常數，L為柵極電極的寬度，r是單壁碳納米管的直徑，h是第一碳納米管和柵極電極之間的距離。電壓改變2Vc引起碳納米管中電荷的相對改變量為ΔQ/Q∝2VcCt/L=4πϵVc/log(2h/r)]]>其中Q為碳納米管中的載流子總電荷數。ΔQ/Q越大，即碳納米管中載流子的濃度變化越大，柵極電壓變化引起的電流變化也越大。為了提高存儲器讀過程的準確性，必須最大可能的提高ΔQ/Q。對于給定的量子點，Vc是不變的，為了提升ΔQ/Q，需要減小h，增大r。由此可見，制備過程中需要減小柵極電極與第一碳納米管的距離，使用直徑更大的單壁碳納米管。為了使器件的存儲性能最優(yōu)化，不得不綜合考慮影響存儲器的各種因素，因為一個存儲性能指標的提升往往是以犧牲其它性能為代價的。
本發(fā)明存儲器正常工作有兩個基本條件(1)碳納米管中量子點可以出現(xiàn)庫侖阻塞區(qū)域，這個區(qū)域要足夠大；(2)存儲單元作為碳納米管晶體管的柵極擁有兩個穩(wěn)定的存儲狀態(tài)，這兩個穩(wěn)定的狀態(tài)對應的漏極電流的差異要足夠大，以保證存儲器可以準確地讀出系統(tǒng)存入的數據和信息。
本發(fā)明的優(yōu)點在于由于該器件放棄了傳統(tǒng)的MOSFET結構，采用了碳納米管晶體管結構，可以充分利用碳納米管的獨特電學、力學和化學性質，因此設計出的存儲器結構比以前基于MTJ/MOSFET設計的單電子存儲器具有更高的存儲密度，既不受隨機背景電荷的影響，又可以在更高的溫度下工作。同時，碳納米管的化學惰性和良好的韌性決定了器件具有很長的使用壽命。此外，這種單電子存儲器比以前設計的單電子存儲器的具有更為簡單的結構，省去了大面積的耗盡柵(用來形成納米線中的多量子點結構)，每個存儲單元只有兩個引腳，所以器件易于控制，易于集成。這些優(yōu)點使得本發(fā)明可以很好解決存儲器發(fā)展過程中所面臨的困境，與其它類型的存儲器相比，具有多方面的優(yōu)勢。
傳統(tǒng)的動態(tài)隨機存儲器(DRAM)存儲一個比特需要一個晶體管和一個電容，其存儲密度受限于存儲電容的尺寸，這是由DRAM的工作原理造成的。而靜態(tài)隨機存儲器SRAM存儲一個比特需要4至6個晶體管。由此可見，本發(fā)明的單電子隨機存儲可以擁有更高的存儲密度，這是因為器件中沒有傳統(tǒng)的晶體管，就避免了尺度進一步減少所帶來的困難，如柵極漏電等。同時這種基于碳納米管的動態(tài)隨機存儲器具有很低的功耗，它不需要像傳統(tǒng)的DRAM那樣控制大量的電子來實現(xiàn)存儲器的開關狀態(tài)之間的變化，本發(fā)明的單電子存儲器只需要控制幾個甚至幾十個電子就可以實現(xiàn)器件在兩個狀態(tài)之間的轉換，所以這種存儲器的散熱量是非常低的，這就保證了器件集成度的提高不會受散熱問題的限制，相比與傳統(tǒng)的存儲器具有明顯的優(yōu)勢。使用這樣低功耗的單電子存儲器件可以解決傳統(tǒng)動態(tài)隨機存儲器發(fā)展所面臨的能源危機。
傳統(tǒng)的金屬-氧化物-半導體場效應晶體管(MOSFET)需要在源漏區(qū)域摻雜形成源極和漏極，所以不可能將MOSFET作的很小，因此單電子存儲器中存在MOSFET在很大程度上限制了器件集成度的提高，不能最大限度的表現(xiàn)單電子存儲器的優(yōu)點。本發(fā)明的單電子存儲器利用碳納米管晶體管則可以將尺寸作的很小。由于本發(fā)明提供的存儲器可以利用碳納米管作為各電極上的引線，因此線路電容可以很小，RC時間也很小，集成后的器件工作頻率很高，可以達到100GHz以上。
總之，本發(fā)明的單電子存儲器較傳統(tǒng)存儲器具有以下優(yōu)點1)結構簡單，2)易于集成，3)工作頻率高，4)存儲密度大，5)功耗低，6)散熱量小，7)幾乎不受隨機背景電荷的影響，8)工作溫度為室溫。
利用原子力顯微鏡AFM精確定位一根直徑3納米、長500納米的單壁碳納米管6，使其兩端與源極電極3和漏極電極4接觸。然后定位直徑為3個納米、長為80納米的另一根單壁碳納米管7，使單壁碳納米管7的一端處在柵極電極5上，另一端處源極電極3上，或單壁碳納米管7的一端處在柵極電極5上，另一端處漏極電極4上。此外，再利用原子力顯微鏡的探針技術使碳納米管7的局部發(fā)生形變，形成距離20納米的3個隧穿結8，這樣在兩個相臨的隧穿結之間就形成了量子點9；最后對器件進行常規(guī)封裝。實施例2源極電極3、漏極電極4和柵極電極5的制備方法與實施例1同，所不同的只是所述的SOI的減薄后的表面硅層厚為5或500納米；所述的源極電極與漏極電極之間的距離為5納米或1微米；所述的柵極面積在1平方納米到1平方微米之間。以及在漏極電極4的內側和柵極電極5的外側上放置催化劑區(qū)13，該催化劑區(qū)13用Fe、Co、Ni或及其合金制作的，如圖9所示，朝著源極電極3的方向原位生長碳納米管，生長出來的碳納米管的另一端與源極電極3發(fā)生接觸。此外，再利用原子力顯微鏡的探針技術使碳納米管7的局部發(fā)生形變，形成距離10納米的隧穿結8，這樣在兩個隧穿結之間就形成了量子點9。最后對器件進行封裝。
當沒有良好的接觸時，需要利用聚焦離子束即FIB技術在碳納米管這一端和源極電極接觸處沉積鉑，使其具有良好的電接觸。
本發(fā)明的以庫侖阻塞原理設計的單電子存儲器的工作原理說明如下依據以上實施例所制備的器件其立體結構如

圖1所示，主要有兩個基本組成部分具有多量子點結構的單壁碳納米管，如圖2所示；碳納米管晶體管。圖3給出了這個單電子存儲器件的存儲電路，通過字線11和位線12就可以實現(xiàn)數據的讀和寫。本發(fā)明通過碳納米管7中的多量子點結構的庫侖阻塞效應來實現(xiàn)信息的存儲。假設制備出的碳納米管中的量子點庫侖阻塞區(qū)域寬度為2Vc，給源極電極3施加偏壓，超出庫侖阻塞區(qū)域，電子將隧穿碳納米管中的量子點，直到系統(tǒng)再次發(fā)生庫侖阻塞為止，根據施加在源極電極上偏壓的高低不同，柵極電極5形成高低不同的兩個電壓+Vc，-Vc，圖4為器件柵極電極5中無額外電子存儲的情況，可以假定此時的柵極電極5和源極電極3的電壓均為0。圖5為源極電極3上的偏壓超出第二碳納米管7中量子點9的庫侖阻塞區(qū)域的狀態(tài)，此時電子由源極電極進入柵極電極5，納米線可以近似成一段電阻，最終的結果是使N個電子到達柵極電極，使系統(tǒng)達到庫侖阻塞的邊緣。如果將源極電極3的電壓去掉，由于庫侖阻塞的存在使得柵極電極5穩(wěn)定在-Vc的狀態(tài)。同理，在源極電極上施加+Vc的電壓(如圖6)所示，電子將由柵極電極5流向源極電極3，最終柵極電極5達到+Vc的穩(wěn)定狀態(tài)。此時可以在碳納米管晶體管的源極電極3和漏極電極4之間得到不同大小的電流值，這樣就實現(xiàn)了信息的存儲。
該存儲器的另一基本部分是碳納米管晶體管。它的柵極可以用來改變第一碳納米管6中的載流子濃度，因此源漏電壓不變的情況下，柵極可以用來控制第一碳納米管6中的電流。圖7給出了一個典型的單壁碳納米管晶體管的源漏電流和柵極電壓之間的關系，由于納米線庫侖阻塞區(qū)域的存在，使得柵極電極5在+Vc和-Vc處得到兩個穩(wěn)定的存儲狀態(tài)，碳納米管中的載流子是空穴，所以- Vc處對應的漏極電流更大。傳統(tǒng)的金屬-氧化物-半導體場效應晶體管(MOSFET)需要在源漏區(qū)域摻雜形成源極和漏極，所以不可能將MOSFET作的很小，因此單電子存儲器中存在MOSFET在很大程度上限制了器件集成度的提高，不能最大限度的表現(xiàn)單電子存儲器的優(yōu)點。本發(fā)明存儲器利用碳納米管晶體管則可以將尺寸作的很小，每個存儲單元尺寸的減小可以進一步的提高存儲密度。
本發(fā)明單電子存儲器控制相對于其它存儲器來是非常簡單的，因這種器件只需要在源極電極和漏極電極施加偏壓即可，所以這種器件非常利于集成。假定漏極電極的電位為0，則存儲器件的源極電極電壓V存在一個庫侖區(qū)域，可以控制源極電極3和柵極電極5之間電子的交換。數據在寫入時，寫電壓|±VW|＞VC，此時超出了第二碳納米管的庫侖阻塞區(qū)域，可以實現(xiàn)對柵極電極5電子數目的控制，±VW對應兩種不同的穩(wěn)定狀態(tài)；讀出數據時，源極電極讀電壓|VR|＜VC，此時這個電壓不會對柵極電極上的電子數目產生影響，只是給碳納米管晶體管的源漏之間加了一個偏壓，測量源漏之間的電流就可以確定出柵極的存儲狀態(tài)，讀寫電壓的狀態(tài)如圖8所示。
權利要求
1.一種以庫侖阻塞原理設計的單電子存儲器，包括以SOI為襯底，表面為一個單晶硅層；在摻雜后的表面硅層中刻蝕出一個碳納米管晶體管結構，它包括一個作為源極的電極、一個作為漏極的電極和一個柵極，一根單壁碳納米管設置在兩個電極上歐姆接觸，其中柵極處在源、漏兩個電極的中間，碳納米管的一側；其特征在于還包括另一根具有2個以上隧穿結結構的碳納米管，該碳納米管設置在柵極和碳納米管晶體管的源或漏極的電極上歐姆接觸。
2.按權利要求1所述的以庫侖阻塞原理設計的單電子存儲器，其特征在于還包括在漏極電極的內側和柵極電極的外側上放置一催化劑區(qū)，再朝著源極電極的方向，原位生長碳納米管，該生長出來的碳納米管的另一端與源極電極接觸。
3.按權利要求2所述的以庫侖阻塞原理設計的單電子存儲器，其特征在于還包括在碳納米管與源極電極接觸處沉積鉑。
4.按權利要求3所述的以庫侖阻塞原理設計的單電子存儲器，其特征在于所述的催化劑區(qū)由Fe，Co，Ni及其合金做的。
5.按權利要求1或2所述的以庫侖阻塞原理設計的單電子存儲器，其特征在于所述的表面單晶硅層厚5至500納米。
6.按權利要求1或2所述的以庫侖阻塞原理設計的單電子存儲器，其特征在于所述的源極電極與漏極電極之間的距離為5納米到1微米。
7.按權利要求1或2所述的以庫侖阻塞原理設計的單電子存儲器，其特征在于所述的柵極面積在1平方納米到1平方微米之間。
8.按權利要求1或2所述的低功耗的單電子存儲器，其特征在于所述的隧穿結距離小于20納米；一根碳納米管上至少有2隧穿結。
9.一種制備權利要求1所述的以庫侖阻塞原理設計的單電子存儲器的方法，其特征在于包括以下步驟(1)以SOI為襯底，首先采用水汽氧化工藝，再用HF緩沖腐蝕液漂去生長的氧化層的方法減薄單晶硅層，使表面硅層的厚度在5到500納米之間，并對單晶硅層進行常規(guī)方法的摻雜，形成高摻雜的p型或n型硅導電層；(2)在步驟1得到摻雜的SOI表面單晶硅層中，通過常規(guī)半導體工藝制備出源、漏兩個電極和柵極電極，柵極電極在源、漏兩個電極的中間；然后用原子力顯微鏡定位一根碳納米管在兩個電極和柵極電極之上，使其與源和漏的電極具有良好的歐姆接觸；(3)用原子力顯微鏡定位另一根碳納米管設置在源極或漏極電極與柵極電極之上，將源極或漏極電極與柵極電極連接在一起，然后利用掃描探針技術在該根碳納米管上通過局部的形變形成2個以上隧穿結，隧穿結結間距小于20納米；(4)常規(guī)方法對器件進行封裝。
10.按權利要求9所述的制備以庫侖阻塞原理設計的單電子存儲器的方法，其特征在于還包括在漏極電極的內側和柵極電極的外側上放置催化劑區(qū)，朝著源極電極的方向，原位生長碳納米管；生長出來的碳納米管的另一端與源極電極發(fā)生接觸。
11.按權利要求10所述的制備以庫侖阻塞原理設計的單電子存儲器的方法，其特征在于還包括利用聚焦離子束在碳納米管與源極電極連接處沉積鉑。
全文摘要
本發(fā)明涉及一種以庫侖阻塞原理設計的單電子存儲器及其制備方法。該器件包括以SOI為襯底，表面為一個單晶硅層；在摻雜后的表面硅層中刻蝕出一個碳納米管晶體管結構，它包括一個作為源極的電極、一個作為漏極的電極和一個柵極，一根單壁碳納米管設置在兩個電極上歐姆接觸，其中柵極處在源、漏兩個電極的中間，碳納米管的一側；另一根具有2個以上隧穿結結構的碳納米管設置在柵極和碳納米管晶體管的源或漏極的電極上形成歐姆接觸。該器件制備方法易于操做。通過控制幾十個甚至幾個電子就可以實現(xiàn)存儲器的正常工作，并且不受隨機背景電荷的影響；同時，器件每一個存儲單元只具有兩個電極引線，容易實現(xiàn)器件的高度集成和實現(xiàn)低功耗下信息的超高密度存儲。
文檔編號H01L27/12GK1474458SQ0212596
公開日2004年2月11日 申請日期2002年8月7日 優(yōu)先權日2002年8月7日
發(fā)明者孫勁鵬, 王太宏 申請人:中國科學院物理研究所