專(zhuān)利名稱(chēng)：非易失性半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在半導(dǎo)體基板的溝道區(qū)域與柵電極之間具有電荷積蓄部的非易失性半導(dǎo)體存儲(chǔ)器。
背景技術(shù)：
近年來(lái)，作為MONOS型的非易失性半導(dǎo)體存儲(chǔ)器的發(fā)展型，開(kāi)發(fā)出在隧道氧化膜中插入了包含Si微晶等導(dǎo)電性微粒的微粒層的構(gòu)造的非易失性半導(dǎo)體存儲(chǔ)器(例如，參照專(zhuān)利文獻(xiàn)1)。該存儲(chǔ)器成為如下構(gòu)造能夠經(jīng)由用隧道氧化膜夾住滿(mǎn)足庫(kù)侖阻塞條件的Si 微晶的二重隧道接合，在Si表面與Si氮化膜(電荷積蓄層)中的陷阱能級(jí)之間通過(guò)隧道電流輸入輸出電荷。而且，在存儲(chǔ)保持時(shí)，通過(guò)Si微晶的庫(kù)侖阻塞效應(yīng)和量子限制所致的勢(shì)壘AEJf 息電荷的隧道被遮斷。因此，能夠依照θχρ(ΔΕΛβΤ)指數(shù)函數(shù)地改善存儲(chǔ)保持特性。另一方面，在寫(xiě)入/刪除時(shí)，施加適合的寫(xiě)入/刪除電壓，從而不受到勢(shì)壘ΔΕ的影響地對(duì)信息電子進(jìn)行隧道化。因此，能夠?qū)崿F(xiàn)高速的寫(xiě)入/刪除。不過(guò)，為了提高該種半導(dǎo)體存儲(chǔ)器的微細(xì)化，需要各層的薄膜化。但是，為了不使電荷積蓄層中積蓄的電荷釋放到柵電極側(cè)，需要使阻擋絕緣膜充分厚，存在相比于隧道絕緣膜，阻擋絕緣膜的薄膜化更難這樣的問(wèn)題。另外，為了增加容量，多值化是有效的，但在使用了微粒的存儲(chǔ)器中，存在難以多值化這樣的問(wèn)題。另一方面，提出了使微粒自身積蓄電荷的非易失性半導(dǎo)體存儲(chǔ)器(例如，參照專(zhuān)利文獻(xiàn)幻。但是，在這種半導(dǎo)體存儲(chǔ)器中，為了使微粒自身積蓄電荷，需要高度控制微粒的粒徑以及分散，存在可靠性低這樣的問(wèn)題。專(zhuān)利文獻(xiàn)1 日本特開(kāi)2003-078050號(hào)公報(bào)專(zhuān)利文獻(xiàn)2 日本特開(kāi)2003-31擬93號(hào)公報(bào)

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠減小阻擋層等絕緣膜的膜厚，而適合于微細(xì)化的構(gòu)造的非易失半導(dǎo)體存儲(chǔ)器。本發(fā)明的一實(shí)施方式提供一種非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，具備第1柵極絕緣膜，形成于半導(dǎo)體基板的溝道區(qū)域上；第1微粒層，形成于所述第1柵極絕緣膜中，包含滿(mǎn)足庫(kù)侖阻塞條件的第1導(dǎo)電性微粒；電荷積蓄部，形成于所述第1柵極絕緣膜上；第2 柵極絕緣膜，形成于所述電荷積蓄部上；第2微粒層，形成于所述第2柵極絕緣膜中，包含平均粒徑與所述第1導(dǎo)電性微粒不同、且滿(mǎn)足庫(kù)侖阻塞條件的第2導(dǎo)電性微粒；以及柵電極， 形成于所述第2柵極絕緣膜上。根據(jù)本發(fā)明，通過(guò)不僅在電荷積蓄部的溝道側(cè)而且在柵極側(cè)的絕緣膜中也形成微粒層，能夠減小阻擋層等絕緣膜的膜厚，由此能夠?qū)崿F(xiàn)元件的微細(xì)化。


圖1是示出第1實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的元件構(gòu)造的剖面圖。圖2是示出第1實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造工序的剖面圖。圖3是第1實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器中的能帶圖。圖4是示出第1實(shí)施方式的變形例的元件構(gòu)造的剖面圖。圖5是示出第2實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造工序的剖面圖。圖6是第2實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器中的能帶圖。圖7是示出第2實(shí)施方式的變形例的元件構(gòu)造的剖面圖。圖8是示出第3實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造工序的剖面圖。圖9是第3實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器中的能帶圖。圖10是示出第3實(shí)施方式的變形例的元件構(gòu)造的剖面圖。圖11是示出第4實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造工序的剖面圖。圖12是第4實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器中的能帶圖。圖13是示出第4實(shí)施方式的變形例的元件構(gòu)造的剖面圖。圖14是示出第5實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造工序的剖面圖。圖15是第5實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器中的能帶圖。圖16是示出Si微晶徑與泄漏電流的關(guān)系的特性17是示出第5實(shí)施方式的變形例的元件構(gòu)造的剖面圖。圖18是示出第6實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造工序的剖面圖。圖19是示出第6實(shí)施方式的變形例的元件構(gòu)造的剖面圖。(符號(hào)說(shuō)明)100、200、300、400、500、600 :Si 基板；101、201、301、401、501、601 溝道區(qū)域；102、 202、302、402、502、602 源極區(qū)域；103、203、303、403、503、603 漏極區(qū)域；110、210、310、 410,510,610 隧道絕緣膜(第 1 柵極絕緣膜)；111、113、131、133、211、213、215、231、233、 235、311、313、331、333、411、413、415、431、433、435、531、533、571、573、631、633、671、673 氧化膜；112、212、214、312、412、414 =Si 微晶層(第 1 微粒層)；112a,212a,214a,312a, 412a、414a =Si納米微晶(第1導(dǎo)電性微粒)；116,136 :a_Si層；120,320,520 電荷積蓄層(電荷積蓄部)；130、230、330、430、530、570、630、670 阻擋絕緣膜(第2柵極絕緣膜)； 132、232、234、332、432、434、532、572、632、672 :Si 微晶層(第 2微粒層)；132a、232a、234a、 332a、432a、434a、532a、572a、632a、672a :Si 納米微晶(第 2 導(dǎo)電性微粒)；140、240、340、 440,540,640 柵電極；220,421,422,620 浮置柵極(電荷積蓄部)；321,323 =Si氮化膜 (電荷積蓄部)；322,452,560,660 鋁膜；320,450 阻擋層；451,453 氧化膜。
具體實(shí)施例方式以下，根據(jù)圖示的實(shí)施方式，說(shuō)明本發(fā)明的詳細(xì)內(nèi)容。(第1實(shí)施方式)圖1是示出本發(fā)明的第1實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器(在電荷積蓄部的上下粒徑不同的MONOS型存儲(chǔ)器)的元件構(gòu)造的剖面圖。另外，以下，示出1個(gè)存儲(chǔ)器的結(jié)構(gòu)， 但可以通過(guò)與開(kāi)關(guān)元件等組合而配置多個(gè)該存儲(chǔ)器，從而構(gòu)成半導(dǎo)體存儲(chǔ)裝置。
在ρ型Si基板100的表面部中，以?shī)A住溝道區(qū)域101的方式形成有由η型雜質(zhì)構(gòu)成的源極/漏極區(qū)域102、103。在基板100的溝道區(qū)域101上，形成有隧道絕緣膜(第1柵極絕緣膜)110。通過(guò)在基板100的表面上隔著厚度Inm的熱氧化膜(SiO2) 111形成由直徑 1. 5nm左右的Si納米微晶(第1導(dǎo)電性微粒)11 構(gòu)成的Si微晶層(第1微粒層)112， 并在其上形成厚度Inm的熱氧化膜113，而構(gòu)成該隧道絕緣膜110。微晶層112中的Si納米微晶11 是滿(mǎn)足庫(kù)侖阻塞條件(1個(gè)電子的充電能量大于熱波動(dòng))的微小晶體。在隧道絕緣膜110上，形成了由Si氮化膜構(gòu)成的厚度5nm的電荷積蓄層120。在電荷積蓄層120上，形成了阻擋絕緣膜(第2柵極絕緣膜)130。通過(guò)在電荷積蓄層120上隔著厚度Inm的熱氧化膜131形成由直徑Inm左右的Si納米微晶(第2導(dǎo)電性微粒)132a 構(gòu)成的Si微晶層(第2微粒層)132，并在其上形成厚度Inm的熱氧化膜133，從而構(gòu)成該阻擋絕緣膜130。在阻擋絕緣膜130上，形成了由厚度200nm的η+型多晶Si膜構(gòu)成的柵電極140。 通過(guò)這樣的結(jié)構(gòu)，成為能夠維持低電壓高速寫(xiě)入并且改善存儲(chǔ)保持的、對(duì)微細(xì)化有利的非易失性半導(dǎo)體存儲(chǔ)器。接下來(lái)，參照?qǐng)D2(a) (e)，說(shuō)明本實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器的制造方法。首先，如圖2 (a)所示，在Si基板100上形成厚度Tox = Inm的熱氧化膜111，并在其上通過(guò)CVD裝置堆積2nm的非晶硅(a_Si)層116。接下來(lái)，在a_Si層116的表面，通過(guò)熱氧化形成厚度Inm的氧化膜113。由此，a-Si層116的厚度成為1. 5nm,a-Si層116成為用厚度Inm的氧化膜111、113夾住上下兩側(cè)的狀態(tài)。接下來(lái)，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則如圖2(b)所示，a-Si層116被分離成a-Si膜厚程度的大小的多個(gè)Si納米微晶(第1導(dǎo)電性微粒)112a，形成由Si納米微小晶體群構(gòu)成的Si微晶層112。由此，形成用氧化膜111、113夾住Si微晶層112的隧道絕緣膜(第1柵極絕緣膜)110。 接下來(lái)，如圖2 (c)所示，在隧道絕緣膜110上，通過(guò)LPCVD形成由厚度5nm的Si氮化膜構(gòu)成的電荷積蓄層120。接下來(lái)，在電荷積蓄層120上通過(guò)LPCVD形成厚度Inm的SW2 等氧化膜131，并在其上通過(guò)CVD裝置堆積1. 5nm的a_Si層136，進(jìn)而通過(guò)熱氧化在a_Si 層136的表面形成Inm的氧化膜133。由此，a-Si層136的厚度成為lnm，a-Si層136成為用厚度Inm的氧化膜131、133夾住上下兩側(cè)的狀態(tài)。另外，氧化膜未必僅陷于SiO2,而也可以包含微量的氮的材料。接下來(lái)，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則如圖2(d)所示，a-Si層136被分離成a-Si膜厚程度的大小的多個(gè)Si納米微晶(第2導(dǎo)電性微粒)132a，形成由Si納米微晶群構(gòu)成的Si微晶層(第2微粒層)132。由此，形成用氧化膜131、133夾住Si微晶層 132的阻擋絕緣膜130。此處，在形成了 a-Si膜厚程度的大小的晶體之后，希望維持表面能量成為最小的晶體狀態(tài)，由于該傾向，在薄的Si納米膜厚中不易引起橫向的晶體生長(zhǎng)。因此，通過(guò)調(diào)整氮退火條件，能夠?qū)崿F(xiàn)以膜厚程度為典型的大小的Si納米微晶11加、132a的粒徑控制。而且， 由膜厚決定典型的大小，所以下側(cè)的Si納米微晶11 的典型的大小成為1. 5nm、上側(cè)的Si 納米微晶13 的典型的大小成為lnm。
接下來(lái)，如圖2(e)所示，在阻擋絕緣膜130上，通過(guò)CVD堆積成為柵電極140的厚度200nm的η+型多晶Si層。接下來(lái)，通過(guò)以未圖示的抗蝕劑圖案為掩模而對(duì)各層進(jìn)行選擇蝕刻，形成柵電極部。之后，以劑量1父1015(^_2、入射能量51(^注入磷，通過(guò)1000°C、10秒的高速退火，形成成為源極/漏極區(qū)域102、103的η+型擴(kuò)散層，從而得到上述圖1所示的構(gòu)造。接下來(lái)，根據(jù)圖3(a) (b)的能帶圖，說(shuō)明本實(shí)施方式的構(gòu)造的存儲(chǔ)器對(duì)微細(xì)化有利的理由。圖3(a)示出存儲(chǔ)保持狀態(tài)、圖3(b)示出寫(xiě)入電壓施加狀態(tài)。在Si微晶的粒徑小時(shí)，Si微晶中的能壘ΔΕ大。因此，如圖3(a)所示，下側(cè)Si納米微晶11 的AE1小于上側(cè)Si納米微晶13 的ΔΕ。在寫(xiě)入時(shí)，如圖3 (b)所示，在從溝道向電荷積蓄層120注入電子陷阱時(shí)，通過(guò)施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶11 的ΔE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。另一方面，對(duì)于電荷積蓄層120中的信息電子，由于ΔΕ高于AE1而存在勢(shì)壘，所以電子無(wú)法超過(guò)上側(cè)的Si納米微晶13加。因此，Si微晶層132作為阻擋層發(fā)揮功能。在圖3中，對(duì)于作為電荷積蓄部的硅氮化膜(120)中的電子陷阱，圖示為在從真空等級(jí)觀察時(shí)具有與硅的傳導(dǎo)帶端相同的能量，但實(shí)際上分布于其周邊。即使在該情況下，大量的電子陷阱能級(jí)也具有硅的傳導(dǎo)帶端附近、或低于硅的傳導(dǎo)帶端的能量，在粒徑小時(shí)，相比于粒徑大，同樣地能壘更高，同樣能夠?qū)⒋嬖诹叫〉腟i微晶層的一側(cè)作為阻擋層。同樣地，在刪除時(shí)，通過(guò)向與上述寫(xiě)入相反的方向施加相同的電壓，能夠?qū)崿F(xiàn)將粒徑大的一方作為隧道層、將小的一方作為阻擋層的刪除。另一方面，在數(shù)據(jù)保持時(shí)，由于在兩側(cè)存在由Si微晶層112、132形成的勢(shì)壘Δ仏、Δ Ε，所以根據(jù)統(tǒng)計(jì)力學(xué)依照exp ( Δ E/kBT) 能夠?qū)崿F(xiàn)長(zhǎng)時(shí)間存儲(chǔ)保持。因此，在本實(shí)施方式中，不僅是隧道絕緣膜110，而且在阻擋絕緣膜130中也可以實(shí)現(xiàn)大幅的薄膜化，成為對(duì)存儲(chǔ)器元件微細(xì)化有利的構(gòu)造。另外，在本實(shí)施方式中，溝道側(cè)的Si納米微晶11 的粒徑大于柵極側(cè)的Si納米微晶13 ，但也可以相反地使溝道側(cè)的一方小于柵極側(cè)。在該情況下，可以使柵極與電荷積蓄部之間的信息電荷注入/釋放上下反轉(zhuǎn)，將溝道與電荷積蓄部之間作為阻擋層，所以同樣地成為對(duì)微細(xì)化有利的存儲(chǔ)器構(gòu)造。另外，在本實(shí)施方式中，氧化膜111、113、131、133都是薄的Inm的膜厚，但只要上下夾住各個(gè)Si微晶層的至少一方的氧化膜是Inm左右的薄的膜，則另一方也可以厚。作為一個(gè)例子，圖4示出氧化膜113和133厚4nm的例子。例如，能夠通過(guò)用LPCVD 堆積氧化膜，形成這樣的厚的氧化膜。在圖4那樣的情況下，在寫(xiě)入時(shí)通過(guò)施加適合的寫(xiě)入電壓，超過(guò)更低的下側(cè)Si納米微晶11 的ΔE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。另一方面，對(duì)于電荷積蓄部中的信息電子，由于ΔΕ高于AE1而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶13加。因此，即使在該情況下，Si微晶層132也作為阻擋層發(fā)揮功能。在刪除時(shí)，如果用價(jià)帶側(cè)的空穴觀察，則針對(duì)空穴在Si微晶中也形成能壘、并且粒徑越小能壘同樣地也越高。因此，通過(guò)施加適合的刪除電壓，空穴超過(guò)更低的下側(cè)Si納米微晶11 的ΔΕ，6，從而可以刪除。另一方面，對(duì)于電荷積蓄部中的空穴，由于ΔEh°lε高于ΔΕ，16而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶13加。因此，Si微晶層132作為刪除中的阻擋層發(fā)揮功能。在圖4中，設(shè)為111和131薄且113和133厚，但即使設(shè)為111 和131厚且113和133薄，也能夠同樣地使粒徑小的一側(cè)作為阻擋層發(fā)揮功能。
由此，在電荷積蓄層120的上下具有粒徑不同的Si納米微晶llh、132a，并且使上下夾住各Si微晶層112、132的至少一方的氧化膜例如111、131薄至Inm左右，從而能夠得到使阻擋層薄膜化了的、對(duì)微細(xì)化有利的存儲(chǔ)器構(gòu)造。即，在溝道與柵極之間具有電荷積蓄部的存儲(chǔ)器裝置中，在溝道與電荷積蓄部之間、以及柵極與電荷積蓄部之間，分別設(shè)置導(dǎo)電性納米微粒層。進(jìn)而，通過(guò)使一方的導(dǎo)電性微粒的粒徑進(jìn)一步微小化而提高能壘，并指數(shù)函數(shù)地抑制電流泄漏，從而能夠?qū)⒘礁〉奈⒘佑米髯钃鯇?。由此，能夠?qū)崿F(xiàn)對(duì)微細(xì)化有利的存儲(chǔ)器構(gòu)造。(第2實(shí)施方式)圖5(a) (c)是示出本發(fā)明的第2實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器(在電荷積蓄部的上下粒徑相互不同的浮置柵極存儲(chǔ)器)的制造工序的剖面圖。在Si基板200上形成厚度Tox = Inm的熱氧化膜211，并在其上通過(guò)CVD裝置堆積2nm的a-Si層。之后，在a-Si層的表面通過(guò)熱氧化形成Inm的SW2等氧化膜212，厚度 1. 5nm的a-Si層成為用厚度Inm的氧化膜211、213夾住上下兩側(cè)的構(gòu)造。接下來(lái)，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則a-Si層成為由a_Si膜厚程度的大小的Si納米微小晶體(第1導(dǎo)電性微粒)21 構(gòu)成的Si微晶層(第1微粒層)212， 能夠?qū)崿F(xiàn)與上述圖2(b)同樣的構(gòu)造。在其上通過(guò)LPCVD層疊3nm的氧化膜而使Si微晶層 212上的氧化膜213成為合計(jì)4nm，之后，通過(guò)CVD裝置堆積2nm的a-Si層。接下來(lái)，通過(guò)熱氧化在a-Si層的表面形成Inm的氧化膜115，厚度1. 5nm的a-Si層成為用氧化膜213、215 夾住上下兩側(cè)的構(gòu)造。之后，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則如圖5(a)所示，上側(cè)a-Si層成為由a-Si膜厚程度的大小的Si納米微小晶體(第1導(dǎo)電性微粒)21 構(gòu)成的Si微晶層(第1微粒層)214。由此，形成由氧化膜211、Si微晶層212、氧化膜213、Si 微晶層214、氧化膜215構(gòu)成的隧道絕緣膜(第1柵極絕緣膜)210。接下來(lái)，如圖5(b)所示，通過(guò)LPCVD形成成為浮置柵極220的IOnm的多晶Si膜。 接下來(lái)，在浮置柵極220上，通過(guò)熱氧化形成Inm的氧化膜231，之后，通過(guò)CVD裝置堆積 1. 5nm的a-Si層，通過(guò)熱氧化在a-Si層的表面形成Inm的氧化膜233。由此，多晶Si上的 a-Si層的厚度成為lnm，用厚度Inm的氧化膜231、233夾住上下兩側(cè)。接下來(lái)，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則多晶Si上的a-Si層成為由 Inm尺寸的Si納米微晶(第2導(dǎo)電性微粒)23 構(gòu)成的Si微晶層(第2微粒層)232。在其上通過(guò)LPCVD層疊3nm的SiO2等氧化膜而使Si微晶層232上的氧化膜233為合計(jì)4nm， 之后，通過(guò)CVD裝置堆積1. 5nm的a-Si層。接下來(lái)，通過(guò)熱氧化在a_Si層的表面形成Inm 的氧化膜235，厚度Inm的a_Si層成為用氧化膜233、235夾住上下兩側(cè)的構(gòu)造。之后，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則最上層上側(cè)a-Si層成為由a-Si膜厚程度的大小的 Si納米微晶(第2導(dǎo)電性微粒)23 構(gòu)成的Si微晶層(第2微粒層)234。由此，形成由氧化膜231、Si微晶層232、氧化膜233、Si微晶層234以及氧化膜235構(gòu)成的電極間絕緣膜(第2柵極絕緣膜)230。此處，在形成了 a-Si膜厚程度的大小的晶體之后，希望維持表面能量為最小的晶體狀態(tài)，由于該傾向，在薄的Si納米膜厚中不易引起橫向的晶體生長(zhǎng)。因此，通過(guò)調(diào)整氮退火條件，能夠?qū)崿F(xiàn)以膜厚程度為典型的大小的Si納米微晶212a、2Ha、232a、23^的粒徑控制。
接下來(lái)，如圖5(c)所示，在電極間絕緣膜230上，通過(guò)CVD堆積了成為柵電極MO 的厚度200nm的η+型多晶Si層，之后，通過(guò)以抗蝕劑圖案為掩模的選擇蝕刻形成柵電極部。 之后，以劑量IX IO15CnT2、入射能量^feV注入磷，通過(guò)1000°C、10秒的高速退火，形成成為源極/漏極區(qū)域202、203的η+型擴(kuò)散層。由此，能夠形成可以維持低電壓高速寫(xiě)入并且改善存儲(chǔ)保持的、對(duì)微細(xì)化有利的浮置柵極型存儲(chǔ)器。接下來(lái)，根據(jù)圖6(a) (b)的能帶圖，說(shuō)明本實(shí)施方式的構(gòu)造的存儲(chǔ)器對(duì)微細(xì)化有利的理由。圖6(a)示出存儲(chǔ)保持狀態(tài)、圖6(b)示出寫(xiě)入電壓施加狀態(tài)。在Si微晶的粒徑小時(shí)，Si微晶中的能壘ΔΕ大。因此，如圖6(a)所示，下側(cè)Si納米微晶212a,214a的AE1的一方小于上側(cè)Si納米微晶232a,234a的ΔΕ。在寫(xiě)入時(shí)，如圖6 (b)所示，在從溝道向作為電荷積蓄部的浮置柵極220注入時(shí)，通過(guò)施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶212a、2Ha的AE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。另一方面，對(duì)于浮置柵極220中的信息電子，由于ΔΕ高于AE1而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶23h、234a。因此，Si微晶層232、234作為阻擋層發(fā)揮功能。同樣地，在刪除時(shí)，通過(guò)向與上述寫(xiě)入相反的方向施加相同的電壓，能夠?qū)崿F(xiàn)將粒徑大的一方作為隧道層、將小的一方作為阻擋層的刪除。另一方面，在數(shù)據(jù)保持中，需要超過(guò)由兩側(cè)的Si微晶層212、214、232、242形成的勢(shì)壘Δ E1、Δ E，所以能夠依照exp ( Δ E/kBT) 實(shí)現(xiàn)長(zhǎng)時(shí)間存儲(chǔ)保持。因此，在本實(shí)施方式中，不僅是隧道絕緣膜210，而且在電極間絕緣膜 230中也可以實(shí)現(xiàn)大幅的薄膜化，成為對(duì)存儲(chǔ)器元件微細(xì)化有利的構(gòu)造。特別，在浮置柵極存儲(chǔ)器中，通過(guò)采用重疊單元構(gòu)造，微細(xì)化更加困難，但是，在本實(shí)施方式中，通過(guò)由粒徑小的Si納米微晶232^23 形成的高勢(shì)壘，即使在寫(xiě)入刪除時(shí)電流也被阻擋，所以還可以實(shí)現(xiàn)不需要重疊構(gòu)造的對(duì)微細(xì)化有利的平坦單元構(gòu)造。另外，在本實(shí)施方式中，溝道側(cè)的Si納米微晶212a、2Ha的一方的粒徑大于柵極側(cè)的Si納米微晶23h、234a，但也可以相反地使溝道側(cè)的一方小于柵極側(cè)。在該情況下，可以使柵極與電荷積蓄部之間的信息電荷注入/釋放上下反轉(zhuǎn)，而將溝道與電荷積蓄部之間作為阻擋層，所以同樣地成為對(duì)微細(xì)化有利的存儲(chǔ)器構(gòu)造。另外，在本實(shí)施方式中，溝道側(cè)的Si納米微晶21 和214a、以及柵極側(cè)的Si納米微晶23 和23 是相同的粒徑，但不限于此。如果相比于Si納米微晶212a，Si納米微晶23 的粒徑更小，并且相比于Si納米微晶214a，Si納米微晶23 的粒徑更小，則在寫(xiě)入時(shí)，Si微晶層212作為隧道層，Si微晶層232作為阻擋層，在刪除時(shí)，Si微晶層214作為隧道層，Si微晶層234作為阻擋層而同樣地發(fā)揮功能。因此，Si納米微晶21 和214a、以及Si納米微晶23 和23 也可以不是相同的粒徑。例如，也可以是Si納米微晶21 的粒徑1. 8nm、Si納米微晶214a的粒徑1. 5nm、Si納米微晶232a的粒徑1. 2nm、Si納米微晶 234a的粒徑lnm。另外，在本實(shí)施方式中，如在溝道側(cè)具有Si微晶層212、214，且在柵極側(cè)具有Si微晶層232、234這樣地，分別具有各2層的Si微晶層，但也可以是1層。作為例子，圖7示出僅具有Si微晶層212、232的例子。如果從圖5(c)的構(gòu)造中省略Si微晶層214以及氧化膜215和Si微晶層234以及氧化膜235，則能夠形成該構(gòu)造。在圖7那樣的情況下，在寫(xiě)入時(shí)通過(guò)施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶21 的AE1，從而能夠?qū)崿F(xiàn)經(jīng)由Si微晶層212的高速寫(xiě)入。另一方面，對(duì)于電荷積蓄部中的信息電子，由于ΔΕ高于AE1而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶23加， 所以Si微晶層232作為阻擋層發(fā)揮功能是等同的。在刪除時(shí)，如果用價(jià)帶側(cè)的空穴觀察，則針對(duì)空穴在Si微晶中也同樣地形成能壘、并且粒徑越小能壘也同樣地越高。因此，通過(guò)施加適合的刪除電壓，空穴超過(guò)更低的下側(cè)Si納米微晶11 的ΔΕ，16，從而可以刪除。另一方面，對(duì)于電荷積蓄部中的空穴，由于 AEhole高于AE1ht^le而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶23加。因此，Si微晶層 232作為刪除中的阻擋層發(fā)揮功能。另外，在圖7中設(shè)為氧化膜213、233厚4nm，但還可以使氧化膜213、233薄至lnm。 這能夠通過(guò)省略利用LPCVD堆積氧化膜厚來(lái)形成。在該情況下，在寫(xiě)入刪除時(shí)，通過(guò)施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶21 的Δ仏，從而能夠?qū)崿F(xiàn)高速寫(xiě)入刪除。另一方面，對(duì)于電荷積蓄部中的信息電子，由于ΔΕ高于AE1而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的 Si納米微晶23加。因此，Si微晶層232作為阻擋層發(fā)揮功能。另外，在存儲(chǔ)保持時(shí)，電子需要超過(guò)勢(shì)壘ΔΕρΔΕ，所以能夠按照exp(AE/kBT)實(shí)現(xiàn)長(zhǎng)時(shí)間存儲(chǔ)保持。在該情況下，需要在Si微晶中無(wú)間隙地形成的、更精密的過(guò)程條件輸
出ο由此，在作為電荷積蓄部的浮置柵極220的上下具有粒徑不同的Si納米微晶 21h、232a，并且使上下夾住各Si微晶層212、232的至少一方的氧化膜211、231薄至Inm 左右。由此，能夠得到使作為阻擋層的電極間絕緣膜230薄膜化了的對(duì)微細(xì)化有利的存儲(chǔ)器構(gòu)造。(第3實(shí)施方式)圖8(a) (c)是示出本發(fā)明的第3實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器(在電荷積蓄部的上下粒徑不同的2層積蓄部MONOS型存儲(chǔ)器)的制造工序的剖面圖。如圖8(a)所示，在Si基板300上形成厚度Tox = Inm的熱氧化膜311，并在其上通過(guò)CVD裝置堆積2nm的a-Si層。接下來(lái)，通過(guò)熱氧化在a_Si層的表面形成Inm的氧化膜313。由此，a-Si層的厚度是1. 5nm, a-Si層成為用厚度Inm的氧化膜311、313夾住上下兩側(cè)的構(gòu)造。接下來(lái)，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則a-Si層成為由a-Si膜厚程度的大小的Si納米微小晶體(第1導(dǎo)電性微粒)31 構(gòu)成的Si微晶層(第1微粒層)312。由此，形成用氧化膜311、313夾住了 Si微晶層312的構(gòu)造的隧道絕緣膜(第1柵極絕緣膜)310。接下來(lái)，如圖8(b)所示，通過(guò)LPCVD形成5nm的作為第1電荷積蓄層的Si氮化膜 321，之后，形成IOnm的鋁(氧化鋁)膜322，通過(guò)LPCVD形成5nm的作為第2電荷積蓄層的 Si氮化膜323。S卩，形成用2個(gè)電荷積蓄層321、323夾住了鋁膜322的構(gòu)造的電荷積蓄部 320。接下來(lái)，通過(guò)LPCVD形成Inm的SW2等氧化膜331，通過(guò)CVD裝置堆積1. 5nm的 a-Si層，通過(guò)熱氧化在a-Si層的表面形成Inm的氧化膜333。由此，上側(cè)a_Si層的厚度是 lnm,a-Si層成為用厚度Inm的氧化膜331、333夾住上下兩側(cè)的構(gòu)造。接下來(lái)，如果在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則a-Si層成為由納米尺寸的Si納米微小晶體(第2導(dǎo)電性微粒)33 構(gòu)成的Si微晶層(第2導(dǎo)電性微粒)332。由此，形成用氧化膜331、333夾住了 Si微晶層332的構(gòu)造的阻擋絕緣膜(第2柵極絕緣膜)330。
此處，在形成了 a-Si膜厚程度的大小的晶體之后，希望維持表面能量為最小的晶體狀態(tài)，由于該傾向，在薄的Si納米膜厚中不易引起橫向的晶體生長(zhǎng)。因此，通過(guò)調(diào)整氮退火條件，能夠?qū)崿F(xiàn)以膜厚程度為典型的大小的Si納米微晶312a、33h的粒徑控制。由膜厚決定典型的大小，所以下側(cè)的Si納米微晶31 的典型的大小成為1. 5nm、上側(cè)的Si納米微晶33 的典型的大小成為lnm。接下來(lái)，如圖8 (c)所示，在阻擋絕緣膜330上，通過(guò)CVD堆積成為柵電極340的厚度200nm的η+型多晶Si層，通過(guò)以蝕劑圖案為掩模的選擇蝕刻形成柵電極部。之后，以劑量1 X 1015cm_2、入射能量^feV注入磷，通過(guò)1000°C、10秒的高速退火，形成成為源極/漏極區(qū)域302、303的η+型擴(kuò)散層。由此，能夠形成可以維持低電壓高速寫(xiě)入并且改善存儲(chǔ)保持的、對(duì)微細(xì)化有利的浮置柵極型存儲(chǔ)器。接下來(lái)，根據(jù)圖9(a) (C)的能帶圖，說(shuō)明本實(shí)施方式的構(gòu)造的存儲(chǔ)器對(duì)微細(xì)化有利的理由。圖9(a)示出存儲(chǔ)保持狀態(tài)、圖9(b)示出下側(cè)積蓄部寫(xiě)入電壓施加狀態(tài)、圖 9(c)示出上側(cè)積蓄部寫(xiě)入電壓施加狀態(tài)。在Si微晶的粒徑小時(shí)，Si微晶中的能壘ΔΕ大。因此，如圖9(a)所示，下側(cè)Si納米微晶31 的AE1的一方小于上側(cè)Si納米微晶33 的ΔΕ。為了向下側(cè)電荷積蓄層321進(jìn)行寫(xiě)入，如圖9(b)所示，從刪除狀態(tài)施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶31 的ΔE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。此時(shí)，在電荷積蓄層321的相反側(cè)，信息電子被鋁膜322阻擋。另一方面，在上側(cè)電荷積蓄層323中，由于 ΔΕ高于AE1而存在勢(shì)壘，所以電子無(wú)法超過(guò)上側(cè)的Si納米微晶332a，所以沒(méi)有電荷的進(jìn)出。因此，能夠僅向下側(cè)的電荷積蓄層321進(jìn)行寫(xiě)入。為了向上側(cè)的電荷積蓄層323進(jìn)行寫(xiě)入，如圖9(c)所示，從刪除狀態(tài)相反地施加比圖9(b)大的電壓即可。電子超過(guò)上側(cè)Si納米微晶33 的ΔΕ，從而能夠從柵極向上側(cè)電荷積蓄層323進(jìn)行高速寫(xiě)入。此時(shí)，在電荷積蓄層323的相反側(cè)，信息電子被鋁膜322阻擋。另一方面，在下側(cè)電荷積蓄層321中，AE1低于ΔΕ，所以電子超過(guò)勢(shì)壘，而有可能引起向基板的過(guò)剩刪除。在發(fā)生過(guò)剩刪除的情況下，作為第2步驟，通過(guò)與圖9(b)相同的向下側(cè)積蓄層的寫(xiě)入過(guò)程，消除過(guò)剩刪除量即可。以上，能夠僅向上側(cè)的電荷積蓄層323進(jìn)行寫(xiě)入。為了向上下的電荷積蓄層321、323這兩方進(jìn)行寫(xiě)入，從僅向上側(cè)的電荷積蓄層 323的寫(xiě)入狀態(tài)，進(jìn)行圖9(b)所示的僅向下側(cè)的電荷積蓄層321的寫(xiě)入即可。以上，通過(guò)幾次的脈沖電壓施加操作，能夠從刪除狀態(tài)，形成僅下側(cè)的寫(xiě)入、僅上側(cè)的寫(xiě)入、兩方寫(xiě)入的狀態(tài)。由于閾值電壓值分別不同，所以可知能夠多值化為(o、o) (UO) (OU) (1、1)狀態(tài)。通過(guò)施加幾次脈沖電壓，還可以回到刪除狀態(tài)。例如，如果向與圖9(c)相反的相反方向施加相同大小的電壓，則能夠進(jìn)行從上側(cè)電荷積蓄層323向柵極的刪除。接下來(lái)，如果向與圖9(b)相反的相反方向施加相同的大小的電壓，則僅刪除下側(cè)，能夠設(shè)為刪除兩方的刪除狀態(tài)。在存儲(chǔ)保持狀態(tài)下，上下積蓄層內(nèi)的信息電荷被由上下的Si微晶引起的能壘以及鋁膜遮斷，由此被長(zhǎng)時(shí)間保持。因此，能夠在低電壓下維持高速的寫(xiě)入并且實(shí)現(xiàn)多值存儲(chǔ)器。在上述中，每1個(gè)存儲(chǔ)器元件為4值，但還可以有利地增加每個(gè)元件的比特?cái)?shù)。如果將由下側(cè)電荷積蓄層321的信息電荷引起的閾值偏移設(shè)為AVthl、將由上側(cè)電荷積蓄部 323的信息電荷引起的閾值偏移設(shè)為AVth2，則整體的閾值偏移由于電磁場(chǎng)的重疊而成為 AVth = AVthl+AVth2。例如，如果希望針對(duì)閾值間隔IV設(shè)定每個(gè)元件8值，則通常需要最大閾值偏移量AVth max = 7V。相對(duì)于此，在本實(shí)施方式中，例如能夠?qū)崿F(xiàn)AVthlmax = 4V、Δ Vth2max = 3V，可以通過(guò)更小的最大閾值偏移來(lái)實(shí)現(xiàn)。即，能夠?qū)崿F(xiàn)低電壓化，因此對(duì)高可靠性化有利。另外，如果微細(xì)化，則與面積變小的量相應(yīng)地，與電子數(shù)波動(dòng)不影響的電子數(shù)對(duì)應(yīng)的閾值偏移變大。將與電子數(shù)波動(dòng)不影響的電子數(shù)對(duì)應(yīng)的閾值偏移設(shè)為AVthO。例如，如果將8值設(shè)為在微小元件尺寸下不受電子數(shù)波動(dòng)的影響，則通常，在最大閾值差中進(jìn)一步需要其7倍的AVth max = 7AVthO。相對(duì)于此，在本實(shí)施方式中，能夠通過(guò)AVthlmax = 4 Δ VthO, AVthl max = 3AVthO實(shí)現(xiàn)，能夠通過(guò)更小的最大閾值偏移實(shí)現(xiàn)。S卩，能夠低電壓化，因此有利于高可靠性化。如上所述，本實(shí)施方式成為對(duì)多值化有利的非易失存儲(chǔ)器元件。另外，在本實(shí)施方式中，溝道側(cè)的Si納米微晶31 的一方的粒徑大于柵極側(cè)的Si 納米微晶33 ，但也可以相反地使溝道側(cè)的一方小于柵極側(cè)。在該情況下，可以使柵極與電荷積蓄部之間的信息電荷注入/釋放上下反轉(zhuǎn)，根據(jù)需要將溝道與電荷積蓄部之間作為阻擋層，所以同樣地成為對(duì)微細(xì)化有利的存儲(chǔ)器構(gòu)造。另外，在本實(shí)施方式中，氧化膜311、313、331、333都薄為lnm，但只要上下夾住各個(gè)Si微晶層的至少一方的氧化膜薄至Inm左右，則另一方也可以厚。作為例子，圖10示出氧化膜313和333厚至4nm的例子。例如可以通過(guò)LPCVD堆積氧化膜來(lái)形成這樣的厚的氧化膜。在圖10那樣的情況下，為了向下側(cè)電荷積蓄層321進(jìn)行寫(xiě)入，從刪除狀態(tài)向柵極正方向施加適合的寫(xiě)入電壓，超過(guò)更低的下側(cè)Si納米微晶31 的AE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。此時(shí)，在電荷積蓄層321的相反側(cè)，信息電子被鋁膜322阻擋。另一方面，在上側(cè)電荷積蓄層323中，由于ΔΕ高于AE1而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶33加， 所以沒(méi)有電荷的進(jìn)出。因此，能夠?qū)崿F(xiàn)僅向下側(cè)的電荷積蓄層321的寫(xiě)入。如果用價(jià)帶側(cè)的空穴觀察，則針對(duì)空穴在Si微晶中也形成能壘、并且粒徑越小能壘也同樣地越高。為了向上側(cè)的電荷積蓄層323進(jìn)行寫(xiě)入，從刪除狀態(tài)向柵極負(fù)方向施加適合的電壓，對(duì)于上側(cè)Si納米微晶33 的AEht5le可以使空穴從電荷積蓄部向柵極越過(guò)并行進(jìn)。此時(shí)，在電荷積蓄層323的相反側(cè)，信息電荷被鋁膜322阻擋。另一方面，在下側(cè)電荷積蓄層321中，AE1ht5lM氏于ΔΕω%所以超過(guò)勢(shì)壘而從基板向電荷積蓄層321注入空穴而有可能引起過(guò)剩刪除。在發(fā)生過(guò)剩刪除的情況下，作為第2步驟，通過(guò)利用適合的柵極正電壓的僅向下側(cè)電荷積蓄層321的寫(xiě)入過(guò)程，消除過(guò)剩刪除量即可。以上，能夠?qū)崿F(xiàn)僅向上側(cè)電荷積蓄層323的寫(xiě)入。為了向上下的電荷積蓄層321、323這兩方進(jìn)行寫(xiě)入，從僅向上側(cè)的電荷積蓄層 323的寫(xiě)入狀態(tài)，進(jìn)行僅向下側(cè)的電荷積蓄層321的寫(xiě)入即可。以上，通過(guò)幾次的脈沖電壓施加操作，能夠同樣地從刪除狀態(tài)形成僅下側(cè)的寫(xiě)入、僅上側(cè)的寫(xiě)入、兩方寫(xiě)入的狀態(tài)。由此，具有2層的電荷積蓄層321、323，并在上下具有粒徑不同的Si微晶，且上下夾住各Si微晶層的至少一方的氧化膜薄至Inm左右，從而能夠得到對(duì)多值化有利的存儲(chǔ)器構(gòu)造。(第4實(shí)施方式)圖11(a) (c)是示出本發(fā)明的第4實(shí)施方式的對(duì)多值化有利的非易失性半導(dǎo)體存儲(chǔ)器(在電荷積蓄部的上下粒徑相互不同的2層積蓄部浮置柵極存儲(chǔ)器)的制造工序的剖面圖。如圖11(a)所示，在Si基板400上形成厚度Tox = Inm的熱氧化膜411、由粒徑 1. 5nm左右的Si納米微晶(第1導(dǎo)電性微粒)412a構(gòu)成的Si微晶層(第1微粒層)412、 厚度4nm的SW2等氧化膜413、由粒徑1. 5nm左右的Si納米微晶(第1導(dǎo)電性微粒)414a 構(gòu)成的Si微晶層(第1微粒層)414、厚度Inm的熱氧化膜415。作為隧道絕緣膜(第1柵極絕緣膜)410的各個(gè)層411 415的制作方法與之前的第2實(shí)施方式中圖5(a)所示的方法相同。接下來(lái)，如圖11(b)所示，通過(guò)LPCVD形成成為作為第1電荷積蓄層的下側(cè)浮置柵極421的厚度IOnm的多晶Si膜。接下來(lái)，通過(guò)CVD利用通過(guò)薄的2nm氧化膜451、453夾住兩側(cè)的厚度IOnm的鋁(氧化鋁)452形成的阻擋層450，并通過(guò)LPCVD形成成為作為第2 電荷積蓄層的上側(cè)浮置柵極422的厚度IOnm的多晶Si膜。接下來(lái)，在浮置柵極422上，形成厚度Inm的熱氧化膜431、由粒徑Inm左右的Si 納米微晶(第2導(dǎo)電性微粒)43 構(gòu)成的Si微晶層(第2微粒層)432、厚度4nm的氧化膜433、由粒徑Inm左右的Si納米微晶(第2導(dǎo)電性微粒)43 構(gòu)成的Si微晶層(第2微粒層)434、厚度Inm的熱氧化膜435。作為電極間絕緣膜(第2柵極絕緣膜)430的各個(gè)層 431 435的制作方法與之前的第2實(shí)施方式中圖5(b)所示的方法相同。此處，在形成了 a-Si膜厚程度的大小的晶體之后，希望維持表面能量為最小的晶體狀態(tài)，由于該傾向，在薄的Si納米膜厚中不易引起橫向的晶體生長(zhǎng)。因此，通過(guò)調(diào)整氮退火條件，能夠?qū)崿F(xiàn)以膜厚程度為典型的大小的Si納米微晶412a、4Ha、432a、43^的粒徑控制。接下來(lái)，如圖11(c)所示，在電極間絕緣膜430上，通過(guò)CVD堆積了成為柵電極440 的厚度200nm的η+型多晶Si層，之后，通過(guò)以抗蝕劑圖案為掩模的選擇蝕刻形成柵電極部。 之后，以劑量IX IO15CnT2、入射能量^feV注入磷，通過(guò)1000°C、10秒的高速退火，形成成為源極/漏極402、403的η+型擴(kuò)散層。由此，能夠形成可以維持低電壓高速寫(xiě)入并且改善存儲(chǔ)保持的、對(duì)微細(xì)化有利的浮置柵極型存儲(chǔ)器。。接下來(lái)，根據(jù)圖12(a) (c)的能帶圖，說(shuō)明本實(shí)施方式的構(gòu)造的存儲(chǔ)器對(duì)微細(xì)化有利的理由。圖12(a)示出存儲(chǔ)保持狀態(tài)、圖12(b)示出下側(cè)積蓄部寫(xiě)入電壓施加狀態(tài)、圖 12(c)示出上側(cè)積蓄部寫(xiě)入電壓施加狀態(tài)。在Si微晶的粒徑小時(shí)，Si微晶中的能壘ΔΕ大。因此，如圖12(a)所示，下側(cè)納米Si微晶412a、4Ha的的一方小于上側(cè)Si納米微晶43h、4;Ma的ΔΕ。為了向下側(cè)浮置柵極421進(jìn)行寫(xiě)入，如圖12(b)所示，從刪除狀態(tài)施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶412a、4Ha的ΔE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。此時(shí)，在下側(cè)浮置柵極421的相反側(cè)，信息電子被阻擋層450阻擋。另一方面，在上側(cè)浮置柵極422中，如圖12 (b)所示，由于Δ E高于Δ E1而存在勢(shì)壘，所以電子無(wú)法超過(guò)上側(cè)的Si納米微晶43加、 434a。即，沒(méi)有電荷的進(jìn)出。因此，能夠?qū)崿F(xiàn)僅向下側(cè)浮置柵極421的寫(xiě)入。
為了向上側(cè)浮置柵極422進(jìn)行寫(xiě)入，如圖12(c)所示，從刪除狀態(tài)相反地施加比圖 12(b)大的電壓即可。通過(guò)超過(guò)上側(cè)Si納米微晶43h、434a的ΔΕ，可以從柵極向上側(cè)浮置柵極422進(jìn)行高速寫(xiě)入。此時(shí)，在上側(cè)浮置柵極422的相反側(cè)，信息電子被阻擋層450阻擋。另一方面，在下側(cè)浮置柵極421中，如圖12(c)所示，AE1低于ΔΕ，所以超過(guò)勢(shì)壘而有可能引起向基板的過(guò)剩刪除。在發(fā)生過(guò)剩刪除的情況下，作為第2步驟，通過(guò)與圖12(b)相同的下側(cè)浮置柵極421的寫(xiě)入過(guò)程，消除過(guò)剩刪除量即可。以上，能夠?qū)崿F(xiàn)僅向上側(cè)的浮置柵極422的寫(xiě)入。為了向上下的浮置柵極421、422這兩方進(jìn)行寫(xiě)入，從上述的僅向上側(cè)浮置柵極 422的寫(xiě)入狀態(tài)，進(jìn)行圖12(b)所示的僅向下側(cè)浮置柵極421的寫(xiě)入即可。以上，通過(guò)幾次的脈沖電壓施加操作，能夠從刪除狀態(tài)，形成僅下側(cè)的寫(xiě)入、僅上側(cè)的寫(xiě)入、兩方寫(xiě)入的狀態(tài)。閾值電壓值分別不同，所以可知能夠多值化為(0、0)(1、0)(0、 1) (1、1)狀態(tài)。通過(guò)施加幾次脈沖電壓，還可以回到刪除狀態(tài)。例如，如果向與圖12(c)相反的相反方向施加相同大小的電壓，則形成從上側(cè)浮置柵極422向柵極的刪除，如果接著向與圖 12(b)相反的方向施加相同大小的電壓，則僅刪除下側(cè)浮置柵極421，而能夠設(shè)成兩方刪除的刪除狀態(tài)。在存儲(chǔ)保持狀態(tài)下，上下的浮置柵極421、422內(nèi)的信息電荷被由上下的Si微晶引起的能壘以及阻擋層450遮斷而被長(zhǎng)時(shí)間保持。因此，能夠在低電壓下維持高速的寫(xiě)入并且實(shí)現(xiàn)多值存儲(chǔ)器。在上述中，每1個(gè)存儲(chǔ)器元件是4值，但還可以與前面的第3實(shí)施方式同樣地，有利地增加每個(gè)元件的比特?cái)?shù)，本實(shí)施方式成為對(duì)多值化有利的非易失存儲(chǔ)器元件。另外，在本實(shí)施方式中，也可以與之前第2實(shí)施方式的說(shuō)明同樣地，使溝道側(cè)的Si 納米微晶412a、4Ha的大小與柵極側(cè)的Si納米微晶432a、43^的大小的關(guān)系相逆，Si納米微晶41 和414a、以及Si納米微晶43 和43 也可以是不同的粒徑。另外，在本實(shí)施方式中，如在溝道側(cè)具有Si微晶層412、414，且在柵極側(cè)具有Si微晶層432、434這樣地，分別具有各2層的Si微晶層，但也可以是一層。作為例子，圖13示出僅具有Si微晶層412、432的例子。只要省略Si微晶層414以及氧化膜415和Si微晶層434以及氧化膜435就能形成。在圖13那樣的情況下，為了向下側(cè)浮置柵極421進(jìn)行寫(xiě)入，通過(guò)從刪除狀態(tài)向柵極正方向施加適合的寫(xiě)入電壓，電子超過(guò)下側(cè)Si納米微晶41 的ΔE1，從而能夠?qū)崿F(xiàn)高速寫(xiě)入。此時(shí)，在浮置柵極421的相反側(cè)，信息電子被阻擋層450阻擋。另一方面，在上側(cè)浮置柵極422中，由于ΔΕ高于AE1而存在勢(shì)壘，所以無(wú)法超過(guò)上側(cè)的Si納米微晶432a，所以沒(méi)有電荷的進(jìn)出。因此，能夠?qū)崿F(xiàn)僅向下側(cè)浮置柵極421的寫(xiě)入。如果用價(jià)帶側(cè)的空穴觀察，則針對(duì)空穴在Si微晶中也形成能壘、并且粒徑越小能壘也同樣地越高。為了向上側(cè)浮置柵極422進(jìn)行寫(xiě)入，從刪除狀態(tài)向柵極負(fù)方向施加適合的電壓，對(duì)于上側(cè)Si納米微晶43 的AEh°le，可以使空穴從電荷積蓄部向柵極越過(guò)并行進(jìn)。此時(shí)，在浮置柵極422的相反側(cè)，信息電荷被阻擋層450阻擋。另一方面，在下側(cè)浮置柵極421中，AE1ht5lM氏于ΔΕω%所以有可能超過(guò)勢(shì)壘而從基板向浮置柵極421注入空穴而引起過(guò)剩刪除。在發(fā)生過(guò)剩刪除的情況下，作為第2步驟，通過(guò)利用適合的柵極正電壓的僅向下側(cè)浮置柵極421的寫(xiě)入過(guò)程，消除過(guò)剩刪除量即可。以上，能夠?qū)崿F(xiàn)僅向上側(cè)浮置柵極422的寫(xiě)入。為了向上下的浮置柵極421、422這兩方進(jìn)行寫(xiě)入，從上述僅向上側(cè)浮置柵極422 的寫(xiě)入狀態(tài)，進(jìn)行僅向下側(cè)浮置柵極421的寫(xiě)入即可。以上，通過(guò)幾次的脈沖電壓施加操作，同樣地，能夠從刪除狀態(tài)形成僅下側(cè)的寫(xiě)入、僅上側(cè)的寫(xiě)入、兩方寫(xiě)入的狀態(tài)。在圖13中，設(shè)為氧化膜413、433厚4nm，但它們還能夠薄為lnm。這可以通過(guò)省略利用LPCVD堆積氧化膜厚來(lái)形成。在該情況下，可以進(jìn)行與第3實(shí)施方式同樣的多值動(dòng)作。 在寫(xiě)入刪除時(shí)，通過(guò)施加適合的電壓，電子超過(guò)下側(cè)Si微晶41 的Δ仏，從而能夠?qū)崿F(xiàn)僅下側(cè)積蓄部的寫(xiě)入刪除。另一方面，通過(guò)施加稍大的電壓，電子超過(guò)ΔΕ，從而進(jìn)行向上側(cè)積蓄部的寫(xiě)入刪除。在此時(shí)存在向下側(cè)的電荷進(jìn)出的情況下，還能夠通過(guò)僅下側(cè)的寫(xiě)入刪除來(lái)消除，這一點(diǎn)也與上述圖10相同。另外，在存儲(chǔ)保持時(shí)，電子需要超過(guò)勢(shì)壘ΔΕρΔΕ，所以能夠按照exp(AE/kBT)實(shí)現(xiàn)長(zhǎng)時(shí)間存儲(chǔ)保持。在該情況下，需要在Si微晶中沒(méi)有間隙地形成的更精密的過(guò)程條件輸
出ο這樣，作為電荷積蓄部而具有2層的浮置柵極421、422，并在上下具有粒徑不同的 Si微晶，并且上下夾住各Si微晶層的至少一方的氧化膜薄至Inm左右，從而能夠得到對(duì)多值化有利的存儲(chǔ)器構(gòu)造。(第5實(shí)施方式)圖14(a) (c)是示出本發(fā)明的第5實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器(在阻擋層內(nèi)具有極微小Si微晶層的MONOS型存儲(chǔ)器)的制造工序的剖面圖。首先，如圖14(a)所示，在Si基板500上形成厚度Tox = 5nm的隧道氧化膜(第 1柵極絕緣膜)510，并在其上通過(guò)LPCVD裝置形成作為電荷積蓄部的厚度5nm的Si氮化膜 520，進(jìn)而在其上通過(guò)CVD形成6nm的鋁(氧化鋁)560。接下來(lái)，通過(guò)CVD形成Inm的SW2 等氧化膜531，進(jìn)而堆積1. 3nm的a-Si層。之后，通過(guò)熱氧化在a_Si層的表面形成Inm的 SiO2等氧化膜533，從而設(shè)為厚度0. Snm的a-Si層成為用厚度Inm的氧化膜531、533夾住上下兩側(cè)的狀態(tài)。如果在該狀態(tài)下在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則a-Si層成為由 0. Snm的Si納米微小晶體(導(dǎo)電性微粒)53 構(gòu)成的Si微晶層(微粒層)532。由此，形成用氧化膜531、533夾住了 Si微晶層532的阻擋絕緣膜(第2柵極絕緣膜)530。接下來(lái)，如圖14(b)所示，在阻擋絕緣膜530上通過(guò)CVD堆積成為柵電極540的厚度200nm的η+型多晶Si層，以抗蝕劑圖案為掩模進(jìn)行選擇蝕刻，從而形成柵極構(gòu)造部。之后，以劑量1 X IO15CnT2、入射能量^feV注入磷，通過(guò)1000°C、10秒的高速退火，形成成為源極/漏極區(qū)域502、503的η.型擴(kuò)散層。由此，能夠形成對(duì)微細(xì)化有利的存儲(chǔ)器裝置。接下來(lái)，根據(jù)圖15(a) (b)的能帶圖，說(shuō)明本實(shí)施方式的構(gòu)造的存儲(chǔ)器對(duì)微細(xì)化有利的理由。圖15(a)示出寫(xiě)入電壓施加狀態(tài)的隧道膜的帶圖、圖15(b)示出寫(xiě)入電壓施加狀態(tài)的氧化膜/Si微晶層/氧化膜的帶圖。在隧道膜具有通常的Si氧化膜的存儲(chǔ)器中，作為阻擋層經(jīng)常使用High-k膜、以及 High-k膜和氧化膜的層疊構(gòu)造。在將Si氮化膜那樣的包含大量的陷阱的絕緣膜作為電荷積蓄部的MONOS型存儲(chǔ)器的情況下，作為阻擋層中使用的High-k膜材料經(jīng)常使用鋁。因此， 本實(shí)施方式是在阻擋層中包括0. Snm的極微小粒徑的Si微晶層的MONOS型存儲(chǔ)器。對(duì)于柵電極MO的正下的阻擋絕緣膜530 (氧化膜/Si微晶層/氧化膜)的層疊構(gòu)造，在寫(xiě)入刪除時(shí)，與隧道氧化膜510相比，能夠使電流更難以通過(guò)。因此，在本實(shí)施方式中，能夠進(jìn)一步強(qiáng)化阻擋層中的絕緣性，所以相應(yīng)地，能夠減小作為High-k膜的鋁膜560的膜厚。因此，能夠使整體的阻擋層的有效膜厚薄膜化，所以成為對(duì)存儲(chǔ)器元件微細(xì)化有利的構(gòu)造。說(shuō)明在寫(xiě)入刪除時(shí)，相比于氧化膜，氧化膜lnm/Si微晶/氧化膜Inm使電流更難以通過(guò)的理由。寫(xiě)入刪除中的典型的電場(chǎng)在NAND閃存等的情況下，大致為13MV/cm左右， 所以相比于5nm的氧化膜，該電場(chǎng)值下的電流在氧化膜lnm/Si微晶/氧化膜Inm層疊構(gòu)造的一方更小即可。在5nm氧化膜的情況下，如圖15(a)所示，隧道勢(shì)壘成為通過(guò)三角勢(shì)能的 FN電流，所以作為一般的FN隧道的有效質(zhì)量值0. 46，在13MV/cm下大致為lA/cm2。另一方面，在氧化膜lnm/Si微晶/氧化膜Inm的情況下，如圖15(b)所示，成為通過(guò)了由Si微晶引起的能壘ΔΕ的電流。處理通過(guò)這樣的2重接合的電流的理論被稱(chēng)為正統(tǒng)理論(Orthodox theory) 0整體的隧道電流是針對(duì)僅兩側(cè)氧化膜的隧道電流，對(duì)Si微晶中的有效能壘Δ Eeff乘以exp (-AEeff/kBT)而得到的值(此處，kB是波爾茲曼常數(shù)，T為絕對(duì)溫度且在通常室溫下是300K左右)。另外，根據(jù)圖15(b)，AEeff= ΔE-13[MV/cm]XToxXq(Tox是薄的氧化膜厚lnm、 q是基本電荷)。即，如果設(shè)為Inm氧化膜的隧道電阻值R，則電流大致以{13MV/cmX 2Tox/ OR)} Xexp{-(AE_13MV/cmXToxXq)/kBT}來(lái)提供。此處，在氧化膜的作為直接隧道電流的一般的理論式的西蒙斯(Simons)的表達(dá)式中，將膜厚薄時(shí)的一般的有效質(zhì)量設(shè)為0.3左右，從而能夠計(jì)算隧道電阻R。能壘ΔΕ是對(duì)Si微小晶體中的庫(kù)侖阻塞能量和量子限制能量相加而得到的。相對(duì)Si微晶的大小(直徑)d，庫(kù)侖阻塞能量是q2/ (2 π d ε ) ( ε是氧化膜的介電常數(shù))，量子限制在xyz這3方向上合起來(lái)估計(jì)為3 X {h2/(8meffd2)]0此處，h是普朗克常數(shù)、mrff是在Si的傳導(dǎo)帶電子有效質(zhì)量?jī)?nèi)、提供最低能量狀態(tài)的重的一方的有效質(zhì)量。以上，能夠估計(jì)針對(duì)Si微晶d的電流，如圖16所示，如果粒徑d小于約lnm，則在 5nm氧化膜的13MV/cm下可以小于ΙΑ/cm2。因此，如果將Si納米微晶層532的粒徑形成為小于lnm，則能夠期待相比于隧道氧化膜510，530的(氧化膜/Si微晶膜/氧化膜)層疊構(gòu)造的一方使電流更難以通過(guò)，能夠作為阻擋膜發(fā)揮功能。圖16是示出基于正統(tǒng)理論的、13MV/cm電場(chǎng)施加時(shí)的氧化膜/Si微晶層/氧化膜電流密度的Si微晶層粒徑依賴(lài)性的圖。假設(shè)為在氧化膜中Si微晶孤立而計(jì)算能壘ΔΕ。 實(shí)際上，在Si微晶層內(nèi)以稠密的密度制作，所以由于Si微晶間相互作用，在相同的粒徑下， 相比于氧化膜中孤立的Si微晶，能壘變小，電流阻擋效果變小。因此，實(shí)際上在最大限度的粒徑Inm下，絕緣效果不足，而需要更小的粒徑控制。圖16所示的Inm左右以下這樣的目標(biāo)是為了得到比隧道氧化膜大的絕緣性而所需最低限的上限。另外，在本實(shí)施方式中，氧化膜lnm/Si微晶/氧化膜Inm層疊構(gòu)造處于柵極側(cè)，所以成為具有主要加強(qiáng)刪除中的阻擋絕緣性的效果的結(jié)構(gòu)。如果是在電荷積蓄部側(cè)具有Si 微晶的結(jié)構(gòu)，則能夠主要加強(qiáng)針對(duì)寫(xiě)入的阻擋層效果。作為例子，圖17示出處于兩側(cè)的結(jié)構(gòu)。在形成了電荷積蓄部520之后，追加形成氧化膜571、Si微晶層572、氧化膜573即可。 如果是圖17的構(gòu)造，則能夠與寫(xiě)入刪除一起加強(qiáng)阻擋層效果。在本實(shí)施方式中，是在Si微晶層532的兩側(cè)存在氧化膜531、533的結(jié)構(gòu)，但也可以是沒(méi)有非載流子注入側(cè)的氧化膜531，而在High-k膜(鋁)560上直接存在Si納米微晶層532的結(jié)構(gòu)。省略氧化膜531的制作即可。在該情況下，鋁比氧化膜的勢(shì)障更低，所以存在Si微晶中的能壘△ E在相同的粒徑下變低，需要粒徑更小的材料的可能性。如圖15(a) (b)以及圖16所示，可以使用Si微晶層來(lái)形成比通常的隧道Si氧化膜更強(qiáng)的絕緣性。因此，在本實(shí)施方式、圖17所示的例子中，即使是沒(méi)有作為High-k阻擋層部分的鋁膜560的結(jié)構(gòu)，也能夠作為阻擋層。在該情況下，需要能夠?qū)崿F(xiàn)極微小粒徑、和間隙非常少的密度控制的更精密的過(guò)程條件輸出。這樣，在阻擋層中，通過(guò)設(shè)為具有最低Inm以下的微小粒徑的Si微晶層，并且上下夾住Si微晶層的至少一方的氧化膜薄Inm左右，從而能夠得到使阻擋層薄膜化了的對(duì)微細(xì)化有利的存儲(chǔ)器裝置。(第6實(shí)施方式)圖18(a) (b)是示出本發(fā)明的第6實(shí)施方式的非易失性半導(dǎo)體存儲(chǔ)器(Si微晶層阻擋層浮置柵極存儲(chǔ)器)的制造工序的剖面圖。如圖18(a)所示，在Si基板600上形成厚度Tox = Snm的隧道氧化膜(第1柵極絕緣膜)610，并在其上通過(guò)LPCVD裝置形成作為電荷積蓄部的厚度IOnm的多晶Si膜620。 接下來(lái)，通過(guò)CVD形成Inm的SW2等氧化膜671，進(jìn)而堆積1. 3nm的a-Si層，并在其上通過(guò)熱氧化形成Inm的氧化膜673。由此，a-Si層的厚度是0. 8nm，成為用厚度Inm的氧化膜 671、673夾住上下兩側(cè)的狀態(tài)。如果在該狀態(tài)下在氮?dú)夥罩羞M(jìn)行950°C的高溫退火，則a-Si層成為由0. Snm尺寸的Si納米微小晶體67 構(gòu)成的Si微晶層672。之后，通過(guò)LPCVD層疊8nm的鋁膜660。進(jìn)而，通過(guò)CVD形成Inm的SW2等氧化膜631，堆積1. 3nm的a-Si層，并在其上通過(guò)熱氧化在 a-Si層的表面形成Inm的氧化膜633。如果在該狀態(tài)下在氮?dú)夥罩羞M(jìn)行950°C的高溫退火， 則a-Si層成為由0. 8nm尺寸的Si納米微小晶體63 構(gòu)成的Si微晶層632。接下來(lái)，如圖18(b)所示，通過(guò)CVD堆積成為柵電極640的厚度200nm的η+型多晶 Si層，通過(guò)以抗蝕劑圖案為掩模的選擇蝕刻形成柵極構(gòu)造部。之后，以劑量IX IO15CnT2、入射能量^ieV注入磷，通過(guò)1000°C、10秒的高速退火，形成成為源極/漏極區(qū)域602、603的 n+型擴(kuò)散層。由此，能夠形成對(duì)微細(xì)化有利的存儲(chǔ)器裝置。接下來(lái)，說(shuō)明本實(shí)施方式的構(gòu)造的存儲(chǔ)器對(duì)微細(xì)化有利的理由。在隧道膜中具有通常的Si氧化膜的存儲(chǔ)器中，作為阻擋層經(jīng)常使用High-k膜、以及High-k膜和氧化膜的層疊構(gòu)造。在本實(shí)施方式中，與前面的第5實(shí)施方式同樣地使用了鋁。因此，本實(shí)施方式是在阻擋層中包括0. Snm的極微小粒徑的Si微晶層的浮置柵極存儲(chǔ)器。在寫(xiě)入刪除時(shí)，與隧道氧化膜620相比電荷積蓄部620與柵電極640之間的Inm 氧化膜/0. SnmSi微晶膜/Inm氧化膜的層疊構(gòu)造能夠使電流更難以通過(guò)。因此，在本實(shí)施方式中，可以使阻擋層中的絕緣性進(jìn)一步強(qiáng)化，所以相應(yīng)地能夠減小High-k膜660的膜厚。 因此，能夠使整體的阻擋層的有效膜厚薄膜化，所以成為對(duì)存儲(chǔ)器元件微細(xì)化有利的構(gòu)造。Si微晶膜構(gòu)造630、670相比于氧化膜610在寫(xiě)入刪除時(shí)使電流更難以通過(guò)的理由與第5實(shí)施方式中的說(shuō)明相同，其原因?yàn)椋绻亲畹虸nm以下的微小粒徑的Si微晶層，則在寫(xiě)入刪除時(shí)能夠得到比氧化膜更強(qiáng)的絕緣性，能夠作為阻擋層發(fā)揮功能。在本實(shí)施方式中，使Si微晶63 和67 的粒徑成為相互相同的0. 8nm，但只要
17是Inm以下，在寫(xiě)入刪除時(shí)，就能夠分別作為阻擋層發(fā)揮功能，所以在63 和67 中也可以是相互不同的粒徑。例如，也可以是Si微晶67 的粒徑為0. 7nm、且Si微晶63 的粒徑為0. 等。在本實(shí)施方式中，在High-k阻擋層材料中與第5實(shí)施方式同樣地使用了鋁，但即使是其他High-k材料也能得到完全同樣的效果。特別，在將多晶Si那樣的浮置柵電極作為電荷積蓄部的情況下，作為High-k阻擋層材料經(jīng)常使用Si氮化膜，在阻擋層中使用 ONO (氧化膜/氮化膜/氧化膜層疊構(gòu)造)、N0N0N (氮化膜/氧化膜/氮化膜/氧化膜/氮化膜層疊構(gòu)造)等。在代替鋁660而使用氮化膜的情況下，代替鋁的形成而通過(guò)LPCVD形成8nm的Si氮化膜即可。在本實(shí)施方式中，包括有2層的Si微晶層632、672，但即使是一層也可以期待效果。作為例子，圖19示出僅有Si微晶層632的情況。通過(guò)省略形成Si微晶層672以及氧化膜673，能夠形成該構(gòu)造。進(jìn)而，還能夠省略形成氧化膜671。在圖19那樣的情況下，主要在刪除中，相比于利用5nm隧道氧化膜610的來(lái)自電荷積蓄部的電子釋放，如圖16所示， 來(lái)自柵極的電子注入更小，所以能夠作為阻擋層發(fā)揮功能。如圖16所示，可以使用Si微晶層得到比通常的隧道Si氧化膜更強(qiáng)的絕緣性。因此，在本實(shí)施方式、圖19所示的例子中，即使是沒(méi)有作為High-k阻擋層部分的鋁660、氮化膜的結(jié)構(gòu)，也能夠作為阻擋層。在該情況下，需要能夠?qū)崿F(xiàn)極微小粒徑、和間隙非常少的密度控制的更精密的過(guò)程條件輸出。(最佳條件的說(shuō)明)接下來(lái)，說(shuō)明用于發(fā)現(xiàn)本發(fā)明的效果的幾個(gè)優(yōu)選的條件。另外，以下，以作為夾住導(dǎo)電性微粒的絕緣膜使用了氧化膜的情況的例子進(jìn)行說(shuō)明，但即使是氧化膜以外的絕緣膜也可以同樣地應(yīng)用。本發(fā)明使用隧道絕緣膜中的例如Si納米微晶那樣的導(dǎo)電性微小粒子中的、經(jīng)由了通過(guò)載流子的限制而形成的能量能級(jí)的隧道現(xiàn)象。即，利用如下情況在導(dǎo)電性微粒內(nèi)的ΔΕ的能量范圍內(nèi)，不存在量子力學(xué)的狀態(tài)，所以在如存儲(chǔ)保持時(shí)那樣ΔΕ遮斷載流子的往返的情況下，除了能量上超過(guò)ΔΕ的勢(shì)壘而行進(jìn)以外，沒(méi)有其他穿過(guò)的選項(xiàng)。這在導(dǎo)電性微粒中的能量等級(jí)Δ E大于熱波動(dòng)kBT (kB是波爾茲曼常數(shù)、T是絕對(duì)溫度，在室溫下kBT是 26meV左右)的情況下，效果明顯。ΔΕ在導(dǎo)電性微粒是金屬材料的情況下由庫(kù)侖阻塞能量決定、在半導(dǎo)體的情況下由庫(kù)侖阻塞能量和量子限制能量決定。如果導(dǎo)電性微粒是球形或者接近球的形狀，則在將粒徑(直徑)設(shè)為d時(shí)，作為ΔE的主要原因之一的庫(kù)侖阻塞能量大致以q/O π ed)來(lái)提供。此處，q是基本電荷、ε是隧道絕緣膜材料的介電常數(shù)?？梢允褂闷鋪?lái)估計(jì)導(dǎo)電性微粒的大小d的期望的范圍。本發(fā)明中使用的導(dǎo)電性微粒的粒徑d優(yōu)選滿(mǎn)足qA2 π ε d) > kBT、8卩d < dmax = q/(2Ji ekBT)。在作為典型的隧道絕緣膜的Si氧化膜的情況下，是dmax = 30nm。在Si納米微晶那樣的半導(dǎo)體的情況下，優(yōu)選量子限制的能量也大于熱波動(dòng)kBT。量子限制在xyz這3方向上合起來(lái)被估計(jì)為3X {h2/(8meffd2)}。此處，h是普朗克常數(shù)、mrff是由帶構(gòu)造決定的電子有效質(zhì)量。因此，相比于3X{h2/(8mrffd2)] >kBT，更優(yōu)選為d < dmax2 = {3h2/(8meffkBT)}1/20在最典型的Si納米微晶的情況下，mrff是在Si中的傳導(dǎo)帶電子有效質(zhì)量?jī)?nèi)、提供最低能量狀態(tài)的重的一方的有效質(zhì)量，是dmaX2 = 6. 5nm。另夕卜，納米微晶粒徑的下限被認(rèn)為是Si原子尺寸的0. 3nm左右。本發(fā)明利用在載流子想要穿過(guò)夾住Si納米微晶的至少一方的薄的氧化膜時(shí)，在超過(guò)Si納米微晶中的勢(shì)壘時(shí)變?yōu)楦咚?，在沒(méi)有超過(guò)時(shí)被阻擋的情況。因此，如果至少一方的薄的氧化膜自身過(guò)厚，則在超過(guò)勢(shì)壘時(shí)，由于隧道膜自身的電阻而不會(huì)成為足夠高速。寫(xiě)入時(shí)的典型的電場(chǎng)是13MV/cm = 1. 3V/nm左右。因此，如果例如夾住Si納米微晶的至少一方的薄的氧化膜是2. 4nm,則在1. 3V/nm的電場(chǎng)中，Si氧化膜的傳導(dǎo)帶勢(shì)能的高低是3. IeV, 所以隧道勢(shì)能成為上述圖15(a)所示的三角勢(shì)能。因此，事實(shí)上與氧化膜自身的FN隧道相同，無(wú)法實(shí)現(xiàn)充分高速的寫(xiě)入。因此，如果夾住Si納米微晶的至少一方的薄的氧化膜比 2. 4nm薄，則能夠比氧化膜更高速。這樣，在盡可能減小與Si微晶層相接地制作的薄的隧道氧化膜厚時(shí)，隧道電阻變得更低，所以例如在粒徑大的一側(cè)，對(duì)高速寫(xiě)入刪除有利。另外，例如，為了在粒徑小的一側(cè)也阻擋，盡可能減小薄的隧道氧化膜厚更有利。即，在變薄時(shí)，在同一電場(chǎng)下實(shí)效能壘(圖 15(b)的AEeff)變得更高，所以是有利的。因此，在典型的情況下，使夾住Si納米微晶的至少一方的薄的氧化膜成為可控制的最薄的氧化膜厚?？煽刂频淖畋〉难趸ず裢ǔＪ?Inm左右。在第1 第4實(shí)施方式中，利用電荷積蓄部的上下的Si納米微晶的粒徑的差異， 根據(jù)需要將粒徑小的一側(cè)用作阻擋層。在電荷積蓄部上下的Si微晶層的下側(cè)薄的情況下， 為了去掉圖3(b)所示那樣的寫(xiě)入時(shí)的能量的壁而高速化，必須對(duì)隧道膜施加ΔΕ/qToxl 以上的電場(chǎng)。此處，將下側(cè)(粒徑大的一側(cè))Si微晶層(圖1的112、圖5的212、圖8的 312、圖11的412)的能壘設(shè)為Δ E1、將溝道側(cè)隧道膜(圖1的111、圖5的211、圖8的311、 圖11的411)的膜厚、即薄的一方的膜厚設(shè)為T(mén)oxl。接下來(lái)，將上側(cè)(粒徑小的一側(cè))Si微晶層(圖1的132、圖5的232、圖8的432、 圖11的432)的能壘設(shè)為ΔΕ(> AE1)、將積蓄部側(cè)隧道膜(圖1的131、圖5的231、圖 8的331、圖11的431)的膜厚、即薄的一方的膜厚設(shè)為T(mén)ox時(shí)，經(jīng)由上述下側(cè)Si微晶層的施加用于高速寫(xiě)入的最低電場(chǎng)ΔΕ/qToxl時(shí)的相對(duì)電荷積蓄部的上側(cè)Si微晶層的能壘是 AE-AE1X (Tox/Toxl)。為了在該能壘下作為阻擋層發(fā)揮功能，其大小大于熱波動(dòng)的能量 kBT是最低限要求。艮P，Δ E- Δ E1X (Tox/Toxl) > kBT是最低限要求的能量差。在作為能壘主要原因的庫(kù)侖阻塞能量qA2 η ε d)中，導(dǎo)出與粒徑相關(guān)的條件。將下側(cè)(粒徑大的一側(cè))Si微晶的粒徑設(shè)為Cl1 [nm]、將上側(cè)(粒徑小的一側(cè))Si微晶的粒徑設(shè)為d[nm]，Cl1 > dX (Tox/Toxl)/{l-kBT (2 π ε d) /q}是期望的粒徑差。在盡可能減小薄的隧道氧化膜厚時(shí)，隧道電阻變得更低，所以例如在粒徑大的一側(cè)，對(duì)高速寫(xiě)入有利，因?yàn)樵诹叫〉囊粋?cè)進(jìn)行阻擋，在同一電場(chǎng)下能壘變高，所以是有利的。因此，通常預(yù)想可控制的最薄的氧化膜厚(預(yù)想為Inm左右)，認(rèn)為T(mén)ox 和Toxl大致相等的情況是典型的。因此，最低限要求的能量差為Δ E- Δ E1 > kBT最低限要求的粒徑差
Cl1 > d/{l-kBT(2 π ε d)/q}是典型的條件。此處，如果設(shè)為隧道絕緣膜部是Si氧化膜、ε是Si氧化膜的介電常數(shù)、且為室溫，則成為Cl1 > d/(l-d/30nm)。在上述物理學(xué)的條件AE-AE1 > kBT中，作為厚度Tox [nm]、Toxl [nm]，即使考慮可控制的最薄的Si氧化膜厚Inm左右的情況，超過(guò)上側(cè)的能壘的電場(chǎng)、與超過(guò)下側(cè)的能壘的電場(chǎng)之差仍為(AE/qT0X)-(A&/qT0Xl) > 0.沈[MV/cm]。通過(guò)該差，根據(jù)需要使粒徑小的一側(cè)作為阻擋層發(fā)揮功能是本發(fā)明的特征。但是，寫(xiě)入刪除時(shí)的施加到隧道膜的電場(chǎng)大致是13MV/cm左右，所以該差僅為百分之幾，對(duì)于得到效果并不充分。因此，優(yōu)選使ΔΕ和 AE1之差相對(duì)地進(jìn)一步增大。如果電場(chǎng)差是lMV/cm( = 0. lV/nm)以上，則得到10%左右以上的效果，從而更優(yōu)選。即，更優(yōu)選為Δ E/qTox- Δ E/qToxl 彡 0. lV/nm、即AE-AE1X (Tox/Toxl) ^ 0. 1 [eV/nm] XTox0在粒徑中Cl1 ^ dX (Tox/Toxl)/{1-0. 1 [eV/nm] XTox(2 π ε d)/q}是更優(yōu)選的條件。如果考慮在典型的可控制的最薄的膜厚彼此中Tox = Toxl = Inm的情況，則更優(yōu)選為AE-AE1 ^ 0. 1 [eV]Cl1 彡 d/ {1-0. 1 [eV] X (2 η ε d) /q}此處，如果設(shè)為隧道絕緣膜部是Si氧化膜、ε是Si氧化膜的介電常數(shù)、且是室溫， 則成為 Cl1 > d/(l-d/8nm)。進(jìn)而，如果電場(chǎng)降低的效果是2MV/cm( = 0. 2V/nm)以上，則有望得到20%左右的電場(chǎng)差下的阻擋層效果，從而更有選。即，更優(yōu)選為Δ E- Δ E1X (Tox/Toxl)彡 0· 2 [eV/nm] X Tox。在粒徑中Cl1 ^ dX (Tox/Toxl)/{1-0. 2[eV/nm] XTox(2 π ε d)/q}是更優(yōu)選的條件。如果考慮在典型的可控制的最薄的膜厚彼此中Tox = Toxl = Inm的情況，則更優(yōu)選為AE-AE1 ^ 0. 2[eV]Cl1 彡 d/{l-0. 2[eV] X (2 η ε d)/q}此處，如果設(shè)為隧道絕緣膜部是Si氧化膜、ε是Si氧化膜的介電常數(shù)、且是室溫， 則成為 Cl1 > d/(l-d/4nm)。本發(fā)明利用通過(guò)Si微晶的高能壘得到的寫(xiě)入刪除時(shí)的阻擋效果，用于存儲(chǔ)器元件的微細(xì)化、多值化。在電荷積蓄部下側(cè)的溝道面上的薄的氧化膜上、和電荷積蓄部上側(cè)的與電荷積蓄部上相接的薄的氧化膜上這兩方有Si微晶層，如果兩者的粒徑不同，則能夠?qū)⒛骋环接米髯钃跄ぁ；蛘撸陔姾煞e蓄部下側(cè)的與電荷積蓄部下相接的薄的氧化膜下、和電荷積蓄部上側(cè)的與柵極下相接的薄的氧化膜下這兩方有Si微晶層，如果兩者的粒徑不同， 則能夠?qū)⒛骋环接米髯钃跄??；蛘?，在與通常的隧道Si氧化膜夾著電荷積蓄部而相反一側(cè)的high-k阻擋層構(gòu)造中，如果包括Si微晶層的粒徑小于Inm的Si微晶層，并隔著Inm左右的薄的氧化膜而與柵極或者電荷積蓄部相接地形成Si微晶層，則能夠使High-k阻擋層構(gòu)造的絕緣性進(jìn)一步強(qiáng)化。在第1 第6實(shí)施方式中，在隧道絕緣膜材料中使用了 Si氧化膜，但即使是其他絕緣體材料也能夠得到等同效果。夾住Si納米微晶的至少一方的薄的隧道膜即使是Si氧化膜以外的材料，只要其是隧道電阻小于2. 4nm的Si氧化膜的材料、膜厚，則能夠得到相同的效果。厚的一方的隧道膜即使不是Si氧化膜，也能夠得到同樣的效果。特別地，在膜厚厚時(shí)，能夠設(shè)成層疊構(gòu)造。例如，通過(guò)使第2實(shí)施方式的氧化膜233、圖4的氧化膜133成為如ONO (氧化膜/氮化膜/氧化膜)層疊構(gòu)造、OAO (氧化膜/鋁/氧化膜)那樣，用氧化膜夾住介電常數(shù)高的High-k膜材料的構(gòu)造，能夠進(jìn)一步提高作為阻擋層的功能。在第4和第6實(shí)施方式中，作為2層的電荷積蓄部之間的阻擋絕緣膜322、450，使用了鋁、OAO (氧化膜/鋁/氧化膜)層疊構(gòu)造，但也可以是ONO (氧化膜/氮化膜/氧化膜) 層疊構(gòu)造、其他絕緣膜材料、及其層疊構(gòu)造。對(duì)于上下的Si微晶的粒徑的設(shè)計(jì)，由于都比氧化膜更易于進(jìn)行寫(xiě)入刪除，所以在該情況下，僅Si氧化膜也可以。另外，還能夠?qū)⒘奖? 層電荷積蓄部的上下的Si微晶小的Si微晶層用作阻擋層構(gòu)造322、450。作為存儲(chǔ)器為了得到充分的效果，電荷積蓄部?jī)?yōu)選覆蓋溝道整個(gè)面。進(jìn)而，為了更高效地得到超過(guò)了勢(shì)壘時(shí)的高速性、和未超過(guò)越時(shí)的絕緣性，本發(fā)明的Si納米微晶也優(yōu)選覆蓋電荷積蓄部(溝道)的大致整個(gè)面。上述討論中的能壘ΔΕ、AE1、粒徑CUd1中，存在由于Si微晶層中或多或少存在粒徑偏差而引起的分布。因此，在本說(shuō)明書(shū)中記載的ΔΕ、 AE1、與粒徑d、Cl1相關(guān)的條件是各Si微晶層中的平均值。另外，在上述討論中，作為導(dǎo)電性微粒的粒徑d、Cl1，設(shè)為球或者接近球的形狀的直徑，但實(shí)際上不限于嚴(yán)密的球形。在球形的情況下，相對(duì)直徑d，自容量成為Cself= π ed, 因此，庫(kù)侖阻塞能量大致通過(guò)qA2Cself) =q/(2Ji ε d)來(lái)提供。在導(dǎo)電性納米微粒的形狀并不接近球的情況下，能夠針對(duì)根據(jù)該導(dǎo)體形狀而決定的自容量Cself，通過(guò)d = Cself/ (η O確定有效的粒徑d。如果將Si微晶層的Si納米微晶的平均粒徑設(shè)為d，則每一個(gè)的平均俯視剖面積是 π d2/4，所以如果設(shè)為完全無(wú)間隙地形成，則面密度是平均俯視剖面積的倒數(shù)即4/( π d2)。 這被認(rèn)為是Si微晶面密度的上限。為了充分體現(xiàn)作為本發(fā)明中使用的阻擋層的效果而優(yōu)選的面密度優(yōu)選基本上稠密且為4/(Jid2)附近。如果Si微晶層包覆10%的溝道面，則有望提高10%左右的阻擋絕緣膜。因此，期望的面密度的下限是4/(10π(12)。同樣地，如果 Si微晶包覆20%的溝道面，則有望提高20%左右的阻擋絕緣膜。因此，更優(yōu)選的面密度的下限是 4/(5 Jid2)。(變形例)另外，本發(fā)明不限于上述各實(shí)施方式，而能夠在不脫離其要旨的范圍內(nèi)進(jìn)行各種變形來(lái)實(shí)施。在第1、3、5實(shí)施方式中，絕緣膜內(nèi)的Si微晶層是各1層的構(gòu)造，在第2、4、6的實(shí)施方式中，絕緣膜內(nèi)的Si微晶層是各2層的構(gòu)造，但也能夠構(gòu)成為上下某一方是1層的Si 微晶層、另一方是2層的Si微晶層。在第1 第6實(shí)施方式中，在電荷積蓄部之上或者之下的絕緣膜內(nèi)，Si微晶層最大是2層。但是，即使在2層之間存在第3層以上的Si微晶層，只要在溝道側(cè)、電荷積蓄部下側(cè)、電荷積蓄部上側(cè)、柵極側(cè)附近的Si微晶層中存在粒徑的大小差異，則都能夠同樣地適時(shí)地作為阻擋層發(fā)揮功能。
在第1 第6實(shí)施方式中，利用能夠?qū)Ω采w溝道整個(gè)面的薄膜a-Si加熱的Si微晶來(lái)制作了 Si微晶層，但只要是能夠控制稠密的粒徑偏差的形成方法，則還可以使用其他方法。另外，向浮置柵極供給信息電荷的供給源是溝道半導(dǎo)體，但即使控制柵電極的n+型 Si成為供給源，效果也相同。進(jìn)而，不限于基于η型MOSFET的非易失性半導(dǎo)體存儲(chǔ)器，基于 P型MOSFET的非易失性半導(dǎo)體存儲(chǔ)器也可以同樣地構(gòu)成。另外，在實(shí)施方式中，在電荷積蓄部使用了 Si氮化膜、η+型多晶Si，但也可以是其他能夠進(jìn)行電荷積蓄的材料。其中，如果積蓄信息電荷的能量能級(jí)在能量上不低于存在于上下的某個(gè)Si微晶的能壘，則體現(xiàn)不出效果。在第1 第6實(shí)施方式中，作為基板半導(dǎo)體使用了 Si，但也可以是其他半導(dǎo)體。在第1 第6實(shí)施方式中，在電荷積蓄部中使用了 Si氮化膜或者η型多晶Si，但也可以是其他陷阱膜材料或者其他浮置電極材料。另外，微粒不限于Si納米微晶，而還可以使用利用了 Si以外的半導(dǎo)體的微晶的導(dǎo)電性微粒。在MONOS型存儲(chǔ)器、浮置柵極存儲(chǔ)器中，在電荷積蓄部的上下的絕緣膜之間，可以將一方作為隧道絕緣膜、將另一方作為阻擋絕緣膜而進(jìn)行動(dòng)作。如上述實(shí)施方式所述，在本發(fā)明中，利用在相當(dāng)于阻擋層的一側(cè)的絕緣膜中，對(duì)來(lái)自溝道或者電荷積蓄部或者柵極的載流子的進(jìn)出進(jìn)行阻擋的效果。為此，優(yōu)選包括盡可能稠密地控制了粒徑的微小Si納米微晶層，并且該在微小Si納米微晶層的上下至少一方中形成有控制了膜厚的薄的氧化膜。在本說(shuō)明書(shū)中，主要敘述了 Si納米微晶和薄的隧道Si氧化膜，但只要是導(dǎo)電性納米微粒，則也可以是其他材料，另外只要是薄的被控制了膜厚的隧道絕緣膜，則也可以是Si 氧化膜以外的膜，提供能夠通過(guò)導(dǎo)電性微粒的粒徑設(shè)計(jì)得到改善效果。如果是Si微晶那樣的半導(dǎo)體，則能壘由庫(kù)侖阻塞能量和量子限制能量決定。如果是金屬納米微粒，則狀態(tài)密度高，所以?xún)H由庫(kù)侖阻塞能量決定。另外，即使在作為隧道絕緣膜使用了氧化膜以外的絕緣膜的情況下，也可以按照上述(最佳條件的說(shuō)明)說(shuō)明的各式來(lái)規(guī)定最佳條件。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，具備 第1柵極絕緣膜，形成于半導(dǎo)體基板的溝道區(qū)域上；第1微粒層，形成于所述第1柵極絕緣膜中，包含滿(mǎn)足庫(kù)侖阻塞條件的第1導(dǎo)電性微粒；電荷積蓄部，形成于所述第1柵極絕緣膜上； 第2柵極絕緣膜，形成于所述電荷積蓄部上；第2微粒層，形成于所述第2柵極絕緣膜中，包含平均粒徑與所述第1導(dǎo)電性微粒不同、且滿(mǎn)足庫(kù)侖阻塞條件的第2導(dǎo)電性微粒；以及柵電極，形成于所述第2柵極絕緣膜上。
2.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，所述第1柵極絕緣膜以及所述第2柵極絕緣膜分別由從上下夾住所述微粒層的氧化膜形成，所述氧化膜的至少一方形成為與膜厚2. 4nm的Si氧化膜相比隧道電阻變低的厚度。
3.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，在所述第1微粒層和所述第2微粒層中，1個(gè)電子帶電所需的平均能量的大小不同，在將波爾茲曼常數(shù)設(shè)為kB、將絕對(duì)溫度設(shè)為T(mén)時(shí)，所述平均能量大的一方的能壘△ E與所述平均能量小的一方的能壘AE1之差滿(mǎn)足 AE-AE1 > kBT。
4.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，在將波爾茲曼常數(shù)設(shè)為kB、將絕對(duì)溫度設(shè)為T(mén)、將所述氧化膜的介電常數(shù)設(shè)為ε、將基本電荷設(shè)為q時(shí)，所述第1導(dǎo)電性微粒和所述第2導(dǎo)電性微粒中的粒徑大的一方的平均粒 gdjnm]與粒徑小的一方的平均粒徑d[nm]滿(mǎn)足如下關(guān)系， Cl1 > d/{l-kBT(2 π ε d)/q}。
5.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，在所述第1微粒層和所述第2微粒層中，1個(gè)電子帶電所需的平均能量不同，在將夾住提供能壘ΔΕ的一側(cè)的微粒層的氧化膜中的薄的一方的膜厚設(shè)為T(mén)oX[nm]時(shí)，所述平均能量大的一方的所述能壘ΔΕ與所述平均能量小的一方的能壘AE1之差滿(mǎn)足 AE-AE1 ^ 0. 1 [eV/nm] X Tox。
6.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，在將波爾茲曼常數(shù)設(shè)為kB、將絕對(duì)溫度設(shè)為T(mén)、將所述氧化膜的介電常數(shù)設(shè)為ε、將夾住粒徑小的一方的微粒的氧化膜中的薄的一方的膜厚設(shè)為T(mén)oX[nm]、將基本電荷設(shè)為q時(shí)， 所述第1導(dǎo)電性微粒和所述第2導(dǎo)電性微粒中的粒徑大的一方的平均粒徑Cl1 [nm]與粒徑小的一方的平均粒徑d[nm]滿(mǎn)足如下關(guān)系， Cl1 彡 d/ {1-0. 1 [eV/nm] X Tox (2 π ε d) /q}。
7.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，在所述第1微粒層和所述第2微粒層中，1個(gè)電子帶電所需的平均能量不同，在將夾住提供能壘ΔΕ的一側(cè)的微粒層的氧化膜中的薄的一方的膜厚設(shè)為T(mén)oX[nm]時(shí)，所述平均能量大的一方的所述能壘ΔΕ與所述平均能量小的一方的能壘AE1之差滿(mǎn)足 AE-AE1 ^ 0. 2 [eV/nm] X Tox。
8.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，在將波爾茲曼常數(shù)設(shè)為kB、將絕對(duì)溫度設(shè)為T(mén)、將所述氧化膜的介電常數(shù)設(shè)為ε、將夾住粒徑小的一方的微粒的氧化膜中的薄的一方的膜厚設(shè)為T(mén)oX[nm]、將基本電荷設(shè)為q時(shí)， 所述第1導(dǎo)電性微粒和所述第2導(dǎo)電性微粒中的粒徑大的一方的平均粒徑Cl1 [nm]與粒徑小的一方的平均粒徑d[nm]滿(mǎn)足如下關(guān)系，Cl1 彡 d/ {1-0. 2 [eV/nm] X Tox (2 π ε d) /q}。
9.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，所述電荷積蓄部隔著絕緣膜形成為2層，在接近所述第1微粒層的一方的下側(cè)電荷積蓄部和接近所述第2微粒層的一方的上側(cè)電荷積蓄部中，能夠獨(dú)立地積蓄電荷。
10.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器，其特征在于，所述第1微粒層形成為2層，一層隔著氧化膜與所述溝道區(qū)域相接，另一層隔著氧化膜與所述電荷積蓄部相接，所述第2微粒層形成為2層，一層隔著氧化膜與所述電荷積蓄部相接，另一層隔著氧化膜與所述柵電極相接。
全文摘要
本發(fā)明一種非易失性半導(dǎo)體存儲(chǔ)器，具備第1柵極絕緣膜，形成于半導(dǎo)體基板的溝道區(qū)域上；第1微粒層，形成于第1柵極絕緣膜中，包含滿(mǎn)足庫(kù)侖阻塞條件的第1導(dǎo)電性微粒；電荷積蓄部，形成于第1柵極絕緣膜上；第2柵極絕緣膜，形成于電荷積蓄部上；第2微粒層，形成于第2柵極絕緣膜中，包含平均粒徑與第1導(dǎo)電性微粒不同、且滿(mǎn)足庫(kù)侖阻塞條件的第2導(dǎo)電性微粒；以及柵電極，形成于第2柵極絕緣膜上。
文檔編號(hào)H01L29/788GK102473682SQ20098016014
公開(kāi)日2012年5月23日 申請(qǐng)日期2009年9月25日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者大場(chǎng)竜二, 松下大介 申請(qǐng)人:株式會(huì)社東芝