專利名稱：非易失性存儲(chǔ)器單元與非易失性存儲(chǔ)器陣列及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲(chǔ)器單元、非易失性存儲(chǔ)器陣列、及其操作方法，尤其是一種能夠使非易失性存儲(chǔ)器單元及/或陣列具高集成密度、低電壓編程及/或高速編程的操作方法。
背景技術(shù)：
MNOS存儲(chǔ)器為一種典型的半導(dǎo)體存儲(chǔ)器，其中儲(chǔ)存在柵極絕緣體中的載流子電荷，以非易失性儲(chǔ)存信息，MNOS存儲(chǔ)器為一種層壓結(jié)構(gòu)，其包括導(dǎo)電柵極(M)、氮化硅膜(N)、隧道氧化物膜(O)及半導(dǎo)體，其中載流子(電子或空穴)在氮化硅膜內(nèi)的捕陷層中被捕獲，以儲(chǔ)存載流子電荷，在這步驟中，MNOS存儲(chǔ)器的氮化硅膜的厚度需要大于19nm，因電荷捕陷效率依氮化硅膜中的載流子捕陷距離而定(文獻(xiàn)1F.L.Hampton and J.R.Cricchi″Space charge distributionlimitation of scale down of MNOS devices″，1979 IEDM Technical Digest，p.374)。
為了要編程(寫入或擦除)MNOS存儲(chǔ)器，需要至少大于10V或約20V作為編程電壓的一個(gè)標(biāo)準(zhǔn)值，通過氮化硅膜將一電場(chǎng)饋送到半導(dǎo)體表面，以便一載流子穿過隧道氧化膜(通過隧道)注入到隧道氮化物膜。
另外，一MONOS存儲(chǔ)器描述為有降低編程電壓能力的非易失性存儲(chǔ)器(文獻(xiàn)2E.Suzuki，H.Hiraishi，K.Ishii and Y.Hayashi，″A low-voltagealterable EEPROM with metal-oxide-nitride-oxide and semiconductor(MONOS)structures″，IEEE Transaction on Election Devices，vol.ED-30，F(xiàn)eb.1983，p.122)，這種MONOS存儲(chǔ)器為一種層壓結(jié)構(gòu)，其包括一導(dǎo)電柵極(M)、頂部氧化物膜(O)、氮化硅膜(N)、隧道氧化物膜(O)、及半導(dǎo)體，由于在氮化物膜及頂部氧化物膜之間所形成的勢(shì)壘，通過在氮化硅膜中的載流子捕陷層，將使MONOS存儲(chǔ)器停止跳躍，會(huì)導(dǎo)致制造出盡可能薄的氮化物膜，而且，在頂部氧化物膜與氮化物膜間的介面上最新產(chǎn)生的載流子捕陷，擴(kuò)大一存儲(chǔ)器窗的范圍，即若整個(gè)絕緣層的厚度制作的較薄些，仍可能辨識(shí)出儲(chǔ)存的信息。
在所儲(chǔ)存的信息可保存十年的情況下，此MONOS存儲(chǔ)器可能會(huì)使編程電壓降至9V，并維持有用的編程速度(0.1msec)(文件3T.Nozaki，T.Tanaka，Y.Kijiya，E.Kinoshita，T.Tsuchiya and Y.Hayashi，″Al-Mb EEPROM with MONOSmemory cell for semiconductor disk application″，IEEE Journal ofSolid-Sate Circuits，Vol.26，No.4，April，1991，p.497)。
然而，且描述是否可能將編程電壓降低到小于9V且在編程的速度小于0.1msec的情況下，而仍然維持存儲(chǔ)器儲(chǔ)存特性，為了達(dá)到小于9V的編程電壓，必需犧牲編程速度、或存儲(chǔ)器儲(chǔ)存特性、或兩者。
另揭露一種技術(shù)，將一單一晶體管單元與一單一柵極(要連接到一字線的)以陣列的形式結(jié)合在一起，以改良較在上述文獻(xiàn)3所提到的更佳的集成密度。然而，由于不僅需將電位供應(yīng)到漏極而且需將電位供應(yīng)到源極上以至于不寫入未被選取的單元，此會(huì)造成分別將漏極及源極連接到一位線方向，所以不可能改良集成密度即便使用一單一柵極結(jié)構(gòu)的單一晶體管。(文獻(xiàn)4I.Fujiwara，H.Aozasa，A.Nakamura，Y.Komatsu，and Y.Hayashi，″0.13mm MONOS singletransistor memory cell with separated source″，1998 IEDM Technical Digest，36.7，p995-998，F(xiàn)ig.2 & 11)。
當(dāng)以一陣列的類型集成一單一柵極單元以讀取儲(chǔ)存的信息時(shí)，會(huì)有存儲(chǔ)器儲(chǔ)存特性的衰減(稱之為讀取干擾)，因?yàn)橛糜谧x取儲(chǔ)存信息的電壓需提供到一柵極上。
為了防止上述儲(chǔ)存特性的衰減及在電壓要供應(yīng)到柵極狀態(tài)下完整保留儲(chǔ)存的信息，必須將上述提及的隧道氧化膜的厚度從2.0nm增加到2.7nm。為了使因隧道氧化物膜厚度的增加造成編程速度的衰減盡可能的減到最小，編程的電壓需從9V增加到12V。
同時(shí)，亦揭露一種浮置柵極存儲(chǔ)器單元的彈道載流子注入技術(shù)，其用于使編程電壓減少及使編程速度增加(文獻(xiàn)5S.Ogura，A.Hori，J.Kato，M.Yamanaka，S.Odanaka，H.Fujimoto，K.Akamatsu，T.Ogura，M.Komiya andH.Kotani，″Low voltage，low current，high speed program step split gatecell with ballistic direct injection for EEPROM/Flash″，1998 IEDMTechnical Digest，36.5，p.987-990)。上述提及的彈道載流子注入方式，是在半導(dǎo)體基板表面上以臺(tái)階的形式形成一薄漏極區(qū)，熱載流子以彈道傳輸穿過到一浮置柵極，而將該浮置柵極布滿以覆蓋該臺(tái)階的部份，此可改良注入效率，是由于載流子傳輸方向的速度分量可有助于產(chǎn)生載流子注入的能量。
然而，傳統(tǒng)MONOS非易失性存儲(chǔ)器的載流子注入與放電，是在一溝道表面上完成，該溝道在柵極絕緣體下形成半導(dǎo)體區(qū)，而加上載流子電荷捕獲功能，且無法從浮置柵極存儲(chǔ)器單元的載流子注入中得知，在讀取存儲(chǔ)器單元時(shí)感測(cè)到的電流或電壓是否由在柵極絕緣體捕獲的載流子電荷所控制，該電荷由在形成半導(dǎo)體溝道中的源/漏極方向的區(qū)域載流子注入捕獲。清楚地讀取注入穿過上述提及薄漏極的載流子電荷是不可能的，此會(huì)造成改變常規(guī)MONOS非易失性存儲(chǔ)器的電流及電壓。
有關(guān)于常規(guī)浮置柵極存儲(chǔ)器，若發(fā)現(xiàn)柵極絕緣層的某區(qū)有缺陷，此可能造成缺陷的位，該缺陷區(qū)會(huì)造成惡化整個(gè)單元的存儲(chǔ)器儲(chǔ)存特性。此外，浮置柵極對(duì)控制柵極及浮置柵極間的電容的總電容比率會(huì)隨著存儲(chǔ)器變好而減少。為解決上述的缺點(diǎn)，必須采用這樣的結(jié)構(gòu)，以增加控制柵極及浮置柵極間的重疊區(qū)域，而且無疑的必須增加一些制造程序和單元面積。

發(fā)明內(nèi)容
本發(fā)明之主要目的，是解決現(xiàn)有技術(shù)的問題，并提供一種非易失性存儲(chǔ)器單元，其不僅在較低電壓下有能力編程，而且減少產(chǎn)生缺陷位的機(jī)率、且與常規(guī)浮置柵極存儲(chǔ)器相較之下，具有較少的工藝步驟；一種使用該工藝的方法及一種非易失性存儲(chǔ)器陣列。
為了獲得上述提及的目的，本發(fā)明提出下列方法一非易失性存儲(chǔ)器單元，其中相反導(dǎo)電類型的第一與第二雜質(zhì)區(qū)形成于基板的主表面中，且通過一溝道而將其兩者隔開，以在基板主表面中形成導(dǎo)電類型的半導(dǎo)體區(qū)，且一柵電極形成于溝道的柵極絕緣體上，以形成半導(dǎo)體區(qū)，在柵極絕緣體的載流子捕獲裝置中注入且儲(chǔ)存載流子，還包括(a)提供一加速電位供應(yīng)裝置，以將加速電位選擇性地供應(yīng)到第一及第二雜質(zhì)區(qū)一側(cè)的一個(gè)輸出上；(b)形成半導(dǎo)體區(qū)的溝道，包括有載流子供應(yīng)部份及載流子加速注入部份，其沿著載流子傳輸方向設(shè)置；(c)將載流子供應(yīng)部份供應(yīng)到載流子加速注入部份，載流子通過另一端的第一與第二雜質(zhì)區(qū)而被供應(yīng)；(d)載流子加速注入部份使自載流子供應(yīng)部份的載流子局部注入到柵極絕緣體中，該柵極絕緣體位于第一與第二雜質(zhì)區(qū)相鄰位置的附近；及(e)在載流子加速注入部份的一投射區(qū)中，提供具有至少載流子電荷捕獲裝置的柵極絕緣層。
根據(jù)上述之特征，由于電壓供應(yīng)到一第二雜質(zhì)區(qū)中，一空間電荷區(qū)通過電場(chǎng)而由一第二雜質(zhì)區(qū)延伸至一載流子加速注入部份，由于載流子供應(yīng)到載流子加速注入部份，能量通過空間電荷的電位差而供應(yīng)到載流子，該載流子被移動(dòng)到盡可能的靠近第二雜質(zhì)區(qū)的介面，而不會(huì)被晶格散射而影響到，且上述的載流子被注入，也就是說，載流子電荷捕獲裝置在很窄的區(qū)域局部注入，即克服柵極絕緣體的介面形成的勢(shì)壘。
并且更特別的是，此可能供應(yīng)一載流子能量克服在柵極絕緣體及載流子加速注入部份間的勢(shì)壘VB，其距離為高能量載流子平均自由路徑的三倍，其通過將一載流子加速注入部份設(shè)置于一形成半導(dǎo)體區(qū)的溝道中，能量供應(yīng)到一載流子(及其產(chǎn)生的電位差VB)的距離愈短，會(huì)有愈多的載流子數(shù)量克服該電位差，然而，隨著此距離變得較短時(shí)，載流子穿隧的機(jī)率會(huì)由于高電場(chǎng)而增加，由一數(shù)值(接近上述提及的高能量載流子平均自由路徑的三倍)決定距離的縮短限制，以防止因增加載流子穿隧所產(chǎn)生的無效電流。若在能量供應(yīng)到載流子的能量(其產(chǎn)生電位差VB)超過高能量載流子平均自由路徑的14倍，則其注入效率則幾乎與常規(guī)溝道熱電子注入相同。
同時(shí)，通過檢測(cè)一單元的電流或單元的閾值電壓，有可能讀取到一單元內(nèi)儲(chǔ)存的信息，即使具有載流子電荷捕獲功能的整個(gè)柵極絕緣體的整個(gè)區(qū)域未捕獲載流子電荷。例如，若載流子電荷被捕獲在柵極絕緣體長(zhǎng)度(連接一第一雜質(zhì)區(qū)與第二雜質(zhì)區(qū)的方向)超過20nm長(zhǎng)中，此可能讀取到信息。
附圖的簡(jiǎn)單說明在形成本說明之內(nèi)容部份的附圖中，所示為

圖1顯示本發(fā)明第一優(yōu)選實(shí)施例一非易失性存儲(chǔ)器單元的剖面圖。
圖2顯示圖1非易失性存儲(chǔ)器單元的等效電路圖。
圖3顯示圖1存儲(chǔ)器陣列的電路示意圖。
圖4顯示本發(fā)明之第三優(yōu)選實(shí)施例一非易失性存儲(chǔ)器單元的剖面圖。
圖5顯示圖4非易失性存儲(chǔ)器單元的等效電路圖。
圖6顯示圖4存儲(chǔ)器陣列的電路示意圖(第一實(shí)施例)。
圖7顯示圖4存儲(chǔ)器陣列的電路示意圖(第二實(shí)施例)。
圖8顯示信號(hào)波形，顯示圖4存儲(chǔ)器陣列的編程與讀取方法。
圖9顯示圖4存儲(chǔ)器陣列的電路示意圖(第三實(shí)施例)。
圖10顯示圖4存儲(chǔ)器陣列的電路示意圖(第四實(shí)施例)。
圖11顯示本發(fā)明第四優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖12顯示本發(fā)明第五優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖13顯示本發(fā)明第六優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖14顯示本發(fā)明第七優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖15顯示圖14非易失性存儲(chǔ)器單元的等效電路圖。
圖16顯示本發(fā)明第八優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖17顯示本發(fā)明第九優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖18顯示本發(fā)明第十優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖19顯示本發(fā)明第十一優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖20顯示本發(fā)明之第十二優(yōu)選實(shí)施例之一非易失性存儲(chǔ)器單元的剖面圖。
圖21為本發(fā)明圖20實(shí)施例中一載流子注入示意圖。
圖22為現(xiàn)有技術(shù)之一載流子注入示意圖。
圖23為圖20之一存儲(chǔ)器單元的電路示意圖(第一實(shí)施例)。
圖24為圖20一存儲(chǔ)器單元的電路示意圖(第二實(shí)施例)。
圖25為信號(hào)波形示意圖，顯示圖20編程一存儲(chǔ)器單元的方法。
圖26為信號(hào)波形示意圖，顯示圖20讀取一存儲(chǔ)器單元的方法。
圖27為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第一實(shí)施例)。
圖28為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第二實(shí)施例)。
圖29為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第三實(shí)施例)。
圖30為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第四實(shí)施例)。
圖31為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第五實(shí)施例)。
圖32為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第六實(shí)施例)。
圖33為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第七實(shí)施例)。
圖34為圖20一非易失性存儲(chǔ)器單元的剖面圖，顯示其制造方法(第八實(shí)施例)。
圖35為本發(fā)明第二實(shí)施例一非易失性存儲(chǔ)器單元的剖面圖。
優(yōu)選實(shí)施例說明以下提供本發(fā)明的詳細(xì)描述，并搭配相關(guān)的附圖以說明內(nèi)容，圖1顯示本發(fā)明第一實(shí)施例一非易失性存儲(chǔ)器單元的剖面圖，且圖2則是其等效電路圖。
一P阱區(qū)101形成于一基板10表面中，且在P阱區(qū)101表面中定義一形成半導(dǎo)體區(qū)的溝道110，并被一第一n+區(qū)121(源極/漏極區(qū)SD1)及一第二n+區(qū)122(源極/漏極區(qū)SD2)隔開，該形成半導(dǎo)體區(qū)的溝道110為在一表面上的半導(dǎo)體區(qū)，該溝道為電感應(yīng)及消退，且包括有半導(dǎo)體基板表面自身、或在半導(dǎo)體基板表面上形成的一阱區(qū)表面部份、或在絕緣支撐基板上形成的一半導(dǎo)體薄膜(SOI)等等，因此，使用的基板10為一SOI基板及類似形成于半導(dǎo)體基板中或其主要表面的結(jié)構(gòu)。
形成一載流子供應(yīng)部份(CS載流子供應(yīng))111并與第一n+區(qū)121接觸，而一載流子加速注入部份112(AI加速及注入)在該形成半導(dǎo)體區(qū)的溝道110中與第二n+區(qū)122接觸，其中載流子供應(yīng)部份111與載流子加速注入部份112互相接觸。
載流子供應(yīng)部份111可當(dāng)作一載流子路徑，經(jīng)過其中的形成半導(dǎo)體區(qū)的溝道110或其表面，將第一n+區(qū)121的載流子供應(yīng)到形成半導(dǎo)體區(qū)的溝道110及載流子加速注入部份112。
以下再進(jìn)行詳述，載流子加速注入部份112對(duì)載流子作局部注入，將能量供應(yīng)到一柵極絕緣體132的極窄區(qū)中的第二n+區(qū)122的相鄰介面。
柵極絕緣體132形成以覆蓋第一與第二n+區(qū)121及122的每個(gè)相對(duì)表面及形成半導(dǎo)體區(qū)的溝道110，且柵電極140形成于柵極絕緣體132上，以連接每個(gè)n+區(qū)121與n+區(qū)122。
柵極絕緣體132為一三層結(jié)構(gòu)，其具有載流子捕獲裝置，在形成半導(dǎo)體區(qū)的溝道110上的第一層132a，通常由氧化硅膜(O)或氮化硅膜(ON)等所組成，且在形成半導(dǎo)體區(qū)的溝道110的介面上形成一勢(shì)壘。
第二層132b通常由氮化硅膜(N)或氧化鉭膜(T)所組成，而具低能量隙材料微粒更為適合，如TiN及類似的組成，或在氮化硅膜中埋入導(dǎo)電性的材料，可增加注入載流子(電子)的捕獲機(jī)率。另外，氮化硅膜的厚度通常小于10nm，以便在低電壓進(jìn)行編程，但經(jīng)證實(shí)在4nm的厚度仍可能捕獲載流子。與第一層132a及第三層132c的氮化硅氧化硅膜相較之下，第二層132b的氮化硅膜可包含少許的氧原子百分比(既然如此，就像與在微粒埋設(shè)于氮化硅膜中的例子樣，第二層上的氮化硅膜稱之為氮化硅膜(N)，以區(qū)別第二層上的氮化硅膜及本實(shí)施例的第一與第三層上的氮化硅膜。)。
柵電極140下的第三層132c通常由氧化硅膜(O)或氧化氮化硅膜(ON)所組成，且其兩膜的厚度通常大于2nm，一載流子電荷被捕獲及通過載流子陷井層捕獲、或通過在形成第二層132b內(nèi)的一陷阱區(qū)(載流子電荷捕獲功能)、或通過在第二層132b與第三層132d的介面上。
若第一層132a由3-4nm厚度的氧化硅膜或氧化氮化硅膜所組成，且第三層132c由一2-4nm厚度的氧化層或氧化氮化硅膜所組成時(shí)，則可以進(jìn)行低電壓編程。而且，這使得第三層132c的載流子穿隧機(jī)率高于第一層132a，因此，在編程時(shí)(編程電位)可能會(huì)產(chǎn)生一電位供應(yīng)到柵電極140上，而在擦除(擦除電位)時(shí)，電位則會(huì)供應(yīng)到柵電極140上。
當(dāng)進(jìn)行編程與擦除時(shí)，通常需要供應(yīng)到一柵電極電位，其極性依何時(shí)進(jìn)行編程及擦除而有所不同，換言之，若一載流子假設(shè)為電子，在編程時(shí)，需施加一正電位到電極140，而在擦除時(shí)則需施加一負(fù)電位。然而，需要額外的電路技術(shù)，以在LSI中產(chǎn)生不同極性的高電位，其會(huì)增加制造成本，為了解決這問題，本發(fā)明僅通過供應(yīng)柵電極140相同極性但不同層的電位能，以完成載流子注入(編程)與載流子抽取(擦除)。
在上述的步驟中，若氧化硅膜用于第一層132a且氧化氮化硅膜用于第三層132c，則從第二層132b觀察，相對(duì)于氧化氮化硅膜位于第二層132b與第三層132c之間的勢(shì)壘是低的，因此，跨越第三層132c的載流子穿隧機(jī)率將大于跨越第一層132a的載流子穿隧機(jī)率，即使其膜的厚度是相同的，若將氧化氮化硅膜用于每層中，也可讓第三層132c的厚度較第一層132a為薄。
三層結(jié)構(gòu)(第一層/第二層/第三層)材料的組合可設(shè)為如O/N/O、ON/N/O、ON/N/ON、O/N/ON、O/T/O、ON/T/O、ON/T/ON及O/T/ON。
若柵電極140的長(zhǎng)度為0.25-0.35微米，載流子供應(yīng)部份(p型)的雜質(zhì)濃度為2E17atm/cm3、載流子加速注入部份112的雜質(zhì)濃度為1E18atm/cm3、載流子加速注入部的長(zhǎng)度約80nm為較佳。
在每個(gè)n+區(qū)121與122會(huì)使每個(gè)n區(qū)121n與122n與形成半導(dǎo)體區(qū)的溝道110接觸，其中該形成半導(dǎo)體區(qū)的溝道110的長(zhǎng)度為50-70nm，且其雜質(zhì)濃度為1-2E19atm/cm3、除了n區(qū)121n與122n外的n+區(qū)雜質(zhì)濃度為1E21atm/cm3，而柵電極140通常包含n型多晶硅或多晶硅與硅化物的雙層結(jié)構(gòu)(硅化鎢、硅化鈦與硅化鈷等)。
再者，以下闡述本發(fā)明實(shí)施例的操作原則，當(dāng)預(yù)設(shè)的加速電位(大于VB-2ψF2，如下述)供應(yīng)到n+區(qū)122時(shí)，大于勢(shì)壘VB到柵極絕緣體131間的電位差會(huì)形成于載流子加速注入部份的表面上，而足夠克服電位VB的能量部份供應(yīng)到部份的載流子，其跨過此部份(空間電荷區(qū))。載流子通常被傳送到n+區(qū)122的方向，且被晶格散射的載流子則朝載流子電荷捕獲裝置，以到達(dá)要被捕獲以克服勢(shì)壘的電荷捕獲裝置。
同時(shí)，為了要供應(yīng)許多大于電位VB等效的載流子能量，必須形成一電位差，以在載流子加速注入部份中的短距離內(nèi)內(nèi)越過電位VB，然而，必須在半導(dǎo)體上形成這種高電場(chǎng)的裝置，并且，若考慮若使用硅材料時(shí)，直接穿隧始于電場(chǎng)強(qiáng)度為1E6V/cm，不可能形成小于30nm的長(zhǎng)度的電位差(相當(dāng)于硅與氧化硅膜之間的勢(shì)壘)?？剂康礁吣芰枯d流子的平均自由路徑Lo約10nm，且該部高電場(chǎng)形成相當(dāng)于長(zhǎng)度為3Lo的部份上時(shí)，除加速載流子外，提供載流子克服勢(shì)壘VB所需的能量為exp(-3Lo/Lo)＝1/20的比例，這是一相當(dāng)大的數(shù)值，因常規(guī)的溝道熱電子注入效率為1E-8。
若將上述數(shù)值考慮晶格散射造成的方向改變機(jī)率(估計(jì)為1/100的等級(jí))，本發(fā)明與常規(guī)CHE技術(shù)相比，本發(fā)明揭露的技術(shù)并不能提供優(yōu)點(diǎn)，除非覆蓋電位差部份的長(zhǎng)度在14Lo[exp(-14Lo/Lo)]內(nèi)，而該雜質(zhì)濃度可能大于2E17atm/cm3，而長(zhǎng)度小于上面提到的，其雜質(zhì)濃度可能會(huì)產(chǎn)生一相當(dāng)于勢(shì)壘VB的電位差。
同時(shí)，雜質(zhì)濃度為3-4E18atm/cm3，其雜質(zhì)濃度可能會(huì)產(chǎn)生長(zhǎng)度為3Lo之電位差VB，而在連接兩n+區(qū)121與122的方向，載流子捕獲至電荷捕獲裝置的長(zhǎng)度約為10nm的等級(jí)。
然而，沿載流子的方向，因晶格散射造成供應(yīng)到載流子的能量變化率很小，因此在電荷捕獲裝置內(nèi)注入此種載流子，如本發(fā)明以下提到有關(guān)其他實(shí)施例中，若將一表面臺(tái)階設(shè)置于一朝載流子加速部份移動(dòng)的載流子，則可執(zhí)行較高速的寫入，而在柵極絕緣體的載流子捕獲裝置中，該未改變方向的載流子則直接注入。
其次，以下為本發(fā)明一實(shí)施例中的編程與擦除的方法，實(shí)施例中有關(guān)編程時(shí)電壓供應(yīng)的部份如下所述(1)供應(yīng)第二n+區(qū)122的電壓大于VB-2ψF2的電壓，VB為柵極絕緣體132與形成半導(dǎo)體區(qū)的溝道間之勢(shì)壘，而該ψF2為形成半導(dǎo)體區(qū)的溝道110中費(fèi)米能階，如4.0V。
此加速電位供應(yīng)部份從第二n+區(qū)延伸到載流子加速注入部份112，因此，形成于柵極絕緣體132介面上欲克服勢(shì)壘VB的能量，通過空間電荷區(qū)的電位差供應(yīng)到載流子，其由載流子供應(yīng)部份111供應(yīng)到至載流子加速注入部份，且其移動(dòng)到與第二n+區(qū)122相鄰的介面。
(2)將一個(gè)小于(VB-2ψF2)如2.0V的電位，供應(yīng)到第一n+區(qū)121。
(3)將一個(gè)大于柵極閾值電壓的電位如3.3V，供應(yīng)到柵電極140。
因此，當(dāng)空間電荷區(qū)(載流子路徑)形成于柵電極140下載流子供應(yīng)部份111表面上時(shí)，則可能將載流子移動(dòng)到第二n+區(qū)122，而載流子從第一n+區(qū)121供應(yīng)到載流子供應(yīng)部份。
(4)載流子不會(huì)被注入到載流子電荷捕獲裝置(在柵極絕緣體132中)，除非在第一n+區(qū)上有電位變化，若小于1.8V的電位供應(yīng)到第一n+區(qū)121時(shí)，從第一n+區(qū)121供應(yīng)載流子到載流子供應(yīng)部份111，而進(jìn)一步移動(dòng)到載流子加速注入部份112。除了移動(dòng)到載流子加速注入部份112且不會(huì)被晶格散射影響的第二n+區(qū)122之相鄰界面的載流子，在由克服勢(shì)壘的載流子電荷捕獲裝置極窄區(qū)中提供能量及局部注入。
如上述提到的步驟中，若要供應(yīng)到第一n+區(qū)121的電位控制在一些電壓值時(shí)，如0V、0.6V或1.2V，則可儲(chǔ)存因供應(yīng)電位能產(chǎn)生的多值信息，因此會(huì)改變載流子供應(yīng)數(shù)量，當(dāng)然這些信息也可以以使用0V的雙值形式儲(chǔ)存。
使每區(qū)的電位回到待命(如0V)狀態(tài)的等級(jí)是以柵電極140、第一n+區(qū)121與第二n+區(qū)122的等級(jí)來處理。
為了要擦除信息(抽取捕獲的載流子)，通過使第一與第二n+區(qū)121與122的電壓為0V及供應(yīng)如9-10V的電壓到柵電極140，則捕獲的載流子可抽取到柵電極140，而抽取過多的載流子可能會(huì)使柵極閾值電壓成為耗盡的模式。
在上述的步驟中，若在下文提及的存儲(chǔ)器陣列由本發(fā)明所揭露之存儲(chǔ)器單元組成時(shí)，漏電流可能會(huì)從未被選取存儲(chǔ)器單元流至位線，為了解決上述的問題，必須避免讓抽取載流子的柵電極壓過高，或通過重復(fù)檢測(cè)柵極閾值電壓的步驟，抽取捕獲的載流子，直到所檢測(cè)的閾值電壓達(dá)到一預(yù)設(shè)值，然后，再抽取載流子。
當(dāng)讀取儲(chǔ)存的信息時(shí)，將小于電位的能量(VB-2ψF2)如2.0V供應(yīng)到第一n+區(qū)121、如0V供應(yīng)到第二n+區(qū)122、及如2.0V供應(yīng)到柵電極，以檢測(cè)在第一n+區(qū)121流動(dòng)的電流，在這步驟中，在該處流動(dòng)的電流如漏電流被判定為″0″，若大于微安培(μA)單元的電流在該處流動(dòng)，則判定為″1″。
即使載流子加速注入部份112與載流子供應(yīng)部份111的雜質(zhì)濃度相同，雖然載流子注入效率降低時(shí)，仍有可能使載流子注入，載流子加速注入部份112定義為藉供應(yīng)電位到第二n+區(qū)122，而在形成半導(dǎo)體區(qū)的溝道110內(nèi)的空間電荷區(qū)形成的空間電荷區(qū)。
根據(jù)本發(fā)明的第二實(shí)施例如圖35所示，若一(第一)載流子加速注入部份112a形成于第一n+區(qū)121一邊上，且若在第二n+區(qū)122與第一n+區(qū)121上的電位供應(yīng)情況相反時(shí)，則可在第一n+區(qū)121一邊的形成半導(dǎo)體區(qū)的溝道上的柵極絕緣體132注入與捕獲載流子電荷，在前面的實(shí)施例中，載流子供應(yīng)部份111設(shè)置于形成半導(dǎo)體區(qū)的溝道110中，并夾在第一載流子加速注入部份112a及(第二)載流子加速注入部份112之間，第一與第二載流子加速注入部份112a與112通常由相同的雜質(zhì)分布所組成。
根據(jù)本發(fā)明的實(shí)施例，因可在一柵電極140制造兩個(gè)儲(chǔ)存區(qū)，而可達(dá)到高密度集成。
然而，當(dāng)讀取位于捕獲于第一載流子加速注入部份112a上柵極絕緣體中的柵極絕緣體的載流子電荷信息時(shí)，一空間電荷層從第二n+區(qū)122延伸至部份的柵極絕緣體下方的形成半導(dǎo)體區(qū)的溝道110(部份的載流子加速注入部份112)，其中該柵極絕緣體捕獲的載流子電荷由第二載流子加速注入部份112所提供。
若滿足上面提到的條件，可在不影響第二載流子加速注入部份112上儲(chǔ)存于柵極絕緣體的信息下，讀取儲(chǔ)存在柵極絕緣體132內(nèi)的信息，例如，若供應(yīng)到第二n+區(qū)122的電位假設(shè)為1.2V以讀取載流子電荷時(shí)，在第二載流子加速注入部份112的雜質(zhì)濃度必須小于2E18atm/cm3，為了讀取第二載流子加速注入部份112上儲(chǔ)存于柵極絕體的載流子電荷，必須控制前面提到的電位。
同時(shí)，為了集成前述存儲(chǔ)器單元所形成的存儲(chǔ)器陣列，在列方向旁的每個(gè)存儲(chǔ)器單元之柵電極140(G)連接至一相同的字線LW(i)；在列方向旁的每個(gè)存儲(chǔ)器單元之第一n+區(qū)121(SD1)連接至一相同的位線LB(i)，而在列方向旁的每一存儲(chǔ)器單元之第二n+區(qū)122(SD2)連接至一相同的公共線LC(i)。
通過改變已選取單元的單元操作，可編程、擦除與讀取上述儲(chǔ)存在陣列中的信息，包括有(1)一柵電極140到一字線LW(i)，(2)一第二n+區(qū)到一公共線LC(i)、及(3)一第一n+區(qū)121到一位線LB(i)。
此外，通過連接?xùn)烹姌O140到一字線LW(i)、一第二n+區(qū)122到一位線LB(i)與一第一n+區(qū)121到一公共線LC(i)，可形成一第二陣列，在被選取單元上改變單元的操作(1)一柵電極140至一字線LW(i)、(2)一第一n+區(qū)121至一公共線LC(i)及(3)一第二n+區(qū)122至一位線LB(i)，可編程與擦除第二陣列。
在讀取儲(chǔ)存在陣列內(nèi)的信息，提供小于(VB-2ψF2)的電位能如2.0V至公共線LC(i)與如3V至字線LW(i)，可檢測(cè)位線LB(i)的電位能，若載流子被捕獲在一載流子捕獲裝置(在柵極絕緣體132內(nèi))，輸出的電位能很小幾乎是零，當(dāng)被載流子捕取裝置捕獲的電子數(shù)量很小或是沒有，則輸出電位能接近2V，與公共線LC(i)的位能相當(dāng)。
根據(jù)本發(fā)明中揭露的實(shí)施例中，不僅可提供一具單一柵極、單一晶體管單元結(jié)構(gòu)的非易失性存儲(chǔ)器單元，更具有高效率注入與高集成密度，因從形成半導(dǎo)體區(qū)的溝道110(載流子加速注入部)至柵極絕緣體132可作局部載流子注入。
再者，請(qǐng)參閱圖4，顯示本發(fā)明第三實(shí)施例之存儲(chǔ)器單元的剖面圖，圖5為其相關(guān)的電路圖。
在第一與第二實(shí)施例中揭露的簡(jiǎn)單結(jié)構(gòu)具有制造技術(shù)上的優(yōu)勢(shì)，但其必須解決讀取信息產(chǎn)生的漏電流問題，就如第一與第二實(shí)施例提到的過度擦除的問題。而且若在編程時(shí)，將降低電流從n+區(qū)121提供載流子至形成半導(dǎo)體區(qū)的溝道110，很難讓注入效率最佳化。
根據(jù)本發(fā)明的第三實(shí)施例，每一柵電極(與柵極絕緣體)獨(dú)立在載流子供應(yīng)部份111與載流子加速注入部112形成，這不僅因過度擦除，讓未被選取單元較不影響讀取電流，且提升編程的注入效率。
在基板(10)表面形成一阱(101)，并在阱(101)表面的間隔形成第一n+區(qū)SD1(121)與第二n+區(qū)SD2(122)。
在第一n+區(qū)與第二n+區(qū)間形成的形成半導(dǎo)體區(qū)的溝道，形成一鄰近第一n+區(qū)(121)的載流子供應(yīng)部份(111)，鄰近第二n+區(qū)(122)處形成載流子加速注入部(112)。
在載流子供應(yīng)部份(111)表面之第一柵極絕緣體(131)上形成第一柵電極G1(141)，在載流子加速注入部(112)表面，于具載流子電荷捕獲裝置的第二柵極絕緣體(132)上形成第二柵電極G2，第二柵電極(142)與柵極絕緣層(132)延伸覆蓋第一柵電極(141)的n+區(qū)(122)部份表面、而第一柵電極(141)與第二柵電極(142)被第二柵極絕緣體(132)絕緣。
如上所述，一絕緣體絕緣第二極電極(141)與第二柵電極(142)可形成另一(第三)絕緣膜，視制造方法而定，不局限延伸柵極絕緣體。
具有載流子電荷捕獲裝置的第二柵極絕緣體(132)是一多層的結(jié)構(gòu)，本發(fā)明采用的是一三層構(gòu)造，在第二柵電極(142)界面形成勢(shì)壘，其中第一層(132a)(氧化硅膜[O]、氧化氮化硅膜[ON])、第二層(132b)(氮化硅膜[N]、氧化鉭膜[T]或氧基氮化硅膜[ON]，其中該氧基氮化硅膜的氧與氮的比例小于第一與第三層)及第三層(132c)(氧化硅膜[O]或氧化氮化硅膜[ON])依次層疊。
關(guān)于第二柵極絕緣體(132)的第二層，至少在第一層(132a)或第三層(132c)或在第二層本身內(nèi)的一處位置形成載流子捕獲層，將一載流子由載流子加速注入部(112)注入至第二柵極絕緣體(132)。
以下描述的是有關(guān)存儲(chǔ)器單元的操作原理。根據(jù)本發(fā)明的一實(shí)施例，首先載流子由第一n+區(qū)(121)注入至載流子供應(yīng)部份(111)，載流子再由載流子加速注入部(112)注入至第二柵極絕緣體(132)，并克服其間的勢(shì)壘，為讓載流子由第一n+區(qū)(121)注入至形成半導(dǎo)體區(qū)的溝道(110)，需滿足以下兩種情形A與B之一情形A在第一n+區(qū)(121)中將大于第一柵極閾值電壓(Vth1)的位能加至第一柵電極(141)，或一預(yù)設(shè)的固定位能加至第一電極(141)，并且在第一柵電極(141)下的形成半導(dǎo)體區(qū)的溝道表面，通過第一n+區(qū)(121)的位能誘發(fā)一溝道，該位能較第一柵電極閾值電壓(Vth1)減去預(yù)設(shè)位能所得的值還低。
情形B第一n+區(qū)(121)順向偏壓至一形成半導(dǎo)體區(qū)的溝道，在形成半導(dǎo)體區(qū)的溝道(MC注入)內(nèi)注入少許載流子。
為了注入在載流子加速注入部(112)內(nèi)的載流子，需同時(shí)滿足情形C與情形D，通過載流子供應(yīng)部份(111)至第二柵極絕緣體(132)，克服載流子加速注入部(112)與第一層(132a)的第二柵極絕緣(132)間的勢(shì)壘(VB)。
情形C為在形成半導(dǎo)體區(qū)的溝道加速，提供第二n+區(qū)(122)一大于(VB-2ψF2)的電位能。
情形D在形成半導(dǎo)體區(qū)的溝道110上，提供第二柵電極142一大于(VB-2ψGB)的電位能，以吸引載流子，其中該GB為柵極材料與形成半導(dǎo)體區(qū)的溝道間的工函數(shù)差值。
在前述第一柵電極，可獨(dú)立建立吸引載流子的電位能，因此將供應(yīng)至第二柵電極142的電位能最大化，并最小化第一柵電極的電位能，以達(dá)到高效率載流子注入至載流子儲(chǔ)存裝置，其中讓保存溝道電流的柵極閾值電壓盡可能的小。
根據(jù)上述的情形，提供載流子從第一n+區(qū)121至載流子供應(yīng)部份111，而且于載流子移動(dòng)至載流子加速注入部之外提供載流子，該載流子移動(dòng)至第二n+區(qū)122的鄰近界面，且不會(huì)受到晶格散射的影響，通過用于吸引載流子提供至第二柵電極142的電位能與加速電位能提供至第二n+區(qū)122的交互作用，可克服勢(shì)壘VB，因此，載流子被局部的從載流子加速注入部112的一部份(與第二n+區(qū)122鄰近的界面)注入至第二柵極絕緣體132，可克服勢(shì)壘VB，且從第二柵極絕體132觀察，其被局部?jī)?chǔ)存，而且從載流子已被捕獲的部份進(jìn)一步注入。
其次，以下敘述存儲(chǔ)器單元載流子擦除(抽取)的機(jī)制，根據(jù)本發(fā)明的實(shí)施例，在第二柵極絕緣體(132)采用三層的結(jié)構(gòu)，以下兩個(gè)擦除機(jī)制可供選擇使用。
(a)第一擦除機(jī)制極性與載流子電荷相同的位能被饋送至第二柵電極(142)，在第二柵極絕緣體(132)注入與捕獲的載流子經(jīng)隧道經(jīng)第一層(132a)回至溝道形成區(qū)(此步驟所需的平均電場(chǎng)為8MV/cm)，為了采用這種擦除機(jī)制，第一層(132a)的載流子穿隧機(jī)率最好事先決定大于第三層(132c)的機(jī)率。
尤其若每一阻擋層(132a)與(132c)的材質(zhì)相同，則第一層(132a)的厚度較第三層的厚度薄，采取這樣的材料組合，由第二層(132b)看的第一與第二層間之阻擋層高度，若每一層的厚度是相同的，則載流子較第二與第三層間的高度低。
(b)第二擦除機(jī)制一極性與載流子電荷相反的位能被饋送至第二柵電極(142)，由隧道轉(zhuǎn)變第三層(132c)抽取在第二柵極絕緣體內(nèi)注入與捕獲的載流子，為了采用這種擦除機(jī)制，第三層(132c)的載流子穿隧機(jī)率最好事先決定大于第一層(132a)的機(jī)率。
尤其若每一阻擋層的材質(zhì)相同，則第三層(132c)的厚度較第一層的厚度薄，采取這樣的材料組合，由第二層(132b)看的第二與第三層間之阻擋層高度，若每一層的厚度是相同的，則載流子較第一與第二層間的高度低。
為了要采用第一擦除機(jī)制，必須提供位能至第二柵電極(142)，該位能的極性變化與編程與擦除操作有關(guān)。
同時(shí)，根據(jù)本發(fā)明的一實(shí)施例，若特別采用第二擦除機(jī)制，則只要提供相同極性但不同大小的位能至一第二柵電極(142)，即可執(zhí)行載流子注入與抽取。
根據(jù)本發(fā)明的實(shí)施例，第二柵極絕緣體(132)為一三層的結(jié)構(gòu)，而當(dāng)作阻擋層的第三層(132c)放置于與第二柵電極(142)的界面，這使得第二層(132b)更薄，而能維持載流子電荷捕獲的功能，且通過隧道轉(zhuǎn)移經(jīng)第三層(132c)，將載流子抽取至柵極端，然而，若抽取載流子至柵極端的位能施加在第二柵電極(142)，由這位能產(chǎn)生的電場(chǎng)將對(duì)形成半導(dǎo)體區(qū)的溝道內(nèi)的載流子也有效益。
在常規(guī)的存儲(chǔ)器結(jié)構(gòu)中，其中載流子從形成半導(dǎo)體區(qū)的溝道注入至第二柵極絕緣體(132)由隧道轉(zhuǎn)移執(zhí)行，在形成半導(dǎo)體區(qū)的溝道表面形成的絕緣體(相當(dāng)于本發(fā)明實(shí)施例中的第一層(132a)之載流子隧道機(jī)率預(yù)設(shè)是高的，這造成形成半導(dǎo)體區(qū)的溝道至第二柵極絕緣體(132)的同步隧道注入，造成幾乎不可能從第二柵極絕緣體(132)抽取載流子。
同時(shí)，可能造成載流子隧道跨越第一層(132a)(形成半導(dǎo)體區(qū)的溝道的一端)的機(jī)率很小，因?yàn)楦鶕?jù)本發(fā)明，載流子從形成半導(dǎo)體區(qū)的溝道注入至第二柵極絕緣體(132)的執(zhí)行不是由隧道轉(zhuǎn)移，而是克服勢(shì)壘，因此通過減少隧道注入的量至第二柵極絕緣體至幾乎很小，甚至將第二柵電極(142)調(diào)整在高位能，可能抽取經(jīng)過第三層(132c)的注入載流子。
若采用第二擦除機(jī)制時(shí)，最好使用氧化硅膜(O)與氧化氮化硅膜(ON)等來作第一層(132a)，而每一膜的厚度最好大于3nm，再者最好使用氮化硅膜(N)與氧化鉭膜(T)作第二層(132b)，而氮化硅膜的厚度希望是小于10nm，以供低電壓編程，然而已證實(shí)可在僅4nm厚的膜執(zhí)行編程。
第二層(132b)的氮化硅可包含少許氧，比例上較第二與第三層氧化氮化硅少，氧化鉭的厚度最好小于50nm，而第三層最好用氧化硅膜(O)或氧化氮化硅膜(ON)，而大于2nm的厚度。
即第二柵極絕緣體的第一、第二與第三層之組合可表示O/N/O、ON/N/O、ON/N/ON、O/N/ON、O/T/O、ON/T/O、ON/T/ON與O/T/ON。
若存儲(chǔ)器單元具第一層包含一膜厚度為3-4nm的氧化硅膜或氧化氮化硅膜，及第三層由膜厚度為2-4nm的氧化硅膜或氧化氮化硅膜的組合，在低電壓與相同極性下，進(jìn)行存儲(chǔ)器單元的編程與擦除。
然而，若氧化硅膜用在第一層，而氧化氮化硅膜用在第三層，則兩層的膜厚度應(yīng)該相同，因?yàn)橄鄬?duì)于氧化氮化硅，從第二層觀察第二層與第一層間的勢(shì)壘非常小，而載流子隧道機(jī)率至第三層變得大于第二層與第一層間的勢(shì)壘，即使膜厚度是相同的，而且若氧化氮化硅膜用在每一層，則可讓第三層的厚度比第一層薄。
若將在情形C中大于VB-2ψF2的加速電位能提供至第二n+區(qū)122，而空間電荷區(qū)從第二n+區(qū)122延伸至載流子加速注入部112，通過此延伸部份的電位能差值產(chǎn)生的能量提供載流子加速注入部的載流子，延伸部至能量提供的長(zhǎng)度愈短，愈多的載流子數(shù)克服勢(shì)壘VB，因此根據(jù)本發(fā)明，最好提高載流子加速注入部的雜質(zhì)濃度至2E17-4E18atm/cm3左右。
若載流子加速注入部(112)的雜質(zhì)濃度高于載流子供應(yīng)部份(111)，來自第二n+區(qū)的一穿透電壓變成比來自第一n+區(qū)的小，若電壓加至第一與第二n+區(qū)(122，122)。
以下敘述有關(guān)非易失性存儲(chǔ)器陣列，其結(jié)構(gòu)將上述的非易失性存儲(chǔ)器單元以矩陣的方式排列，圖6為一第一非易失性存儲(chǔ)器陣列的連接圖。
在同一行的每一存儲(chǔ)器單元的第一n+區(qū)SD1(121)與位線(LB)連接，鄰近行方向的存儲(chǔ)器單元的第二n+區(qū)SD2(122)一起在列方向連接至一公共線(LC)，在相同列的每一存儲(chǔ)器單元的第一柵電極G1(141)接至一字線(LW)，而在相同列的每一存儲(chǔ)器單元的第二柵電極G2(142)接至一控制線(LC)。
圖7顯示第二非易失性存儲(chǔ)器陣列的連接圖，在同一行的每一單元的第一n+區(qū)SD1(121)與位線(LB)連接，鄰近行方向的存儲(chǔ)器單元的第二n+區(qū)SD2(122)在列方向連接至一公共線(LC)，在相同行的每一存儲(chǔ)器單元的第一柵電極G1(141)接至一字線(LW)，而在相同行的每一存儲(chǔ)器單元的第二柵電極G2(142)接至一控制線(LC)。
圖8為第一與第二電路結(jié)構(gòu)在編程與讀取存儲(chǔ)器陣列方法的信號(hào)波形圖。
當(dāng)編程(信息寫入)被選取存儲(chǔ)器單元，施加一大于第一柵電極141的柵極閾值電壓Vth1的電位能Vwpr1至字線LW，視位線LB的電位能而定，在載流子供應(yīng)部份111表面上誘發(fā)一溝道，根據(jù)情形C，高于VB-2ψF2的電位能加至一被選取公共線LC(n+區(qū)122)，并在逆向偏壓的方向提供一適當(dāng)電位能(含0V)至一未被選取公共線LC，其中該逆向偏壓較結(jié)擊穿電壓低，如0V，根據(jù)情形D，吸引載流子的電位能高于VB-2ψGB，并被選取控制線LS，于未被選取控制線LS連接一預(yù)設(shè)的電位能，如不會(huì)引編程的0V溝道電流。
預(yù)先連接一大于閾值電壓(Vth1)減接至字線(LW)的位能(VWPr1-Vth1)的預(yù)設(shè)位能(VBPr)至位線(LB)，在編程存儲(chǔ)器陣列時(shí)，根據(jù)儲(chǔ)存的信息內(nèi)容，連接(VWPr1-Vth1)的差值位能(VVPr1)或低于(VWPr1-Vth1)的位能(VBPr0)，在這個(gè)步驟中，若接至位線(LB)的位能(VBPr0)選自多值外的電壓，如虛線所示，可以多值的形式編程信息。
根據(jù)上述的編程操作，克服載流子加速注入部(112)與第二柵極絕緣體132)(第一層132a)間的勢(shì)壘，載流子從第一n+區(qū)(121)注入至載流子供應(yīng)部份(111)在第二層(132b)被局部注入，因此連接位線(LB)的位能產(chǎn)生的信息以非易失性的形式儲(chǔ)存。
當(dāng)讀取被存儲(chǔ)在被選存儲(chǔ)器單元的信息時(shí)，將逆向偏壓電位能VBRD連接至存儲(chǔ)器單元的位線LB，再連接大于第二柵電極142的編程?hào)艠O閾值電壓Vth2較低值的電位能VCRD至控制線LS，再連接至字線LW的電位能VWRD為大于第一柵電極141的柵極閾值電壓Vth1。在上述提到的狀態(tài)中，不管存儲(chǔ)器單元是開或關(guān)，通過一感應(yīng)放大器檢測(cè)位線(LB)的電流(iWRD)，判斷儲(chǔ)存在存儲(chǔ)器單元的信息。上述的數(shù)據(jù)判斷可以不是直接檢測(cè)電流的方式，而是通過位線中電荷的放電速度(位能變化)。
然而，配置和編程存儲(chǔ)器單元的方法不限于上述提到的，而可以有以下的調(diào)整。
圖9顯示第三修正實(shí)施例的連接結(jié)構(gòu)，鄰近行方向的存儲(chǔ)器單元的第一n+區(qū)SD1(121)共同在列方向與一公共線(LC)連接，在行方向每一存儲(chǔ)器單元的第二n+區(qū)SD2(122)連接至一位線(LB)。在列方向每存儲(chǔ)器單元的第一柵電極G1(141)連接至字線(LW)，而在列方向每一存儲(chǔ)器單元的第二柵電極G2(142)連接至控制線(LS)。
圖10顯示第四修正實(shí)施例的連接結(jié)構(gòu)，鄰近行方向的存儲(chǔ)器單元的第一n+區(qū)SD1(121)共同在列方向與一公共線(LC)連接，在行方向每一存儲(chǔ)器單元的第二n+區(qū)SD2(122)連接至一位線(LB)。在列方向每一存儲(chǔ)器單元的第一柵電極G1(141)連接至字線(LW)，而在列方向每一存儲(chǔ)器單元的第二柵電極(142)連接至控制線(LS)。
圖11為本發(fā)明第四實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，使用與前述實(shí)施例相同的符號(hào)，代表相同的意義。
根據(jù)本發(fā)明的第四實(shí)施例，相對(duì)于本發(fā)明第三實(shí)施例的結(jié)構(gòu)，本實(shí)施例的結(jié)構(gòu)中，第一柵電極(141)與柵極絕緣體(131)與第二柵電極與柵極絕緣體堆疊在一起，其中第一柵電極(141)與柵極絕緣體(131)延伸覆蓋第二柵電極的第一n+區(qū)(121)的表面及端面。
圖12為本發(fā)明第五實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，使用與前述實(shí)施例相同的符號(hào)，并代表相同的意義。
根據(jù)本發(fā)明第五實(shí)施例，在第一與第二電極(141)、(142)間形成一第二柵極絕緣體(132)，且被第二絕緣體(132)相互絕緣。
在本發(fā)明第一至第四實(shí)施例中，前述提供第一與第二電極(141)、(142)被第一與第二絕緣體(131)、(132)絕緣，但其他(第三)絕緣體也可絕緣，或使用第一(131)或第二(132)柵極絕緣體組合的絕緣膜，可達(dá)到多重絕緣。
圖13為本發(fā)明的第六實(shí)施例，為了減少第一柵電極(141)與第二柵電極(142)間的偶合電容，并提升驅(qū)動(dòng)速度，可在柵電極(141)上表面事先形成一氮化物膜(141b)或氧化柵電極(141)的端表面以形成一氧化膜(141a)或?qū)?cè)表面當(dāng)成一絕緣材料形成于氧化膜(141b)的柵電極(141)的側(cè)表面，通過均勻形成一絕緣層在基板(10)主要表面，經(jīng)非等向性的蝕刻方法選擇性的移除絕緣層。
圖14為本發(fā)明第七實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，圖15則是圖14中非易失性存儲(chǔ)器單元的等效電路圖，使用與前述實(shí)施例相同的符號(hào)，并代表相同的意義；本發(fā)明第四實(shí)施例的非易失性存儲(chǔ)器單元特征在于相當(dāng)于兩位的數(shù)據(jù)可被獨(dú)立的儲(chǔ)存于存儲(chǔ)器單元。
在基板(10)表面形成一阱(101)，并在該阱(101)表面的間隔形成一對(duì)n區(qū)SD1(221)、SD2(222)，在每一n+區(qū)(221)與(222)間構(gòu)成的形成半導(dǎo)體區(qū)的溝道(110)組成載流子供應(yīng)部份(211)，而第一與第二載流子加速注入部(221L)與(212R)沿著溝道的方向，每一載流子加速注入部(212L)與(212R)放置于每一n+區(qū)(221)與(222)旁，而載流子供應(yīng)部份(211)則放置于載流子加速注入部(212L)與(212R)間。
在載流子供應(yīng)部份(211)表面的第一柵極絕緣體(131)上形成一第一柵電極G1(241)，在第一載流子加速注入部(212L)表面，具有電荷儲(chǔ)存裝置的第二柵極絕緣體(132L)的第一個(gè)形成一第二柵電極G21(242L)的第一個(gè)，第二柵電極(242L)的第一個(gè)與柵極絕緣體(132L)延伸覆蓋n+區(qū)(221)的第一柵電極的部份及端表面，而通過第二柵極絕緣體(132L)的第一個(gè)絕緣第一柵電極(241)與第二柵電極(242L)的第一個(gè)。
同樣地，在第二載流子加速注入部(212R)表面的具有電荷儲(chǔ)存裝置的第二柵極絕緣體(132R)的第二個(gè)形成一第二柵電極G22(242R)的第二個(gè)，第二柵電極(242R)的第二個(gè)與柵極絕緣體(132R)延伸覆蓋第一柵電極(241)，而通過第二柵極絕緣體(132R)的第二個(gè)絕緣第一柵電極(241)與第二柵電極(242R)的第二個(gè)。
根據(jù)本發(fā)明的實(shí)施例，每一第二柵極絕緣體(132L)與(132R)為一多層結(jié)構(gòu)，以達(dá)到低電壓編程，如在本發(fā)明描述的每一實(shí)施例，在形成半導(dǎo)體區(qū)的溝道的界面，第一層(132a)(氧化硅層[O]或氧化氮化硅[ON])形成一勢(shì)壘；在第二柵電極(142)界面形成勢(shì)壘的第二層132b(氮化硅膜[N]、氧化鉭膜[T]或氧基氮化硅膜[ON]，其中該氧基氮化硅膜[ON]的氧氮比小于第一層與第三層)與第三層132c(氧化硅膜[O]或氧化氮化硅膜[ON])呈依次層疊。
然而，若不需要上述的低電壓驅(qū)動(dòng)，每一第二柵極絕緣體(132L)與(132R)最好具有電荷儲(chǔ)存裝置，如膜為兩層的結(jié)構(gòu)。
如上述的結(jié)構(gòu)，當(dāng)注入一載流子進(jìn)入第二柵極絕緣體132L的第一個(gè)，提供加速電位至第一n+區(qū)221，提供電位能至第二柵電極242L以吸引載流子，同時(shí)，在第二柵電極242R與n+區(qū)222間提供大于編程?hào)艠O閾值電壓的電位能差值，再將大于柵極閾值電壓的電位能差值提供至第一柵電極241與n+區(qū)222間。
因此，將第二載流子加速注入部212R當(dāng)作載流子路徑，以提供載流子從n+區(qū)222至載流子供應(yīng)部份211，經(jīng)載流子供應(yīng)部份211載流子進(jìn)一步提供至第一載流子加速注入部212L，在提供至第一載流子加速注入部212L的載流子之外，移動(dòng)至n+區(qū)221鄰近界面的載流子，不會(huì)受到晶格非彈性散射的影響，由電位能吸引該載流子提供至第二柵電極242L的第一個(gè)，載流子電荷捕獲裝置(一柵極絕緣體)的一非常窄區(qū)域內(nèi)，載流子被局部注入以克服勢(shì)壘。
當(dāng)載流子被注入進(jìn)入第二柵極絕緣體的第二個(gè)，將加速電位能提供至n+區(qū)222，吸引載流子所需的電位能提供至第二柵電極的第二個(gè)，同時(shí)，大于編程?hào)烹姌O閾值電壓的電位能差值，被提供至第二柵電極的第一個(gè)與n+區(qū)221間，而大于柵極閾值電壓的電位能差則提供至第一柵電極241與n+區(qū)221間。
因此，將第二載流子加速注入部212R當(dāng)作載流子路徑，以提供載流子從n+區(qū)222至載流子供應(yīng)部份211，經(jīng)載流子供應(yīng)部份211載流子進(jìn)一步提供至第二載流子加速注入部212R，在提供至第二載流子加速注入部212R的載流子之外，移動(dòng)至n+區(qū)222鄰近界面的載流子，不會(huì)受到非彈性晶格散射的影響，由電位能吸引該載流子提供至第二柵電極242R的第二個(gè)，載流子電荷捕獲裝置的一非常窄區(qū)域內(nèi)，載流子被局部注入以克服勢(shì)壘。
根據(jù)上述本發(fā)明的實(shí)施例，可將數(shù)據(jù)獨(dú)立儲(chǔ)存在每一第二柵極絕緣體(132L)與(132R)，因此在一單元內(nèi)儲(chǔ)存兩位的信息，可提供高集成密度的存儲(chǔ)器。
然而，若每一第二柵極絕緣體(132L)與(132R)為一三層結(jié)構(gòu)，即可以低電壓編程存儲(chǔ)器單元，根據(jù)本發(fā)明第四實(shí)施例載流子克服勢(shì)壘，由形成半導(dǎo)體區(qū)的溝道注入至柵極絕緣體。
此外，如同上述的方式控制第二柵極絕緣體(132L)與(132R)的第一層與第三層的每一載流子穿隧機(jī)率，則可將載流子抽取至柵電極，通過提供柵電極相同極性不同大小的位能，可達(dá)到載流子注入與抽取。
圖16為本發(fā)明第四實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，使用與前述實(shí)施例相同的符號(hào)，代表相同的意義。
不同于本發(fā)明第七與第八實(shí)施例的存儲(chǔ)器單元結(jié)構(gòu)，其特征在于電極的上層與下層部份的關(guān)系，其中形成第一柵電極241(與柵極絕緣體或其他絕緣體131c)的兩端，覆蓋第二柵電極的第一個(gè)與第兩個(gè)(242L)、(242R)的端部與端表面。
第八實(shí)施例同樣可達(dá)到本發(fā)明第七實(shí)施例的優(yōu)點(diǎn)，而且根據(jù)第八實(shí)施例，提供一適合跨越n+區(qū)(221)與(222)連接第一柵電極(241)的結(jié)構(gòu)。
圖17為本發(fā)明第四實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，使用與前述實(shí)施例相同的符號(hào)，代表相同的意義。
根據(jù)第九實(shí)施例，在載流子供應(yīng)部份(211)表面第一柵極絕緣體(131)上形成一第一柵電極(241)，每一第二柵極絕緣體(132L)與(132R)形成在載流子加速注入部(212L)與(212R)間，并且延伸至第一柵電極(241)及每一第二第二柵電極(242L)與(242R)間的間隙(gap)。
在每一載流子加速注入部(212L)與(212R)表面，每一第二柵電極(242L)與(242R)在第二柵極絕緣體(132)成為一對(duì)側(cè)壁，一字線(LW)連接至第一柵電極(24)的上層部份，且第九實(shí)施例可達(dá)到本發(fā)明第七與第八實(shí)施例中的優(yōu)點(diǎn)。
然而在本發(fā)明的第九實(shí)施例，在第一柵電極(241)整個(gè)上表面上形成第二柵極絕緣體(132)后，字線(LW)連接至第一柵電極(241)，并露出第一柵電極的上表面，如第18圖所示，在柵極的上層部份絕緣體的厚度變得較薄，而上層部份的絕緣效果漸漸下降，在前述的實(shí)施例中，可氧化柵電極的端表面，以形成一氧化層(241a)或放置一氧化層(241a)，一側(cè)壁絕緣體當(dāng)作絕緣材料，于柵電極(241)側(cè)表面(未于圖中顯示)形成，如第18圖的第10實(shí)施例。
如上所述，可達(dá)到高速與低電壓編程，因?yàn)槿裘恳粬烹姌O不僅與柵極絕緣體還與其他絕緣體一起絕緣，可減少每一柵極間的電容。
圖19為本發(fā)明第四實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，使用與前述實(shí)施例相同的符號(hào)，代表相同的意義。
根據(jù)本發(fā)明的第九實(shí)施例，每一第二柵極絕緣體(132L)與(132R)為一如上所述的三層結(jié)構(gòu)，其中第一與第一柵電極與每一第二柵電極(242L)與(242R)表面的要一絕緣體(401)絕緣，并在每一第二柵電極(242L)與(242R)的側(cè)表面上形成側(cè)壁絕緣體(402)，而且蝕刻部份的第二柵極絕緣體(132)，以改良第一柵極絕體(103)，在第10實(shí)施例中可達(dá)到本發(fā)明前述實(shí)施例的相同優(yōu)點(diǎn)。
圖20為本發(fā)明第四實(shí)施例的非易失性存儲(chǔ)器單元的剖面圖，使用與前述實(shí)施例相同的符號(hào)，代表相同的意義。本實(shí)施例的特征在于臺(tái)階SL與SR設(shè)置在該每一載流子加速注入部212L與212R的表面。
臺(tái)階SL與SR也可用于本發(fā)明的任一實(shí)施例中，但是以下的敘述是有關(guān)用于本發(fā)明第十實(shí)施例的說明18中。
第一與第二n+區(qū)221與222具有各自的n型n+區(qū)221n與222n，其中該n型n+區(qū)221n與222n為淺的與相對(duì)低濃度(1E19-1E20atm/cm3)組成，n+區(qū)221n與222n的雜質(zhì)濃度較n+區(qū)221與222的濃度(1E21-1E20atm/cm3)低，n+區(qū)221n與222n的處理不僅提升載流子加速注入部212L與212R間的擊穿電壓，且通過淺化n區(qū)的深度可在半導(dǎo)體表面的鄰近位置誘發(fā)載流子路徑，上述的結(jié)構(gòu)也可應(yīng)用于本發(fā)明的其他實(shí)施例。
n+區(qū)221n與222n被放置在一非超過每一臺(tái)階SL與SR頂部的部份，即每一n區(qū)的部份可能不是位于其頂部，臺(tái)階SL與SR的每一頂部被處置在一空間電荷區(qū)的距離，由n+區(qū)221n與222n延伸至載流子加速注入?yún)^(qū)212L與212R，而每個(gè)臺(tái)階SL與SR的臺(tái)階差值最好在110nm之內(nèi)，如圖所示臺(tái)階差值可能是一斜坡或是一垂直。
以下描述有關(guān)圖21的臺(tái)階SR(SL)的功能。載流子供應(yīng)部份211提供載流子至載流子加速注入部(一白色箭頭A)212R的鄰近表面，在該部加速且于傳輸方向上具有大量的能量，因?yàn)榕_(tái)階SR在傳輸方向具有一垂直分量，載流子(一黑色箭頭B)的部份直接從臺(tái)階SR注入進(jìn)入第二柵極絕緣體132R的第二個(gè)，而未被晶格散熱所影響，且被捕獲在載流子電荷捕獲裝置，與載流子加速注入部212R表面沒有臺(tái)階SR相比，這種方式讓載流子注入數(shù)量多了一個(gè)數(shù)量級(jí)。
而且上述的臺(tái)階結(jié)構(gòu)使得載流子路徑，移近至載流子加速注入部中的臺(tái)階表面，因此，提供加速位能至n+區(qū)222與提供吸引電位能至第二柵電極242R的第二個(gè)的協(xié)同作用，被有效的提供至未注入與殘留在載流子加速注入部212R的載流子，使得防止載流子能量被減弱，這會(huì)造成載流子有效率的局部注入(一黑色箭頭C)進(jìn)入n+區(qū)(n區(qū)222n)鄰近界面的第二柵極絕緣體的第二個(gè)。
相對(duì)于前述的情況，如圖22所示，若載流子加速注入部212R的表面為平坦的，且吸引載流子的電位能很小，載流子從載流子加速注入部212R表面移動(dòng)至內(nèi)部，就如載流子從夾止點(diǎn)至n+區(qū)222，甚至在載流子加速注入部?jī)?nèi)提供能量至載流子被散射與注入至柵極絕緣體132R，若載流子到達(dá)載流子加速注入部表面的距離大于2.3倍的平均自由路徑，則載流子注入的數(shù)量將小一個(gè)數(shù)量級(jí)。
根據(jù)本發(fā)明前述的實(shí)施例，若用以吸引載流子的電位能很小，則載流子可移動(dòng)至載流子加速注入部212R的表面，這使高效率局部注入成為可能。
圖20顯示的阱結(jié)構(gòu)稱為一三重阱，其為一包含n阱102與p阱101的雙層結(jié)構(gòu)，關(guān)于半導(dǎo)體基板中，三重阱的結(jié)構(gòu)可連接正或負(fù)偏壓至p阱，而且三重阱的結(jié)構(gòu)也可應(yīng)用于本發(fā)明前述的實(shí)施例中。
以下提供非易失性存儲(chǔ)器陣列的結(jié)構(gòu)與結(jié)構(gòu)，非易失性存儲(chǔ)器單元排列成矩陣的模式，圖23顯示非易失性存儲(chǔ)器陣列的第一種結(jié)構(gòu)，而圖24則顯示非易失性存儲(chǔ)器陣列的第二種結(jié)構(gòu)。
在圖23中，相鄰于行方向的存儲(chǔ)器單元的每一n+區(qū)SD1(221)與SD2(222)共同連接，且在列方向接至一字線(LB)，在列方向的第一柵電極G1(241)與一字線(LW)連接。在列方向的第二柵電極G1(242L)的第一個(gè)連接第一控制線(LSL)，而在列方向的第二柵電極G22(242R)的第二個(gè)與第二控制線(LSR)連接。
在圖24中，在同一行的每一非易失性存儲(chǔ)器單元內(nèi)的第一n+區(qū)SD1(221)與一位線(LB)連接。在列里，鄰近行方向的存儲(chǔ)器單元的第二n+區(qū)SD2(222)接至公共線(LC)。在列里的一第一柵電極G1與一字線(LW)連接。而在列里的第二柵電極G21(242L)的第一個(gè)與第一控制線(LSL)連接，而在列里的第二柵電極G22(242R)的第二個(gè)則與第二控制線(LSR)連接。
圖25顯示在存儲(chǔ)器單元外組成一陣列(如第23圖)，當(dāng)編程位線LB(i)與位線LB(i+1)間一單元電位能提供的情形，(1)載流子注入至第二柵極絕緣體132R的第二個(gè)位線LB(i)的電位能預(yù)先決定為一電位能Vbitp，其中該電位能大于被選擇字線LW(i)的電位能VWs1減去第一柵電極241的閾值電壓Vth1的數(shù)值。
一大于第一柵電極241的閾值電壓Vth1提供至被選取字線LW(i)；一大于(VB-2ψF3)的加速電位能接至位線LB(i+1)；大于VB-ψGB的電位能提供至控制線LSR(i)以吸引載流子；大于第二柵電極241L的第一個(gè)之柵極閾值電壓Vth2-1的電位能Vcrlsl連接至控制線LSL(i)；而小于該第一柵電極241的柵極閾值電壓的電位能Vwns1連接至一未被選取字線LW(i)(描述到目前為止，一包含電位能的參考點(diǎn)是一形成半導(dǎo)體區(qū)的溝道)。
電位能VWs1提供至字線LW(i)之后，改變了位線LB(i)的電位能，并通過一差值選取編程的信息(Vbit1大于VWS1-Vth1或Vbit0小于VWS1-Vth1)。
根據(jù)上述電位能的提供方法，相同決定的電位能從位線LB(i+1)每隔一線被提供至位線LB(i)，更具體地說，響應(yīng)于編程信息，每隔一線從位線LB(i)決定是Vbit1或Vbit0，關(guān)于信息的選取電位能，有對(duì)二值的描述，但是若Vbit0被用作多階(Vbit0-1、Vbit0-2與Vbit0-3)，則可能編程多值信息。
(2)在第二柵極絕緣體132L的第一個(gè)中的載流子注入位線LB(I+1)的電位能事先設(shè)定為大于被選擇字線LW(i)的電位能VWS1減第一柵電極241的閾值電壓Vth1的電位能Vbitp。
接著，一大于第一柵電極241的閾值電壓(Vth1)的電位能VWs1連接至被選取字線LW；而大于VB-2ψF1的加速電位能Vbits1提供至位線LB(i)；大于VB-ψGB的電位能接至控制線LSL(i)以吸引載流子Vcrls1；大于第二柵電極242R的第二個(gè)的柵電極壓Vth2-2的電位能Vcrlns1連接至控制線LSR(i)；而低于該第一柵電極241的柵極閾值電壓的電位能Vwns1連接至未被選取字線LW(i)(包括目前所述電位能的參考點(diǎn)是一形成半導(dǎo)體區(qū)的溝道)。
在電位能VWs1提供至字線LW，該位線LB(i+1)的電位能改變，而通過差值可選擇編程信息[Vbit1大于(VWS1-Vth1)或低于Vbit0]。
根據(jù)上述電位能的提供方法，相同決定的電位能從位線LB(i+1)每隔一線被提供至位線LB(i)，具體地說，響應(yīng)于編程信息，每隔一線從位線LB(i)決定是Vbit1或Vbit0。關(guān)于信息的選取電位能，有對(duì)二值的描述，但是若Vbit0被用作多階(Vbit0-1、Vbit0-2與Vbit0-1)，則可編程多值信息。
如上所述，根據(jù)本發(fā)明的實(shí)施例中，每次是對(duì)一個(gè)單元進(jìn)行編程，關(guān)于鄰近兩單元的載流子注入，在一單元的第二柵極絕緣體132R的第二個(gè)內(nèi)注入載流子時(shí)，可在另一單元的第二柵極絕緣體132L的第一個(gè)注入載流子，然而，若編程的信息不同時(shí)，鄰近單元必須執(zhí)行編程兩次，在以上的步驟中，若提供待命的電位能至控制線LSL(LSR)，關(guān)注的單元是不會(huì)被編程的。
請(qǐng)參閱圖26，以下敘述當(dāng)讀取陣列的每一存儲(chǔ)器單元內(nèi)儲(chǔ)存的信息時(shí)，適用的電位能提供情形。
(1)讀取在第二柵極絕體132L的第一個(gè)內(nèi)儲(chǔ)存的信息一大于第一柵極閾值電壓Vth1的電位能Vwr提供至選取字線LW(i)，而在形成半導(dǎo)體區(qū)的溝道110的相反方向，提供電位能Vbitrr至位線LB(i+1)，其中電位能Vbitrr低于VB-2ψF2。
此外，小于電位能Vbitrr的電位能Vbitll(包括零)連接至位線LB(i)；大于第二柵極閾值電壓的第二個(gè)的最大值Vth2-2max的電位能Vcrlrc連接至控制線LSR(i)；第二柵極閾值電壓Vth2-1-i與Vth2-1-(i+1)的已編程第一個(gè)的一對(duì)間的電位能連接至控制線LSL(i)，從前述步驟的判斷，可知若電流流至LB(i+1)，則第二柵極閾值電壓的第一個(gè)小于Vth2-1-i，若電流未流至LB(i+1)，則電壓大于Vth2-1-(i+1)。
(2)讀取在第二柵極絕體132R的第二個(gè)內(nèi)儲(chǔ)存的信息一大于第一柵極閾值電壓Vth1的電位能Vwr提供至選取字線LW(i)，而在形成半導(dǎo)體區(qū)的溝道110的相反方向，提供電位能Vbitrr至位線LB(i+1)，其中電位能Vbitlr低于VB-2ψF2。
此外，小于電位能Vbitlr的電位能Vbitr1(包括零)連接至位線LB(i+1)；大于第二柵極閾值電壓的第一個(gè)之最大值Vth2-1max的電位能Vcrllc連接至控制線LSR(i)；第二柵極閾值電壓Vth2-2-i與Vth2-2-(i+1)的已編程第二個(gè)的一對(duì)間的電位能連接至控制線LSR(i)，從前述步驟的判斷，可知若電流流至LB(i)，則第二柵極閾值電壓的第二個(gè)小于Vth2-2-i，若電流未流至LB(i)，則電壓大于Vth2-2-(i+1)。
通過檢測(cè)電流本身或在一預(yù)設(shè)的時(shí)間內(nèi)，檢測(cè)位線LB對(duì)特定電位能充電產(chǎn)生的電位能變化，可執(zhí)行電流檢測(cè)，另外根據(jù)檢測(cè)到的電流數(shù)值，可判斷出Vth小于Vth2-1-i與Vth2-2-i。
接下來請(qǐng)參閱圖27至34中描述的制造方法，為一依圖20中第二十實(shí)施例揭露的存儲(chǔ)器單元結(jié)構(gòu)制作的存儲(chǔ)器陣列的剖面圖。
如圖27所示，在p型半導(dǎo)體基板10表面形成n阱102與p阱101，p阱101表面，以形成一厚5nm的熱氧化膜，在p阱雜質(zhì)表面上以離子植入的方式誘發(fā)形成一表面層201，在接下來的步驟中該表面層201當(dāng)作雜質(zhì)以作為載流子供應(yīng)部份。
接著，經(jīng)由濕式蝕刻移除熱氧化膜，經(jīng)氫氧燃燒氧化800℃下，于p阱101表面上再一次形成厚7nm的熱氧化膜130，一厚200nm摻雜磷的晶硅薄膜300進(jìn)一步形成，而再形成一厚100nm的氮化硅膜301，另外，在基板表面鍍上一層光刻膠，作成第一柵電極241的形狀，以產(chǎn)生一光刻膠掩模401。
通過使用光刻膠401作為掩模蝕刻氮化硅膜301與多晶硅膜300(如圖28所示)。而多晶硅膜300加工成第一電極241的形狀。
多晶硅膜清潔后，經(jīng)氫氧燃燒氧化800℃，在第一柵電極(多晶硅)241的側(cè)壁成長(zhǎng)一厚30nm的熱氧化膜241a，在表面上平整形成的一厚10nm氮化硅膜302，再形成一厚80nm的多晶硅層303膜。
請(qǐng)?jiān)賲㈤唸D29，經(jīng)反應(yīng)式離子蝕刻(RIE)多晶硅303的水平部份，保留第一柵電極241側(cè)表面旁的側(cè)壁303SW，通過使用多晶硅側(cè)壁303SW作為掩模蝕刻一氮化硅膜302；上述的工藝中，保留第一柵電極表面上的氮化硅膜301，因氮化硅膜301較氮化硅302厚。
參閱圖30，經(jīng)各向同性蝕刻方法，移除第一柵電極241側(cè)表面旁的多晶硅側(cè)壁303SW，蝕刻氧化硅膜130形成掩模，并保留移除多晶硅側(cè)壁與多晶硅側(cè)表面下的氮化硅膜302。
再利用掩模將p阱表面蝕刻50nm深，在上述的過程中保留氮化硅膜302與氧化硅膜，一蝕刻溝槽101T側(cè)表面成為在后續(xù)步驟中形成在載流子加速注入部212L與212R的每一表面中的臺(tái)階SL與SR，而蝕刻溝槽在較大的部份形成n+區(qū)221與222。
但是在使用各向同性蝕刻技術(shù)蝕刻溝槽101T時(shí)，也完成了側(cè)蝕刻(以下提供利用側(cè)蝕刻的詳細(xì)方法，如圖31所示)。成長(zhǎng)5nm厚的熱氧化膜后，事先利用氧化硅膜130與氮化硅膜302作掩模，通過低能量(小于10KeV)離子植入將砷形成于n+區(qū)221n與222n，這使得具n+區(qū)221與222的臺(tái)階SL與SR自對(duì)準(zhǔn)，因?yàn)槭抢猛谎谀＿M(jìn)行定位，在上述的過程中，在以下的敘述中(圖32)n區(qū)221n與222n是不需要植入砷。
參閱圖31，在蝕刻溝槽101T中形成一厚5nm的熱氧化膜(未顯示于圖中)，依序在蝕刻溝槽內(nèi)蝕刻氮化硅膜302、熱氧化膜130與熱氧化膜，并暴露第一電極間的阱表面。
在每一第二柵極絕緣體132L與132R，經(jīng)800℃氫氧燃燒氧化方法，將形成3.5-4nm厚度的氧化硅膜132a當(dāng)作第一層，再經(jīng)化學(xué)氣相淀積(CVD)形成4nm厚的氮化硅膜132b作第二層，經(jīng)化學(xué)氣相淀積(CVD)形成3-3.5nm厚的氧化硅膜132c作第三層，因此氧化硅膜132b經(jīng)800℃氫氧燃燒氧化方法氧化，上述的工藝完成一三層結(jié)構(gòu)、包含載流子電荷捕獲裝置的第二柵極絕緣體132，形成一第一柵極絕緣體131自我對(duì)準(zhǔn)至第一柵電極241。
再請(qǐng)參閱圖32，形成一厚10nm的多晶硅膜(未于圖中顯示)以當(dāng)作第二柵極絕緣體132的保護(hù)膜，通過離子植入方法將第一導(dǎo)電型雜質(zhì)(根據(jù)本發(fā)明的實(shí)施例為硼原子)植入柵極絕緣體，以在后續(xù)的工藝中，在載流子加速注入部212L與212R中當(dāng)雜質(zhì)，通過使用第一柵電極本身當(dāng)作掩模，在載流子加速注入部212L與212R中植入雜質(zhì)，以形成載流子加速注入部自我對(duì)準(zhǔn)第一柵電極241。
請(qǐng)參閱圖32，上面描述的現(xiàn)象使得，當(dāng)形成第二柵電極242L的第一個(gè)與第二柵電極242R的第二個(gè)鄰近第一柵電極241的側(cè)壁時(shí)，在載流子加速注入部的雜質(zhì)202自我對(duì)準(zhǔn)至第二柵電極242L的第一個(gè)與第二柵電極242R的第二個(gè)。
請(qǐng)參閱圖32所示，均勻形成一厚100nm的磷摻雜的多晶硅(未顯示于圖中)，通過各向異性的反應(yīng)式離子蝕刻方法蝕刻一水平部份，而將多晶硅側(cè)壁242L與242R保留在第一柵電極241側(cè)表面旁，磷摻雜側(cè)壁形成第二柵電極242L的第一個(gè)與第二柵電極242R的第二個(gè)，上述的工藝中，也蝕刻一保護(hù)的多晶硅(如圖31所示)。通過800℃的氫氧燃燒氧化方法，再于硅側(cè)壁表面形成一厚7nm的氧化膜242a。
經(jīng)離子植入方法，在蝕刻溝槽表面植入n區(qū)雜質(zhì)(根據(jù)本發(fā)明第二十實(shí)施例，為砷)，將其多晶硅側(cè)壁242L與242R當(dāng)作掩模以形成n區(qū)221n與222n，這使得n區(qū)端部之每一位置與載流子加速注入部的臺(tái)階SL與SR可自動(dòng)調(diào)整，通過化學(xué)氣相淀積法均勻形成一厚30nm的氮化硅膜(未于圖中顯示)，經(jīng)各向異性反應(yīng)式離子蝕刻方法蝕刻一水平部份，保留在多晶硅242L與242R的每一邊上的氮化硅膜的側(cè)壁242b。
利用氮化硅膜當(dāng)作掩模，通過離子植入方法，在蝕刻溝槽表面植入雜質(zhì)(根據(jù)本發(fā)膽第二十實(shí)施例，為砷)以形成n+區(qū)222與221，該n+區(qū)222與221的成份較雜質(zhì)大于一至二的數(shù)量級(jí)。此后，離子植入的雜質(zhì)被熱處理并活化。
在圖33中，在多晶硅側(cè)壁蝕刻氧化膜，并蝕刻除去保留于氮化硅膜242b間的三層膜132，在整個(gè)表面上的鈦或鈷蒸發(fā)后，再熱處理蒸發(fā)的鈦或鈷膜，蝕刻后暴露在外的部份(即多晶硅側(cè)壁上表面與n+區(qū)222/221s的高濃度部份)被硅化，而任何未反應(yīng)的金屬被蝕刻去除。
在上述的工藝中，形成低電阻n+區(qū)222/221、第二柵電極的第一個(gè)與第二個(gè)242L與242R，經(jīng)連續(xù)在其他單元上形成n+區(qū)與電極，可產(chǎn)生低電阻位線、公共線與控制線。
請(qǐng)參閱圖34，通過化學(xué)氣相淀積法可形成氧化硅膜251，其較第一柵電極241的氧化硅膜還薄，并保留第一柵電極間的部份，選擇性蝕刻第一柵電極暴露的上表面上的氮化硅膜301，而經(jīng)化學(xué)氣相淀積法，暴露第一柵電極以形成厚100nm的磷摻雜多晶硅252；此外，經(jīng)化學(xué)氣相淀積法在磷摻雜多晶硅252上形成一厚50nm的硅化鎢252s，多個(gè)單元的第一柵電極241則互相連接，利用光刻技術(shù)，將該硅鎢252s與多晶硅252組成的雙層薄膜加工至字線LW的平面形狀。
再利用多層連接技術(shù)，將位線、公共線、字線與控制線連接至周圍的電路，為了將控制線連接至周圍電路，必須在各向異性多晶硅蝕刻前，形成一連接焊盤形狀的光刻膠。
因此，本發(fā)明具以下的優(yōu)點(diǎn)(1)從形成半導(dǎo)體區(qū)的溝道，在具有載流子電荷捕獲裝置的柵極絕緣體中注入一載流子，可克服形成半導(dǎo)體區(qū)的溝道部份(載流子加速注入部外，第二n+區(qū)122的相鄰界面)的勢(shì)壘，作局部的載流子注入，這結(jié)果不僅具有高效率注入、低電壓與高速編程的功能，并且提供一高集成密度的存儲(chǔ)器單元。
(2)在形成半導(dǎo)體區(qū)的溝道上可獨(dú)立形成兩柵電極，將為吸引載流子的電位能連接至柵電極，以形成局部注入載流子的區(qū)域，即使提供載流子從第一n+區(qū)121至形成半導(dǎo)體區(qū)的溝道的數(shù)量減少，因連接至n+區(qū)122的加速電位能與為吸引載流子的電位能間的交互作用，讓柵極絕緣體仍具有高效率注入。
(3)第二柵電極與絕緣體放置第一柵電極的兩側(cè)，可獨(dú)立執(zhí)行載流子提供與吸引載流子，而且在形成半導(dǎo)體區(qū)的溝道內(nèi)的載流子在每一第二絕緣體可單獨(dú)被注入，這不僅使得存儲(chǔ)器單元可儲(chǔ)存二位的資料，而且減少編程所需電流，并提供高集成密度的存儲(chǔ)器。
(4)只有在第二柵電極連接一與注入及抽取相同極性的電位能，才能第二柵電極注入與抽取載流子，這簡(jiǎn)化了載流子注入與抽取的電路結(jié)構(gòu)。
本領(lǐng)域技術(shù)人員應(yīng)該理解，雖然本發(fā)明已被特別地表示，并參考其優(yōu)選實(shí)施例做說明，在不背離本發(fā)明之精神與范疇的情況下可進(jìn)行各種形式上及細(xì)節(jié)的改變。
權(quán)利要求
1.一種非易失性存儲(chǔ)器單元，在基板主要表面形成相異導(dǎo)電類型的第一與第二雜質(zhì)區(qū)，第一和第二雜質(zhì)區(qū)被一在基板的主要表面內(nèi)形成一種導(dǎo)電類型的半導(dǎo)體區(qū)的溝道所分隔，一柵電極形成于該形成半導(dǎo)體區(qū)的溝道上的柵極絕緣體上，其中載流子被注入并儲(chǔ)存在該柵極絕緣體的載流子捕獲裝置內(nèi)，還包括一加速電位能提供裝置，選擇性提供加速電位能至該第一與第二雜質(zhì)區(qū)一側(cè)的一個(gè)輸出；該形成半導(dǎo)體區(qū)的溝道包括一載流子供應(yīng)部份，而載流子加速注入部沿著載流子傳輸方向設(shè)置；該載流子供應(yīng)部份提供載流子至載流子加速注入部，該載流子由該第一與第二雜質(zhì)區(qū)一側(cè)的另一個(gè)輸出提供；由該載流子供應(yīng)部份提供的載流子，該載流子加速注入部將載流子局部注入至該柵極絕緣體，其中該柵極絕緣體鄰近于該第一與第二雜質(zhì)區(qū)的提供加速電位能的一個(gè)輸出。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器單元，其中還包括該載流子供應(yīng)部份相鄰于該第一雜質(zhì)區(qū)，該載流子加速注入部則位于該第二雜質(zhì)區(qū)；形成該柵電極覆蓋該載流子供應(yīng)部份與該載流子加速注入部；該加速電位能提供裝置提供該加速電位能至該第二雜質(zhì)區(qū)；該載流子供應(yīng)部份從該第二雜質(zhì)區(qū)提供載流子至該載流子加速注入部，及；該載流子加速注入部從該載流子供應(yīng)部份將載流子局部注入至該第二雜質(zhì)區(qū)旁的柵極絕緣體。
3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器單元，其中還包括一第一載流子加速注入部相鄰于該第一雜質(zhì)區(qū)，該第二載流子加速注入部則位于該第二雜質(zhì)區(qū)，而該載流子供應(yīng)部份則位于該第一與第二載流子加速注入部間；形成該柵電極覆蓋該載流子供應(yīng)部份與該第一與第二載流子加速注入部，及；在從該第二載流子加速注入部注入載流子至該柵極絕緣體時(shí)，該加速電位能提供裝置提供該加速電位能至該第二雜質(zhì)區(qū)，在從該第一載流子加速注入部注入載流子至該柵極絕緣體時(shí)，該加速電位能提供裝置提供該加速電位能至該第一雜質(zhì)區(qū)。
4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器單元，其中還包括該載流子供應(yīng)部份相鄰于該第一雜質(zhì)區(qū)，該第二載流子加速注入部則位于該第二雜質(zhì)區(qū)，而該載流子供應(yīng)部份則位于該第一與第二載流子加速注入部間；包含一第一柵極絕緣體的柵極絕緣體位于該載流子供應(yīng)部份，而一第二柵極絕緣體位于該載流子加速注入部；該柵電極包含兩互相絕緣的第一柵電極與第二柵電極，其中該第一柵電極經(jīng)該第二柵極絕緣體位于該載流子供應(yīng)部的上方，而該第二柵電極則經(jīng)該第二柵極絕緣體位于該載流子加速注入部上方；該加速電位能提供裝置提供加速位能至該第二雜質(zhì)區(qū)；該載流子供應(yīng)部份從該第一雜質(zhì)區(qū)提供載流子至該載流子加速注入部，及；該載流子加速注入部從該載流子供應(yīng)部份將載流子局部注入至該第二柵極絕緣體旁的該第二雜質(zhì)區(qū)。
5.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，還包括為吸引載流子而提供電位能的裝置，用于吸引該載流子至該第二柵電極下的該第二柵極絕緣體，該裝置提供該第二柵電極一電位能。
6.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中至少在該第一與第二柵電極外的一柵電極端表面，形成一絕緣材料。
7.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器單元，其中該柵電極的該端表面上形成的該絕緣材料是一側(cè)壁絕緣材料，該側(cè)壁絕緣材料是在非各向同性蝕刻一該基板的該主要表面上形成的絕緣材料后剩余的。
8.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器單元，其中該柵電極的該端表面上形成的該絕緣材料，是一氧化該柵電極產(chǎn)生的氧化膜。
9.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中形成一絕緣體以絕緣該第一柵電極與該第二柵電極。
10.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中該第二柵電極與該第二柵極絕緣體延伸覆蓋該第一柵電極的該第二雜質(zhì)區(qū)側(cè)的上表面與端表面。
11.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中該第一柵電極與該第一柵極絕緣體延伸覆蓋該第二柵電極的該第一雜質(zhì)區(qū)側(cè)的上表面與端表面。
12.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器單元，其中該載流子加速注入部包括一第一載流子注入部與一第二載流子加速注入部，其中該第一載流子注入部形成于該第一雜質(zhì)區(qū)旁，該第二載流子加速注入部則形成于該第二雜質(zhì)區(qū)旁，而該載流子供應(yīng)部份則位于該第一載流子加速注入部與該第二載流子加速注入部間；該柵極絕緣體由一位于該載流子供應(yīng)部份上的一第一柵極絕緣體與兩第二柵極絕緣體，其中在第一載流子加速注入部上，形成一第二柵極絕緣體的第一個(gè)，而該第二柵極絕緣體的第二個(gè)則形成于該第二載流子加速注入部上；該柵電極包含一第一柵電極與兩個(gè)第二柵電極，其中該第二柵電極的第一個(gè)與第二個(gè)互相絕緣，其中該第一柵電極經(jīng)該第一柵極絕緣體，位于該載流子供應(yīng)部份上方，該第二柵電極的該第一個(gè)通過該第二柵極絕緣體的該第一個(gè)，位于該第一載流子加速注入部上方，而該第二柵電極的該第二個(gè)則經(jīng)該第二柵極絕緣體的該第二個(gè)，位于該第二載流子加速注入部，及；當(dāng)載流子從該第二載流子加速注入部注入至該第二柵極絕緣體的該第二個(gè)時(shí)，該加速電位能提供裝置提供加速電位能至該第二雜質(zhì)區(qū)，當(dāng)載流子從該第一載流子加速注入部注入至該第二柵極絕緣體的該第一個(gè)。
13.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，還包括為吸引載流子而提供電位能的裝置，為吸引該載流子至該第二柵電極下的該第二柵極絕緣體，該裝置選擇性提供該第二柵電極一電位能。
14.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中當(dāng)?shù)诙d流子加速注入部注入載流子進(jìn)入該第二柵極絕緣體的第二個(gè)，該第一載流子加速注入部為提供一載流子路徑，以提供載流子從該第一雜質(zhì)區(qū)至該載流子供應(yīng)部份，該載流子由該載流子部提供，及；當(dāng)?shù)谝惠d流子加速注入部注入載流子進(jìn)入該第二柵極絕緣體的第一個(gè)，該第二載流子加速注入部為提供一載流子路徑，以提供載流子從該第二雜質(zhì)區(qū)至該載流子供應(yīng)部份，當(dāng)?shù)谝惠d流子加速注入部注入載流子進(jìn)入該第二柵極絕緣體的第一個(gè)，該載流子由該載流子部提供。
15.根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)器單元，其中當(dāng)?shù)诙d流子加速注入部注入載流子進(jìn)入該第二柵極絕緣體的第二個(gè)，該第一載流子加速注入部為提供一載流子路徑，以提供載流子從該第一雜質(zhì)區(qū)至該載流子供應(yīng)部份，該載流子由該載流子部提供；當(dāng)?shù)谝惠d流子加速注入部注入載流子進(jìn)入該第二柵極絕緣體的第一個(gè)，該第二載流子加速注入部為提供一載流子路徑，以提供載流子從該第二雜質(zhì)區(qū)至該載流子供應(yīng)部份，當(dāng)?shù)谝惠d流子加速注入部注入載流子進(jìn)入該第二柵極絕緣體的第一個(gè)，該載流子由該載流子部提供。
16.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中至少在該第一與第二柵電極外的一柵電極端表面，形成一絕緣材料。
17.根據(jù)權(quán)利要求16所述的非易失性存儲(chǔ)器單元，其中該柵電極的該端表面上形成的該絕緣材料是一側(cè)壁絕緣材料，該側(cè)壁絕緣材料是在非各向同性蝕刻一該基板的該主要表面上形成的絕緣材料后剩余的。
18.根據(jù)權(quán)利要求16所述的非易失性存儲(chǔ)器單元，其中該柵電極的該端表面上形成的該絕緣材料，是一氧化該柵電極產(chǎn)生的氧化膜。
19.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中形成以絕緣體以互相絕緣該第一柵電極與該第二柵電極。
20.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中該第二柵電極的第一個(gè)與該柵極絕緣體延伸覆蓋該第一柵電極一側(cè)的上表面與端表面，而該第二柵電極的第二個(gè)與該柵極絕緣體延伸覆蓋該第一柵電極一側(cè)的上表面與端表面。
21.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中該第一柵電極與該絕緣體延伸覆蓋該第二柵電極的該第一個(gè)與第二個(gè)旁的上表面與端表面。
22.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中該臺(tái)階的側(cè)壁朝載流子傳輸方向具一垂直成份，該臺(tái)階形成于該載流子加速注入部的表面。
23.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中該臺(tái)階的側(cè)壁朝載流子傳輸方向具一垂直成份，該臺(tái)階形成于該載流子加速注入部的表面。
24.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中該臺(tái)階的側(cè)壁朝載流子傳輸方向具一垂直成份，該臺(tái)階形成于該載流子加速注入部的表面。
25.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中該柵極絕緣體為一三層結(jié)構(gòu)，包括一第一層與該形成半導(dǎo)體區(qū)的溝道接觸；一第三層與該柵電極接觸，及；一第二層位于該第一層與該第三層間，其中該第三層的載流子穿隧機(jī)率大于該第一層的載流子穿隧機(jī)率。
26.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中該柵極絕緣體為一三層結(jié)構(gòu)，包括一第一層與該形成半導(dǎo)體區(qū)的溝道接觸；一第三層與該柵電極接觸，及；一第二層位于該第一層與該第三層間，其中該第三層的載流子穿隧機(jī)率大于該第一層的載流子穿隧機(jī)率。
27.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中該柵極絕緣體為一三層結(jié)構(gòu)，包括一第一層與該形成半導(dǎo)體區(qū)的溝道接觸；一第三層與該柵電極接觸，及；一第二層位于該第一層與該第三層間，其中該第三層的載流子穿隧機(jī)率大于該第一層的載流子穿隧機(jī)率。
28.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中該載流子加速注入部的雜質(zhì)濃度大于2×1017atm/cm。
29.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中該載流子加速注入部的雜質(zhì)濃度大于2×1017atm/cm。
30.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中該載流子加速注入部的雜質(zhì)濃度大于2×1017atm/cm。
31.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中連接該第一雜質(zhì)區(qū)跨越該載流子加速注入部與該第二雜質(zhì)區(qū)的距離小于四倍的熱載流子平均自由路徑。
32.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中連接該第一雜質(zhì)區(qū)跨越該載流子加速注入部與該第二雜質(zhì)區(qū)的距離小于四倍的熱載流子平均自由路徑。
33.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中連接該第一雜質(zhì)區(qū)跨越該載流子加速注入部與該第二雜質(zhì)區(qū)的距離小于四倍的熱載流子平均自由路徑。
34.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中在該載流子加速注入部?jī)?nèi)，該加速電位能從一鄰近的該雜質(zhì)區(qū)至該加速電位能形成一空間電荷區(qū)，該能量可克服該載流子加速注入部與該柵極絕緣體間的勢(shì)壘VB，提供該載流子至該空間電荷區(qū)內(nèi)。
35.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中在該載流子加速注入部?jī)?nèi)，該加速電位能從一鄰近的該雜質(zhì)區(qū)至該加速電位能形成一空間電荷區(qū)，該能量可克服該載流子加速注入部與該柵極絕緣體間的勢(shì)壘VB，提供該載流子至該空間電荷區(qū)內(nèi)。
36.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中在該載流子加速注入部?jī)?nèi)，該加速電位能從一鄰近的該雜質(zhì)區(qū)至該加速電位能形成一空間電荷區(qū)，該能量可克服該載流子加速注入部與該柵極絕緣體間的勢(shì)壘VB，提供該載流子至該空間電荷區(qū)內(nèi)。
37.根據(jù)權(quán)利要求2所述的編程非易失性存儲(chǔ)器單元的方法，包括一向該第二雜質(zhì)區(qū)提供大于VB-2ψF2(ψF2載流子加速注入部?jī)?nèi)的費(fèi)米能階)電位能的程序，該能量可克服該載流子加速注入部與該柵極絕緣體界面間的勢(shì)壘VB，提供相關(guān)的載流子；一在該形成半導(dǎo)體區(qū)的溝道內(nèi)，提供載流子從該第一雜質(zhì)區(qū)至該載流子供應(yīng)部份的程序，及；一移動(dòng)將該載流子加速注入部的載流子提供至該載流子供應(yīng)部份的程序。
38.根據(jù)權(quán)利要求37所述的編程非易失性存儲(chǔ)器單元的方法，其中吸引載流子的該電位能大于VB-ψGB(ψGB一柵電極與載流子加速注入部間的功函數(shù)差值)。
39.根據(jù)權(quán)利要求37所述的編程非易失性存儲(chǔ)器單元的方法，其中通過正向偏壓該雜質(zhì)區(qū)，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
40.根據(jù)權(quán)利要求37所述的編程非易失性存儲(chǔ)器單元的方法，其中誘發(fā)該載流子供應(yīng)部份表面的一溝道，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
41.根據(jù)權(quán)利要求4所述的編程非易失性存儲(chǔ)器單元的方法，包括一向該第二雜質(zhì)區(qū)提供大于VB-2ψF2(ψF2載流子加速注入部?jī)?nèi)的費(fèi)米能階)電位能的程序，該能量可克服該載流子加速注入部與該柵極絕緣體界面間的勢(shì)壘VB，提供相關(guān)的載流子；一提供電位能以吸引載流子至該第二柵電極的程序，及；一在該形成半導(dǎo)體區(qū)的溝道內(nèi)，提供載流子從該第一雜質(zhì)區(qū) 至該載流子供應(yīng)部份的程序；一移動(dòng)將該載流子加速注入部的載流子提供至該載流子供應(yīng)部份的程序。
42.根據(jù)權(quán)利要求41所述的編程非易失性存儲(chǔ)器單元的方法，其中吸引載流子的該電位能大于VB-ψGB(ψGB一柵電極與載流子加速注入部間的功函數(shù)差值)。
43.根據(jù)權(quán)利要求41所述的編程非易失性存儲(chǔ)器單元的方法，其中通過正向偏壓該雜質(zhì)區(qū)，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
44.根據(jù)權(quán)利要求41所述的編程非易失性存儲(chǔ)器單元的方法，其中誘發(fā)該載流子供應(yīng)部份表面的一溝道，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
45.根據(jù)權(quán)利要求26所述的編程非易失性存儲(chǔ)器單元的方法，其包括以下步驟向該柵電極提供電位能以誘發(fā)一溝道，其中該電位能大于該相關(guān)柵極的柵極閾值電壓；將該第一雜質(zhì)區(qū)的電位能預(yù)設(shè)至第一電位能，其中該第一電位能小于該加速電位能，并大于為誘發(fā)溝道的該電位能減去該閾值電壓的值，及；改變?cè)摰谝浑s質(zhì)區(qū)的電位能至該第一電位能，或一小于為誘發(fā)溝道執(zhí)行選擇編程信息所需柵極閾值扣除該柵極閾值電壓的值。
46.根據(jù)權(quán)利要求45所述的編程非易失性存儲(chǔ)器單元的方法，其中吸引載流子的該電位能大于VB-ψGB(ψGB一柵電極與載流子加速注入部間的功函數(shù)差值)。
47.根據(jù)權(quán)利要求45所述的編程非易失性存儲(chǔ)器單元的方法，其中通過正向偏壓該雜質(zhì)區(qū)，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
48.根據(jù)權(quán)利要求45所述的編程非易失性存儲(chǔ)器單元的方法，其中誘發(fā)該載流子供應(yīng)部份表面的一溝道，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
49.根據(jù)權(quán)利要求45所述的編程非易失性存儲(chǔ)器單元的方法，其中該第二電位能選自電位能的多個(gè)能階。
50.根據(jù)權(quán)利要求27所述的編程非易失性存儲(chǔ)器單元的方法，其包括以下步驟向該第一柵電極提供電位能以誘發(fā)一溝道，其中該電位能大于該相關(guān)柵極的柵極閾值電壓；將該第一雜質(zhì)區(qū)的電位能預(yù)設(shè)至第一電位能，其中該第一電位能小于該加速電位能，并大于為誘發(fā)溝道的該電位能減去該閾值電壓的值，及；改變?cè)摰谝浑s質(zhì)區(qū)的電位能至該第一電位能，或一小于為誘發(fā)溝道執(zhí)行選擇編程信息所需柵極閾值扣除該柵極閾值電壓的值。
51.根據(jù)權(quán)利要求50所述的編程非易失性存儲(chǔ)器單元的方法，其中吸引載流子的該電位能大于VB-ψGB(ψGB一柵電極與載流子加速注入部間的功函數(shù)差值)。
52.根據(jù)權(quán)利要求50所述的編程非易失性存儲(chǔ)器單元的方法，其中通過正向偏壓該雜質(zhì)區(qū)，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
53.根據(jù)權(quán)利要求50所述的編程非易失性存儲(chǔ)器單元的方法，其中誘發(fā)該載流子供應(yīng)部份表面的一溝道，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
54.根據(jù)權(quán)利要求50所述的編程非易失性存儲(chǔ)器單元的方法，其中該第二電位能選自電位能的多個(gè)能階。
55.根據(jù)權(quán)利要求12所述的編程非易失性存儲(chǔ)器單元的方法，其中載流子從該第二載流子加速注入部注入至該第二柵極絕緣體的第二個(gè)，包括一向該第二雜質(zhì)區(qū)提供大于VB-2ψF2(ψF2載流子加速注入部?jī)?nèi)的費(fèi)米能階)電位能的程序，該能量可克服該載流子加速注入部與該柵極絕緣體界面間的勢(shì)壘VB，提供相關(guān)的載流子；一提供電位能以吸引載流子至該第二柵電極的第二個(gè)的程序；一在該形成半導(dǎo)體區(qū)的溝道內(nèi)，提供載流子從該第一雜質(zhì)區(qū)至該載流子供應(yīng)部份的程序，及；一移動(dòng)將該載流子加速注入部的載流子提供至該載流子供應(yīng)部份的程序，其中載流子從該第一載流子加速注入部注入至該第二柵極絕緣體的第一個(gè)，包括一向該第二雜質(zhì)區(qū)提供大于VB-2ψF2(ψF2載流子加速注入部?jī)?nèi)的費(fèi)米能階)電位能的程序，該能量可克服該載流子加速注入部與該柵極絕緣體界面間的勢(shì)壘VB，提供相關(guān)的載流子；一提供電位能以吸引載流子至該第二柵電極的第一個(gè)的程序；一在該形成半導(dǎo)體區(qū)的溝道內(nèi)，提供載流子從該第一雜質(zhì)區(qū)至該載流子供應(yīng)部份的程序，及；一移動(dòng)將該第一載流子加速注入部的載流子，提供至該載流子供應(yīng)部份的程序。
56.根據(jù)權(quán)利要求55所述的編程非易失性存儲(chǔ)器單元的方法，其中載流子從該第二載流子加速注入部注入至該第二柵極絕緣體的第二個(gè)，包括提供大于柵極閾值電壓的電位能至該第二柵電極的該第二個(gè)；提供大于該柵極閾值電壓的電位能至該第一柵電極，以誘發(fā)一溝道；將該第一雜質(zhì)區(qū)的電位能預(yù)設(shè)至該第一電位能，其中該第一電位能小于該加速電位能，并大于為誘發(fā)溝道的該電位能減去該閾值電壓的值，及；改變?cè)摰诙s質(zhì)區(qū)的電位能至該第一電位能，或一小于為誘發(fā)溝道執(zhí)行選擇編程信息所需柵極閾值扣除該柵極閾值電壓的值。
57.根據(jù)權(quán)利要求56所述的編程非易失性存儲(chǔ)器單元的方法，其中吸引載流子的該電位能大于VB-ψGB(ψGB一柵電極與載流子加速注入部間的功函數(shù)差值)。
58.根據(jù)權(quán)利要求56所述的編程非易失性存儲(chǔ)器單元的方法，其中通過正向偏壓該雜質(zhì)區(qū)，將載流子由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
59.根據(jù)權(quán)利要求56所述的編程非易失性存儲(chǔ)器單元的方法，其中誘發(fā)該載流子供應(yīng)部份表面的一溝道，將載流子提由該雜質(zhì)區(qū)提供至該載流子供應(yīng)部份。
60.根據(jù)權(quán)利要求56所述的編程非易失性存儲(chǔ)器單元的方法，其中該第二電位能選自電位能的多個(gè)能階。
61.根據(jù)權(quán)利要求2所述的讀取儲(chǔ)存于非易失性存儲(chǔ)器單元內(nèi)信息的方法，其中提供至該第一雜質(zhì)區(qū)的反向偏壓電位能，小于VB-2ψF2(VB形成于柵極絕緣體與載流子加速注入部界間的規(guī)勢(shì)壘；ψF2載流子加速注入部的費(fèi)米能階)，大于該第二雜質(zhì)區(qū)的該電位能，及；提供至該柵電極以檢測(cè)該第一雜質(zhì)區(qū)的該電位能，其中該電位能大于多個(gè)該編程?hào)艠O閾值電壓的最大值。
62.根據(jù)權(quán)利要求？所述的讀取儲(chǔ)存于非易失性存儲(chǔ)器單元內(nèi)信息的方法，其中提供至該第一雜質(zhì)區(qū)的逆向偏壓電位能，小于VB-2ψF2(VB形成于第二柵極絕緣體與載流子加速注入部界間的規(guī)勢(shì)壘；ψF2載流子加速注入部的費(fèi)米能階)，大于該第二雜質(zhì)區(qū)的該電位能；其中大于該柵極閾值電壓的電位能提供至該第一柵電極，及；其中大于多個(gè)該編程?hào)艠O閾值電壓最大值的電位能被提供至該第二柵電極，以檢測(cè)該第一雜質(zhì)區(qū)的該電位能。
63.根據(jù)權(quán)利要求12所述從非易失性存儲(chǔ)器單元內(nèi)，讀取在一對(duì)第二柵極絕緣體中的一個(gè)存儲(chǔ)的信息的方法，其中一逆向偏壓電位能提供至該第一與第二雜質(zhì)區(qū)的該雜質(zhì)區(qū)，其中該逆向偏壓電位能小于VB-2ψF2(VB形成于第二柵極絕緣體與載流子加速注入部界間的規(guī)勢(shì)壘；ψF2載流子加速注入部的費(fèi)米能階)，大于該其他雜質(zhì)區(qū)的該電位能；一大于該柵極閾值電壓的電位能提供至該第一柵電極，及；一其中大于多個(gè)該編程?hào)艠O閾值電壓最大值的電位能提供至每一該第二柵電極一該第一與第二個(gè)，以檢測(cè)該第一雜質(zhì)區(qū)的該電位能。
64.根據(jù)權(quán)利要求2所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)位線(LB)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第一雜質(zhì)區(qū)；多個(gè)公共線(LC)，每一個(gè)共同連接至列的方向旁的一對(duì)該非易失性存儲(chǔ)器單元的每一該第二雜質(zhì)區(qū)，及；多個(gè)字線(LW)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第柵電極。
65.根據(jù)權(quán)利要求4所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)位線(LB)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第一雜質(zhì)區(qū)；多個(gè)公共線(LC)，每一個(gè)在列的方向，共同連接至行方向旁的一對(duì)該非易失性存儲(chǔ)器單元的每一該第二雜質(zhì)區(qū)；多個(gè)控制線(LS)，每一個(gè)共同連接至相同列方向的該非易失性存儲(chǔ)器單元的每一該第二柵電極，及；多個(gè)字線(LW)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第柵電極。
66.根據(jù)權(quán)利要求4所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)位線(LB)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第一雜質(zhì)區(qū)；多個(gè)公共線(LC)，每一個(gè)在列的方向，共同連接至行方向旁的一對(duì)該非易失性存儲(chǔ)器單元的每一該第二雜質(zhì)區(qū)；多個(gè)控制線(LS)，每一個(gè)共同連接至相同行方向的該非易失性存儲(chǔ)器單元的每一該第二柵電極，及；多個(gè)字線(LW)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第一柵電極。
67.根據(jù)權(quán)利要求4所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)位線(LB)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第二雜質(zhì)區(qū)；多個(gè)公共線(LC)，每一個(gè)在列的方向，共同連接至行方向旁的一對(duì)該非易失性存儲(chǔ)器單元的每一該第一雜質(zhì)區(qū)；多個(gè)控制線(LS)，每一個(gè)共同連接至相同行方向的該非易失性存儲(chǔ)器單元的每一該第二柵電極，及；多個(gè)字線(LW)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第一柵電極。
68.根據(jù)權(quán)利要求4所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)位線(LB)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第二雜質(zhì)區(qū)；多個(gè)公共線(LC)，每一個(gè)在列的方向，共同連接至行方向旁的一對(duì)該非易失性存儲(chǔ)器單元的每一該第一雜質(zhì)區(qū)；多個(gè)控制線(LS)，每一個(gè)共同連接至相同行方向的該非易失性存儲(chǔ)器單元的每一該第二柵電極，及；多個(gè)字線(LW)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第一柵電極。
69.根據(jù)權(quán)利要求12所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)位線(LB)，每一個(gè)在列方向共同連接至行方向旁的一對(duì)該非易失性存儲(chǔ)器單元的每一該第一與第二雜質(zhì)區(qū)；多個(gè)字線(LW)，每一個(gè)連接至排列在相同行的該非易失性存儲(chǔ)器單元的每一該第一柵電極；多個(gè)第一控制線(LSL)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第一柵電極的該第一個(gè)，及；多個(gè)第二控制線(LSR)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第一柵電極的該第二個(gè)。
70.根據(jù)權(quán)利要求12所述的由非易失性存儲(chǔ)器單元矩陣型式的非易失性存儲(chǔ)器陣列，包括多個(gè)控制線(LC)，每一個(gè)在列方向共同連接至在行方向的一對(duì)該非易失性存儲(chǔ)器單元一側(cè)的每一該雜質(zhì)區(qū)；多個(gè)位線(LB)，每一個(gè)連接至相同行方向的該非易失性存儲(chǔ)器單元另一側(cè)的每一該雜質(zhì)區(qū)；多個(gè)字線(LW)，每一個(gè)連接至相同列方向的該非易失性存儲(chǔ)器單元的每一該第一柵電極；多個(gè)第一控制線(LSa)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第一柵電極的該第一個(gè)，及；多個(gè)第二控制線(LSb)，每一個(gè)連接至排列在相同列的該非易失性存儲(chǔ)器單元的每一該第一柵電極的該第二個(gè)。
71.一種編程非易失性存儲(chǔ)器單元的方法，其中該非揮性存儲(chǔ)器單元包括在基板主要表面形成相異導(dǎo)電類型的第一與第二雜質(zhì)區(qū)，第一和第二雜質(zhì)區(qū)被一在基板的主要表面內(nèi)形成一種導(dǎo)電類型的半導(dǎo)體區(qū)的溝道所分隔，其中載流子供應(yīng)部份放置于該第一雜質(zhì)區(qū)旁，載流子加速注入部則位于該第二雜質(zhì)區(qū)旁；-柵電極在該形成半導(dǎo)體區(qū)的溝道的柵極絕緣體上形成，其中該柵電極整個(gè)地覆蓋該載流子供應(yīng)部份與該載流子加速注入部；其中該編程該單元的方法包括下列步驟向該第二雜質(zhì)區(qū)提供大于VB-2ψF2(ψF2載流子加速注入部?jī)?nèi)的費(fèi)米能階)電位能，該能量可克服該載流子加速注入部與該柵極絕緣體界面間的勢(shì)壘VB，提供相關(guān)的載流子；在該形成半導(dǎo)體區(qū)的溝道內(nèi)，提供載流子從該第一雜質(zhì)區(qū)至該載流子供應(yīng)部份的，及；移動(dòng)至該載流子加速注入部的載流子，提供至該載流子供應(yīng)部份，而注入的載流子儲(chǔ)存在該柵極絕緣體的載流子捕獲裝置。
72.一種讀取儲(chǔ)存于非易失性存儲(chǔ)器單元內(nèi)信息的方法，其中該非揮性存儲(chǔ)器單元包括在基板主要表面形成相異導(dǎo)電類型的第一與第二雜質(zhì)區(qū)，第一和第二雜質(zhì)區(qū)被一在基板的主要表面內(nèi)形成一種導(dǎo)電類型的半導(dǎo)體區(qū)的溝道所分隔，其中載流子供應(yīng)部份放置于該第一雜質(zhì)區(qū)旁，載流子加速注入部則位于該第二雜質(zhì)區(qū)旁；一柵電極在該形成半導(dǎo)體區(qū)的溝道的柵極絕緣體上形成，其中該柵電極整個(gè)地覆蓋該載流子供應(yīng)部份與該載流子加速注入部；其中讀取該單元內(nèi)儲(chǔ)存信息的方法包括下列步驟其中向該第一雜質(zhì)區(qū)提供逆向偏壓電位能，小于VB-2ψF2(VB形成于第二柵極絕緣體與載流子加速注入部界間的規(guī)勢(shì)壘；ψF2載流子加速注入部的費(fèi)米能階)，大于該第二雜質(zhì)區(qū)的該電位能；向該柵電極提供一大于多個(gè)編程?hào)艠O閾值電壓的最大值的電位能，以檢測(cè)該第一雜質(zhì)區(qū)的該電位能。
73.一種加工一非易失性存儲(chǔ)器單元的方法，包括在半導(dǎo)體基板形成一p阱；在該p阱表面定義一形成半導(dǎo)體區(qū)的溝道，其中該形成半導(dǎo)體區(qū)的溝道分隔一第一雜質(zhì)區(qū)與一第二雜質(zhì)區(qū)；在該第一雜質(zhì)區(qū)旁形成一該溝道形成半導(dǎo)體的載流子供應(yīng)部份；在該第二雜質(zhì)區(qū)旁，在該形成半導(dǎo)體區(qū)的溝道形成一載流子加速注入部，其中該載流子加速注入部與該載流子供應(yīng)部份互相接觸；在該基板表面形成一柵極絕緣體，其中該柵極絕緣體覆蓋該第一與第二雜質(zhì)區(qū)的每一相對(duì)端表面，并覆蓋形成半導(dǎo)體區(qū)的溝道，及；在該柵極絕緣體上形成一柵電極，以完成該非易失性存儲(chǔ)器單元的加工。
74.根據(jù)權(quán)利要求73所述的方法，其中該柵極絕緣體為一三層結(jié)構(gòu)。
75.根據(jù)權(quán)利要求73所述的方法，其中在該柵極絕緣體上形成一柵電極的步驟包括在該載流子供應(yīng)部份上形成一第一柵電極，及；在該載流子加速注入部上形成一第二柵電極，其中該第二柵電極與一第二柵極絕緣體延伸覆蓋該第一柵極的上方和端表面。
76.一種加工一非易失性存儲(chǔ)器單元的方法，包括在半導(dǎo)體基板形成一p阱；在該p阱表面定義一形成半導(dǎo)體區(qū)的溝道，其中該形成半導(dǎo)體區(qū)的溝道分隔一第一雜質(zhì)區(qū)與一第二雜質(zhì)區(qū)；于該第一雜質(zhì)區(qū)旁形成一該形成半導(dǎo)體區(qū)的溝道的第一載流子加速注入部；在該第二雜質(zhì)區(qū)旁，在該形成半導(dǎo)體區(qū)的溝道形成一第二載流子加速注入部，其中該載流子加速注入部與該載流子供應(yīng)部份互相接觸；在該第一與第二載流子加速注入部間形成一該形成半導(dǎo)體區(qū)的溝道的載流子供應(yīng)部份；在該基板表面形成一柵極絕緣體，其中該柵極絕緣體覆蓋該第一與第二雜質(zhì)區(qū)的每一相對(duì)端表面，并覆蓋形成半導(dǎo)體區(qū)的溝道，及；在該柵極絕緣體上形成一柵電極，以完成該非易失性存儲(chǔ)器單元的加工。
77.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)器單元，其中該柵極絕緣體為一三層結(jié)構(gòu)，包括一第一層與該形成半導(dǎo)體區(qū)的溝道接觸；一第三層與該柵電極接觸；一第二層介于該第一層與該第三層間，其中該第一層的載流子穿隧機(jī)率大于該第三層的載流子溝道穿隧機(jī)率。
78.根據(jù)權(quán)利要求77所述的非易失性存儲(chǔ)器，其中該第一層的厚度制作得較該第三層薄。
79.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器單元，其中每一該柵極絕緣體為一三層結(jié)構(gòu)，包括一第一層與該形成半導(dǎo)體區(qū)的溝道接觸；一第三層與該柵電極接觸；一第二層介于該第一層與該第三層間，其中該第一層的載流子穿隧機(jī)率大于該第三層的載流子溝道穿隧機(jī)率。
80.根據(jù)權(quán)利要求79所述的非易失性存儲(chǔ)器，其中該第一層的厚度制作得較該第三層薄。
81.根據(jù)權(quán)利要求12所述的非易失性存儲(chǔ)器單元，其中每一該柵極絕緣體為一三層結(jié)構(gòu)，包括一第一層與該形成半導(dǎo)體區(qū)的溝道接觸；一第三層與該柵電極接觸；一第二層介于該第一層與該第三層間，其中該第一層的載流子穿隧機(jī)率大于該第三層的載流子溝道穿隧機(jī)率。
82.根據(jù)權(quán)利要求81所述的非易失性存儲(chǔ)器，其中該第一層的厚度制作得較該第三層薄。
全文摘要
本發(fā)明涉及一種非易失性存儲(chǔ)器單元(或非易失性存儲(chǔ)器陣列)，其在相同的高集成密度操作下，一種讓非易失性存儲(chǔ)器單元具高集成密度、低電壓編程及(或)高速編程功能的方法，同樣的方法也可編程非易失性存儲(chǔ)器陣列。在一基板10表面形成一P阱(p－well)101，并在P阱101表面上定義一形成半導(dǎo)體區(qū)的溝道110，通過一第一n+區(qū)121與一第二n+區(qū)122分隔該溝道，在溝道中一載流子供應(yīng)部份111與該第一n+區(qū)121接觸，一載流子加速注入部112則在形成半導(dǎo)體區(qū)的溝道110中與該第二n+區(qū)122接觸，而該載流子供應(yīng)部份111與該載流子加速注入部112接觸。
文檔編號(hào)H01L27/105GK1450644SQ0210624
公開日2003年10月22日 申請(qǐng)日期2002年4月5日 優(yōu)先權(quán)日2002年4月5日
發(fā)明者大倉世紀(jì), 林豐 申請(qǐng)人:哈婁利公司