專利名稱：伴隨介電層形成阻擋層的半導(dǎo)體制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種伴隨介電層形成阻擋層的半導(dǎo)體制程方法，尤其涉及一種利用同一高密度等離子體化學(xué)氣相沉積設(shè)備，而在形成一介電層過程中，先形成一阻擋層的半導(dǎo)體制造方法。
在邏輯元件的半導(dǎo)體制造技術(shù)中，一般在多晶硅柵極及硅化金屬層形成后，會在元件上形成一阻擋層，接著，在阻擋層之上形成一介電層。
如上所述，現(xiàn)有的阻擋層通常利用等離子體加強化學(xué)氣相沉積(PECVD)法來形成，而介電層通常利用高密度等離子體加強化學(xué)氣相沉積(HDPCVD)法來形成。
如

圖1所示，在現(xiàn)有技術(shù)的半導(dǎo)體制造技術(shù)中，必須將形成柵極11的晶片1送至一PECVD設(shè)備中，利用氫化硅(SiH4)與一氧化二氮(N2O)或氫化硅(SiH4)、氨氣(NH3)與氮氣(N2)來進行PECVD，以形成以氧化硅(SixOy)或氮化硅(SixNy)為材料的阻擋層12，以便獲得一形成阻擋層12的晶片1，如圖2所示。
接著，將形成阻擋層12的晶片1送至一HDPCVD設(shè)備中，利用氫化硅與氧氣(O2)或氫化硅、氧氣與氫化磷(PH3)或氫化硅、氧氣、氫化磷與含硼化合物來進行HDPCVD的制程，以形成以無摻雜硅玻璃(Undoped Silicate Glass，USG)或磷硅玻璃(Phosphosilicate Glass，PSG)或硼磷硅玻璃(Borophosphosilicate Glass，BPSG)為材料，來獲得一形成介電層13的晶片1，如圖3所示。
如上所述，在現(xiàn)有技術(shù)半導(dǎo)體制造技術(shù)中，阻擋層與介電層的形成必須利用一PECVD設(shè)備與一HDPCVD設(shè)備分別進行，所以在上述半導(dǎo)體制造過程中，必須有一PECVD設(shè)備與一HDPCVD設(shè)備的固定成本。另外，在完成形成阻擋層12后，必須將形成有阻擋層12的晶片1從PECVD設(shè)備傳送至HDPCVD設(shè)備，其所耗費的時間也是半導(dǎo)體制造的成本。上述的成本將反映在產(chǎn)品價格上，因而造成產(chǎn)品的市場競爭力低。因此，若能使用一CVD設(shè)備來形成阻擋層與介電層，如此將可減少購買CVD設(shè)備的固定成本與半導(dǎo)體制造的時間成本。
另外，在形成阻擋層12時，由于晶片1上的柵極11非常多且非?？拷?，所以容易在柵極11間的阻擋層12中形成許多孔洞(void)14，由于這些孔洞(void)14的存在可能造成半導(dǎo)體元件的短路，所以會降低半導(dǎo)體元件的可靠性(reliability)。
如上所述，在半導(dǎo)體制造技術(shù)中，如何在制造過程中減少CVD設(shè)備種類的使用，以縮短制造時間，進而節(jié)省半導(dǎo)體制造的成本，以及如何減少阻擋層的孔洞以確保半導(dǎo)體元件的品質(zhì)，實乃半導(dǎo)體制造技術(shù)急待改進的課題。
發(fā)明概要針對上述問題，本發(fā)明的目的在于提供一種能夠利用同一CVD設(shè)備進行阻擋層與介電層的形成，以減少購買CVD設(shè)備的固定成本、與制造半導(dǎo)體的時間成本的伴隨介電層形成阻擋層的半導(dǎo)體制造方法。
本發(fā)明的另一目的是提供一種能夠利用一般的高密度等離子體(HDP)對阻擋層的轟擊，而能有效率地打開阻擋層上的孔洞的伴隨介電層形成阻擋層的半導(dǎo)體制造方法。
如上所述，本發(fā)明的特征在于利用同一CVD設(shè)備，先在沒有偏壓的條件下形成阻擋層，然后在施加偏壓的條件下形成介電層，以減少CVD設(shè)備的使用，而且在阻擋層的分子排列尚未緊密的情況下，利用形成介電層的高密度等離子體便能有效地打開阻擋層上的孔洞。
為達上述的目的，本發(fā)明提供一種伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其利用在一高密度等離子體化學(xué)氣相沉積(HDPCVD)設(shè)備，以便于一晶片上形成多晶硅柵極與硅化金屬層制程后，而在同一沉積設(shè)備中，使一阻擋層伴隨介電層而形成于晶片上，其方法是先在未施加偏向高頻電壓狀態(tài)下，使用一反應(yīng)氣體混合物在一晶片上形成一阻擋層，然后在施加偏向高頻電壓狀態(tài)下，使用反應(yīng)氣體混合物在形成有阻擋層的晶片上形成一介電層。
由于依本發(fā)明的伴隨介電層形成阻擋層的半導(dǎo)體制造方法只需使用一HDPCVD設(shè)備，所以能夠減少購買PECVD設(shè)備的固定成本；另外，因為只在一HDPCVD設(shè)備上進行阻擋層與介電層的化學(xué)氣相沉積，所以能夠減少半導(dǎo)體制造的時間。
另外，由于依本發(fā)明的伴隨介電層形成阻擋層的半導(dǎo)體制造方法是在阻擋層形成后，立即進行介電層的化學(xué)氣相沉積，所以在此形成的高密度等離子體能夠有效率地打開阻擋層上所有的孔洞。
以下結(jié)合附圖來描述本發(fā)明的優(yōu)選實施例。附圖中圖1至圖3為示意圖，顯示現(xiàn)有技術(shù)中形成阻擋層與介電層的半導(dǎo)體晶片的局部剖面圖；以及圖4至圖5為示意圖，顯示依本發(fā)明優(yōu)選實施例的伴隨介電層形成阻擋層的半導(dǎo)體制造方法的半導(dǎo)體晶片的局部剖面圖。
附圖標(biāo)號說明1晶片(局部)11柵極12阻擋層13介電層14孔洞2晶片(局部)22阻擋層23介電層以下將參照相關(guān)圖示說明本發(fā)明優(yōu)選實施例的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中，為說明上的便利，在本實施例中，部分相同元件的符號沿用上述符號。
請參照圖4與圖5所示，本發(fā)明優(yōu)選實施例的伴隨介電層形成阻擋層的半導(dǎo)體制造方法的步驟是在未施加高頻偏壓狀態(tài)下，使用一反應(yīng)氣體混合物而在一晶片上形成一阻擋層；以及在施加高頻偏壓狀態(tài)下，使用該反應(yīng)氣體混合物，而在形成有阻擋層的該晶片上形成一介電層。
其中，阻擋層的形成方式是例如，使用氫化硅與氧作為反應(yīng)氣體混合物，當(dāng)反應(yīng)時間為3秒至8秒、反應(yīng)溫度為攝氏400度至600度、反應(yīng)氣體流量為氫化硅150±100sccm與氧215±100sccm、反應(yīng)壓力為4至8mTorr時，在形成柵極11的晶片2上形成一多硅基氧化物(silicon rich oxide，SRO)材質(zhì)的阻擋層22。
又，介電層的形成方式是使用上述的反應(yīng)氣體混合物進行施加高頻偏壓的高密度等離子體化學(xué)氣相沉積而在阻擋層22上形成一介電層23。例如，繼續(xù)輸入氫化硅與氧氣作為反應(yīng)氣體混合物，其反應(yīng)時間調(diào)整為20秒至50秒，而反應(yīng)溫度調(diào)整為攝氏600度至700、反應(yīng)氣體流量調(diào)整為氫化硅150±100sccm與氧氣375±150sccm、反應(yīng)壓力調(diào)整為4至7mTorr，并且提供偏向高頻電壓為1000V至4000V，其沉積/濺射比(D/S Ratio)為2.0至8.0，因而在阻擋層22上形成一無摻雜硅玻璃材質(zhì)的介電層23。
同時，因為阻擋層22尚處于高溫狀態(tài)，所以只要利用氫化硅與氧氣形成的高密度等離子體便能夠有效率地打開阻擋層22中的孔洞。
綜上所述，由于本發(fā)明的伴隨介電層形成阻擋層的半導(dǎo)體制造方法可供一晶片上形成多晶硅柵極與硅化金屬層后，利用同一高密度等離子體化學(xué)氣相沉積(HDPCVD)設(shè)備而分別形成一阻擋層及一介電層，因此，無須如現(xiàn)有技術(shù)那樣分別以一PECVD設(shè)備及一HDPCVD設(shè)備來分別形成，所以，可減少添購PECVD設(shè)備的成本。
此外，由于本發(fā)明的伴隨介電層形成阻擋層的半導(dǎo)體制造方法在可形成阻擋層后立即利用氫化硅與氧氣形成的高密度等離子體來打開阻擋層22中的孔洞，因此，即使于阻擋層形成時出現(xiàn)孔洞，也可在介電層形成時，藉由等離子體作用而將其打開，因此，可確保半導(dǎo)體元件的品質(zhì)。
以上所述的依本發(fā)明優(yōu)選實施例僅為舉例性而非限制性，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神與范疇下，所進行的等效變化與修飾均應(yīng)屬于本發(fā)明的保護范圍。
權(quán)利要求
1.一種伴隨介電層形成阻擋層的半導(dǎo)體制造方法，至少包括步驟在未施加偏向高頻電壓狀態(tài)下，使用一反應(yīng)氣體混合物在一晶片上形成一阻擋層；以及在施加偏向高頻電壓狀態(tài)下，使用該反應(yīng)氣體混合物，在該阻擋層上形成一介電層。
2.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述反應(yīng)氣體混合物為氫化硅與氧氣的混合物，由該反應(yīng)氣體混合物所形成于該晶片上的阻擋層為一多硅基氧化物層。
3.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物形成該阻擋層時的反應(yīng)時間為3秒至8秒。
4.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物形成該阻擋層時的反應(yīng)溫度為攝氏400度至600度。
5.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述反應(yīng)氣體混合物形成該阻擋層時的反應(yīng)壓力為4至8mTorr。
6.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的介電層是利用一高密度等離子體化學(xué)氣相沉積方式形成。
7.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的介電層為一無摻雜玻璃層(Undoped Silicate Glass，USG)。
8.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物形成該介電層時的反應(yīng)時間為20秒至50秒。
9.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物該介電層時的反應(yīng)溫度為攝氏600度至700度。
10.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物形成該介電層時的反應(yīng)壓力為4至7mTorr。
11.如權(quán)利要求1所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物形成該介電層時，所施加的偏向高頻電壓為1000V～4000V，其沉積/濺射比為2.0至8.0。
12.如權(quán)利要求2所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物在形成該阻擋層時的反應(yīng)氣體流量為氫化硅(SiH4)為150±100sccm、氧氣(O2)為215±100sccm。
13.如權(quán)利要求7所述的伴隨介電層形成阻擋層的半導(dǎo)體制造方法，其中上述的反應(yīng)氣體混合物在形成該介電層時的反應(yīng)氣體流量為氫化硅為150±100sccm、氧氣為375±150sccm。
全文摘要
一種伴隨介電層形成阻擋層的半導(dǎo)體制造方法,利用在一高密度等離子體化學(xué)氣相沉積(HDPCVD)設(shè)備,以便在一晶片上進行多晶硅柵極與硅化金屬層工藝后,于同一沉積設(shè)備中,使一阻擋層伴隨介電層而形成于晶片上,其步驟包括:在未施加偏向高頻電壓狀態(tài)下,使用一反應(yīng)氣體混合物而在一晶片上形成一阻擋層;以及在施加偏向高頻電壓狀態(tài)下,使用該反應(yīng)氣體混合物,在形成有阻擋層的該晶片上形成一介電層。
文檔編號H01L21/02GK1380687SQ01116579
公開日2002年11月20日 申請日期2001年4月16日 優(yōu)先權(quán)日2001年4月16日
發(fā)明者林平偉, 姜兆聲, 游曜聲 申請人:矽統(tǒng)科技股份有限公司