技術(shù)編號：6861821
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種伴隨介電層形成阻擋層的半導(dǎo)體制程方法，尤其涉及一種利用同一高密度等離子體化學(xué)氣相沉積設(shè)備，而在形成一介電層過程中，先形成一阻擋層的半導(dǎo)體制造方法。在邏輯元件的半導(dǎo)體制造技術(shù)中，一般在多晶硅柵極及硅化金屬層形成后，會在元件上形成一阻擋層，接著，在阻擋層之上形成一介電層。如上所述，現(xiàn)有的阻擋層通常利用等離子體加強化學(xué)氣相沉積(PECVD)法來形成，而介電層通常利用高密度等離子體加強化學(xué)氣相沉積(HDPCVD)法來形成。如附圖說明圖1所示，在現(xiàn)有技...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。