專利名稱：交叉堆疊式雙芯片封裝裝置及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝技術(shù)，尤其涉及一種交叉堆疊式雙芯片封裝裝置及制造方法。
多芯片封裝技術(shù)是用以將二個(gè)或二個(gè)以上的半導(dǎo)體芯片同時(shí)封裝在同一個(gè)封裝單元之中，使得單個(gè)封裝單元可提供較一般單芯片封裝單元更大的操作功能及存儲(chǔ)容量。一般的半導(dǎo)體存儲(chǔ)裝置，例如快擦寫(xiě)內(nèi)存，即大多采用多芯片封裝技術(shù)來(lái)將二個(gè)或二個(gè)以上的內(nèi)存芯片封裝在同一個(gè)封裝單元之中，藉以使得單一個(gè)封裝單元可提供數(shù)倍的存儲(chǔ)容量。
相關(guān)的專利技術(shù)例如包括有美國(guó)專利第5,721,452號(hào)″ANGULARLY OFFSET STACKED DIE MULTICHIP DEVICE ANDMETHOD OF MANUFACTURE″。此美國(guó)專利技術(shù)揭示了一種雙芯片封裝裝置，其特點(diǎn)是將二個(gè)半導(dǎo)體芯片以呈一角度交叉的堆疊方式安置在引線框架上，藉此而提供一雙芯片封裝單元。
然而，上述美國(guó)專利在實(shí)際應(yīng)用上卻有以下缺點(diǎn)。第一項(xiàng)缺點(diǎn)為其須采用支柱(pillars)來(lái)支撐雙芯片結(jié)構(gòu)中的上層芯片的焊線焊結(jié)區(qū)域，因此會(huì)使得整體的封裝過(guò)程頗為復(fù)雜而增加制造成本。第二項(xiàng)缺點(diǎn)為其雙芯片結(jié)構(gòu)中的上層芯片并未安置在芯片座上，因此使得芯片具有不佳的散熱效能。第三項(xiàng)缺點(diǎn)為其雙芯片結(jié)構(gòu)中的二個(gè)芯片是通過(guò)黏膠層而黏貼成一體，因此易于使芯片產(chǎn)生脫層現(xiàn)象，使得完成的封裝單元具有不佳的品質(zhì)性及可靠度。
為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種交叉堆疊式雙芯片封裝裝及制造方法，其可不必采用支柱來(lái)支撐雙芯片結(jié)構(gòu)中的上層芯片的焊線焊結(jié)區(qū)域，藉以簡(jiǎn)化整體的封裝工藝，使得封裝工藝更具有成本效益。
本發(fā)明的另一目的在于提供一種交叉堆疊式雙芯片封裝裝置及制造方法，其可將芯片安置在芯片座上，使得芯片具有更佳的散熱效能。
本發(fā)明的另一目的在于提供一種交叉堆疊式雙芯片封裝裝置及制造方法，其中的雙芯片結(jié)構(gòu)中的二個(gè)芯片可不必通過(guò)黏膠層而黏貼成一體，藉以解決芯片的脫層問(wèn)題，使得完成的封裝單元具有更佳的品質(zhì)性及可靠度為達(dá)到上述目的，本發(fā)明提供了一種交叉堆疊式雙芯片封裝裝置，其包含(a)一引線框架，其包括(a1)一芯片座，其具有一位于周邊的上方置晶部和一位于中央的下方置晶部；(a2)多個(gè)引線，其配置在該芯片座的旁側(cè)；(b)一第一半導(dǎo)體芯片，其具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的下方置晶部；(c)一第二半導(dǎo)體芯片，其具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的上方置晶部，使得該第二半導(dǎo)體芯片與該第一半導(dǎo)體芯片形成一交叉堆疊式雙芯片架構(gòu)；以及(d)多條焊線，用以將該第一半導(dǎo)體芯片及該第二半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線。
本發(fā)明還提供了一種交叉堆疊式雙芯片封裝裝置的制造方法，包含以下步驟(1)預(yù)制一引線框架，其包括一芯片座，其具有一位于周邊的上方置晶部和一位于中央的下方置晶部；多個(gè)引線，其配置在該芯片座的旁側(cè)；(2)進(jìn)行一第一置晶程序，藉以將一第一半導(dǎo)體芯片安置在該芯片座的下方置晶部上；其中該第一半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的下方置晶部；(3)進(jìn)行第一焊線程序，藉以利用一組焊線將該第一半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線；(4)進(jìn)行一第二置晶程序，藉以將一第二半導(dǎo)體芯片安置在該芯片座的上方置晶部上；其中該第二半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的上方置晶部，使得該第二半導(dǎo)體芯片與該第一半導(dǎo)體芯片形成一交叉堆疊式雙芯片結(jié)構(gòu)；以及(5)進(jìn)行第二焊線程序，藉以利用一組焊線將該第二半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線。
本發(fā)明還提供了一交叉堆疊式雙芯片封裝裝置的制造方法，包含以下步驟(1)預(yù)制一引線框架，其包括一芯片座，其具有一位于周邊的上方置晶部和一位于中央的下方置晶部；多個(gè)引線，其配置在該芯片座的旁側(cè)；(2)形成至少一開(kāi)口于該芯片座的下方置晶部上；(3)進(jìn)行一第一置晶程序，藉以將一第一半導(dǎo)體芯片安置在該芯片座的下方置晶部上；其中該第一半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的下方置晶部；(4)進(jìn)行第一焊線程序，藉以利用一組焊線將該第一半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線；(5)進(jìn)行一第二置晶程序，藉以將一第二半導(dǎo)體芯片安置在該芯片座的下方置晶部；其中該第二半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的上方置晶部，使得該第二半導(dǎo)體芯片與該第一半導(dǎo)體芯片形成一交叉堆疊式雙芯片結(jié)架；以及(6)進(jìn)行第二焊線程序，藉以利用一組焊線將第二半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線。
本發(fā)明的雙芯片封裝技術(shù)的特點(diǎn)在于采用一種交叉堆疊式雙芯片架構(gòu)，其采用一特制的引線框架作為芯片載具；此引線框架的結(jié)構(gòu)包括一芯片座和多個(gè)引線；其中芯片座具有一位于周邊的上方置晶部和一位于中央的下方置晶部；而該引線配置在芯片座的旁側(cè)。本發(fā)明的雙芯片封裝技術(shù)是將一第一半導(dǎo)體芯片安置在芯片座的下方置晶部；并進(jìn)而將一第二半導(dǎo)體芯片安置在芯片座的上方置晶部，藉此而與第一半導(dǎo)體芯片形成一交叉堆疊的雙芯片結(jié)構(gòu)。
本發(fā)明的有意效果是本發(fā)明的雙芯片封裝裝置由于不需采用支柱來(lái)支撐雙芯片結(jié)構(gòu)中的上層芯片的焊線焊結(jié)區(qū)域，因此可使得整體的封裝工藝更為簡(jiǎn)化而具有成本效益。此外，由于本發(fā)明將芯片安置在芯片座上，因此可進(jìn)而使得芯片具有更佳的散熱效能。再者，由于本發(fā)明的雙芯片封裝結(jié)構(gòu)中的二個(gè)芯片不是通過(guò)黏膠層黏貼成一體，因此不易產(chǎn)生芯片脫層現(xiàn)象，使得最后完成的封裝單元具有更佳的品質(zhì)性及可靠度。
下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明

圖1為一仰視結(jié)構(gòu)示意圖，其中顯示本發(fā)明實(shí)施例1所采用的引線框架的結(jié)構(gòu)；圖1B顯示圖1所示的引線框架沿1B-1B線剖開(kāi)的剖面示意圖；圖2A為一仰視結(jié)構(gòu)示意圖，其用以顯示本發(fā)明所進(jìn)行的第一置晶程序；圖2B顯示圖2A所示的封裝裝置的剖面示意圖；圖3A為一仰視結(jié)構(gòu)示意圖，其用以顯示本發(fā)明所進(jìn)行的第二置晶程序；圖3B顯示圖3A所示的封裝裝置的剖面示意圖；圖4A為一仰視結(jié)構(gòu)示意圖，其用以顯示本發(fā)明所進(jìn)行的焊線程序；圖4B顯示圖4A所示的封裝裝置的剖面示意圖；圖5A為一仰視結(jié)構(gòu)示意圖，其中顯示本發(fā)明實(shí)施例2所采用的引線框架搭載有半導(dǎo)體芯片并完成焊線的結(jié)構(gòu)；圖5B顯示圖5A所示的實(shí)施例沿5B-5B線剖開(kāi)的剖面示意圖；圖6為一仰視結(jié)構(gòu)示意圖，其中顯示本發(fā)明實(shí)施例3所采用的引線框架搭載有半導(dǎo)體芯片并完成焊線的結(jié)構(gòu)；圖7A為一仰視結(jié)構(gòu)示意圖，其中顯示本發(fā)明實(shí)施例4所采用的引線框架的結(jié)構(gòu)；圖7B為圖7A所示的引線框架的剖面示意圖；圖8為本發(fā)明引線框架實(shí)施例5的仰視結(jié)構(gòu)示意圖；圖9為本發(fā)明引線框架實(shí)施例6的仰視結(jié)構(gòu)示意圖。
圖中符號(hào)說(shuō)明10引線框架(leadframe)11支撐桿12芯片座(die pad)12a 芯片座12的上方置晶部12b 芯片座12的下方置晶部13連桿14引線組14a 第一組引線14b 第二組引線15開(kāi)口20，20′，20″第一半導(dǎo)體芯片20a 第一半導(dǎo)體芯片20的電路面20b 第一半導(dǎo)體芯片20的非電路面21黏膠層22，22′，22″輸出入焊墊30，30′，30″第二半導(dǎo)體芯片30a 第二半導(dǎo)體芯片30的電路面30b 第二半導(dǎo)體芯片30的非電路面31黏膠層32，32′，32″輸出入焊墊40焊線組41第一組焊線42第二組焊線以下即配合附圖，詳細(xì)說(shuō)明說(shuō)明本發(fā)明的雙芯片封裝技術(shù)的實(shí)施例。須首先注意的一點(diǎn)是，這些附圖均為簡(jiǎn)化示意圖，其僅顯示與本發(fā)明有關(guān)的組件，且所顯示的組件并非以實(shí)際數(shù)目及尺寸比例繪制；其具體實(shí)施時(shí)的組件布局可能更為復(fù)雜。
請(qǐng)首先參閱圖1及圖1B，本發(fā)明的雙芯片封裝技術(shù)是采用一特制引線框架(leadframe)10作為芯片載具，其結(jié)構(gòu)包括(i)一支撐桿11；(ii)一大致成長(zhǎng)方形的芯片座12，其具有一位于周邊兩側(cè)的上方置晶部12a和一位于中央的下方置晶部12b，且其通過(guò)連桿13連結(jié)至支撐桿11；以及(iii)一引線組14，其配置在芯片座12的旁側(cè)，并直接連結(jié)至支撐桿11；其包括第一組引線14a及第二組引線14b；其中第一組引線14a配置在長(zhǎng)方形的芯片座12的較長(zhǎng)側(cè)邊的相對(duì)兩端，而第二組引線14b則配置在長(zhǎng)方形的芯片座12的較短側(cè)邊的相對(duì)兩端。
此外，圖7A及圖7B顯示引線框架10的另外一種結(jié)構(gòu)，其中將芯片座12的下方置晶部12b上形成至少一開(kāi)口15，用以防止后續(xù)安置在其上的第一半導(dǎo)體芯片(顯示在圖2A及圖2B，其標(biāo)號(hào)為20)產(chǎn)生脫層現(xiàn)象。此外，該下方置晶部12b上的開(kāi)口也可選用如圖8所示的槽孔15′，或如圖9所示由多個(gè)槽孔所組成的槽孔群15″，仍皆可達(dá)到相等效果。
請(qǐng)接著參閱圖2A及圖2B，下一個(gè)步驟為進(jìn)行一第一置晶程序，藉以將一第一半導(dǎo)體芯片20安置在芯片座12的下方置晶部12b上；其中該第一半導(dǎo)體芯片20具有一電路面20a和一非電路面20b；其中電路面20a大致為長(zhǎng)方形，且其較短的側(cè)邊上形成有多個(gè)輸出入焊墊22；而非電路面20b則通過(guò)一黏膠層21，例如銀膠(silver epoxy)，而黏貼至芯片座12的下方置晶部12b上。
其中，第一半導(dǎo)體芯片20與黏膠層21的總合高度不可超過(guò)芯片座12的上方置晶部12a(亦即第一半導(dǎo)體芯片20的電路面20a須低于芯片座12的上方置晶部12a)。
接著進(jìn)行第一焊線程序(the first wire-bonding process)，藉以利用第一組焊線41將第一半導(dǎo)體芯片20上的輸出入焊墊22分別電性連接至引線組14中的第一組引線14a。
請(qǐng)接著參閱圖3A及圖3B，下一個(gè)步驟為進(jìn)行一第二置晶程序，藉以將一尺寸約與第一半導(dǎo)體芯片20相等的第二半導(dǎo)體芯片30安置在芯片座12上的上方置晶部12a上；其中該第二半導(dǎo)體芯片30具有一電路面30a和一非電路面30b；其中電路面30a大致為長(zhǎng)方形，且其較短的側(cè)邊上形成有多個(gè)輸出入焊墊32；而非電路面30b則通過(guò)一黏膠層31，例如銀膠，而黏貼至芯片座12的上方置晶部12a上。此置晶方式會(huì)使第二半導(dǎo)體芯片30與第一半導(dǎo)體芯片20形成一交叉堆疊式的雙芯片架構(gòu)。
上述第二置晶程序中，其中的第二半導(dǎo)體芯片30大致為長(zhǎng)方形，且其較短側(cè)邊的長(zhǎng)度小于第一半導(dǎo)體芯片20較長(zhǎng)側(cè)邊的長(zhǎng)度，但也可如圖5A及圖5B所示第二半導(dǎo)體芯片30′的大于第一半導(dǎo)體芯片20′尺寸的另一實(shí)施例，其中第一半導(dǎo)體20′安置在芯片座12的下方置晶部上；該第一半導(dǎo)體20′具有一電路面和一非電路面；其中電路面大致長(zhǎng)方形，且其較長(zhǎng)側(cè)邊上形成有數(shù)個(gè)輸出入焊墊22。
請(qǐng)接著參閱圖4A及圖4B，下一個(gè)步驟為進(jìn)行一第二焊線程序(thesecond wire-bonding process)，利用第二組焊線42以將第二半導(dǎo)體芯片30上的輸出入焊墊32分別電性連接至引線組14中的第二組引線14b。
如圖5A及圖5B所示，當(dāng)?shù)谝话雽?dǎo)體芯片20′的尺寸小于第二半導(dǎo)體芯片30′時(shí)，僅須在兩芯片間預(yù)留可供第一組焊線41打焊的距離即可。而當(dāng)?shù)谝话雽?dǎo)體芯片20″的尺寸大于第二半導(dǎo)體芯片30″時(shí)，則可選用如圖6所示的配置。
接著后續(xù)的工藝步驟包括封裝膠體封裝程序(encapsulation)及切單程序(singulation)，其中封裝膠體封裝程序是用以密封半導(dǎo)體芯片20、30；而切單程序則是用以將支撐桿11切除而提供個(gè)別的封裝單元。由于此些工藝步驟均為采用現(xiàn)有的技術(shù)，因此以下將不對(duì)其作進(jìn)一步詳細(xì)說(shuō)明。
此外，本發(fā)明的引線框架10可適用的芯片形狀，除上述各實(shí)施例中所揭示的正方形與正方形、長(zhǎng)方形與長(zhǎng)方形、或是正方形與長(zhǎng)方形的各種搭配外，也可根據(jù)集成電路的設(shè)計(jì)、晶片切割技術(shù)或其它需要而選用其它不同幾何形狀的搭配。同時(shí)其芯片的交叉堆疊方式，除上述各實(shí)施例中所示的配置外，也可選擇將其中任一芯片以偏轉(zhuǎn)一角度的方式來(lái)交叉堆疊，將仍可達(dá)到相等效果。
與現(xiàn)有技術(shù)相比，本發(fā)明由于不需采用支柱來(lái)支撐雙芯片結(jié)構(gòu)中的上層芯片的焊線焊結(jié)區(qū)域，因此可使整體的封裝工藝更為簡(jiǎn)化而具有成本效益。此外，由于本發(fā)明將芯片安置在芯片座上，因此可進(jìn)而使芯片具有更佳的散熱效能。再者，由于本發(fā)明的雙芯片封裝結(jié)構(gòu)中的二個(gè)芯片不是通過(guò)黏膠層黏貼成一體，因此不易產(chǎn)生芯片脫層現(xiàn)象，使得最后完成的封裝單元具有更佳的品質(zhì)性及可靠度。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容的范圍。本發(fā)明的實(shí)質(zhì)技術(shù)內(nèi)容廣義地定義于在權(quán)利要求書(shū)、說(shuō)明書(shū)和說(shuō)明書(shū)附圖中。任何他人所完成的技術(shù)實(shí)體或方法，若是與本發(fā)明的權(quán)利要求書(shū)所限定的完全相同、或是作一種等效的變更，例如將下方置晶部12b上的開(kāi)口或槽孔以其它不同形狀加以取代，或是將槽孔群的排列位置加以變更等等，均將被視為涵蓋在本發(fā)明的保護(hù)范圍之中。
權(quán)利要求
1.一交叉堆疊式雙芯片封裝裝置，其包含(a)一引線框架，其包括(a1)一芯片座，其具有一位于周邊的上方置晶部和一位于中央的下方置晶部；(a2)多個(gè)引線，其配置在該芯片座的旁側(cè)；(b)一第一半導(dǎo)體芯片，其具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的下方置晶部；(c)一第二半導(dǎo)體芯片，其具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的上方置晶部，使得該第二半導(dǎo)體芯片與該第一半導(dǎo)體芯片形成一交叉堆疊式雙芯片架構(gòu)；以及(d)多條焊線，用以將該第一半導(dǎo)體芯片及該第二半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線。
2.根據(jù)權(quán)利要求1所述的封裝裝置，其特征在于該芯片座的下方置晶部形成有至少一開(kāi)口，用以防止該第一半導(dǎo)體芯片產(chǎn)生脫層現(xiàn)象。
3.根據(jù)權(quán)利要求1所述的封裝裝置，其特征在于該芯片座的下方置晶部形成有至少一槽孔，用以防止該第一半導(dǎo)體芯片產(chǎn)生脫層現(xiàn)象。
4.根據(jù)權(quán)利要求1、2或3所述的封裝裝置，其特征在于該第一半導(dǎo)體芯片的非電路面是通過(guò)銀膠黏貼至該芯片座的下方置晶部。
5.根據(jù)權(quán)利要求1、2或所述的封裝裝置，其特征在于該第二半導(dǎo)體芯片的非電路面是通過(guò)銀膠黏貼至該芯片座的上方置晶部。
6.根據(jù)權(quán)利要求1、2或3所述的封裝裝置，其特征在于該焊線為金線。
7.一種交叉堆疊式雙芯片封裝裝置的制造方法，包含以下步驟(1)預(yù)制一引線框架，其包括一芯片座，其具有一位于周邊的上方置晶部和一位于中央的下方置晶部；多個(gè)引線，其配置在該芯片座的旁側(cè)；(2)進(jìn)行一第一置晶程序，藉以將一第一半導(dǎo)體芯片安置在該芯片座的下方置晶部上；其中該第一半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的下方置晶部；(3)進(jìn)行第一焊線程序，藉以利用一組焊線將該第一半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線；(4)進(jìn)行一第二置晶程序，藉以將一第二半導(dǎo)體芯片安置在該芯片座的上方置晶部上；其中該第二半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的上方置晶部，使得該第二半導(dǎo)體芯片與該第一半導(dǎo)體芯片形成一交叉堆疊式雙芯片結(jié)構(gòu)；以及(5)進(jìn)行第二焊線程序，藉以利用一組焊線將該第二半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線。
8.根據(jù)權(quán)利要求7所述的制造方法，其特征在于在步驟(1)中，該芯片座的下方置晶部形成有至少一開(kāi)口，用以防止該第一半導(dǎo)體芯片產(chǎn)生脫層現(xiàn)。
9.根據(jù)權(quán)利要求7所述的制造方法，其特征在于在步驟(1)中，該芯片座的下方置晶部形成有至少一槽孔，用以防止該第一半導(dǎo)體芯片產(chǎn)生脫層現(xiàn)。
10.根據(jù)權(quán)利要求7、8或9所述的制造方法，其特征在于在步驟(2)中，該第一半導(dǎo)體芯片的非電路面是通過(guò)銀膠而黏貼至該芯片座的下方置晶部。
11.根據(jù)權(quán)利要求7、8或9所述的制造方法，其特征在于在步驟(4)中，該第二半導(dǎo)體芯片的非電路面是通過(guò)銀膠而黏貼至該芯片座的上方置晶部。
12.根據(jù)權(quán)利要求7所述的制造方法，其特征在于在步驟(3)及(5)中，該焊線為金線。
13.一交叉堆疊式雙芯片封裝裝置的制造方法，包含以下步驟(1)預(yù)制一引線框架，其包括一芯片座，其具有一位于周邊的上方置晶部和一位于中央的下方置晶部；多個(gè)引線，其配置在該芯片座的旁側(cè)；(2)形成至少一開(kāi)口于該芯片座的下方置晶部上；(3)進(jìn)行一第一置晶程序，藉以將一第一半導(dǎo)體芯片安置在該芯片座的下方置晶部上；其中該第一半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的下方置晶部；(4)進(jìn)行第一焊線程序，藉以利用一組焊線將該第一半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線；(5)進(jìn)行一第二置晶程序，藉以將一第二半導(dǎo)體芯片安置在該芯片座的下方置晶部；其中該第二半導(dǎo)體芯片具有一電路面和一非電路面；其中電路面上形成有多個(gè)輸出入焊墊；而非電路面則黏貼至該芯片座的上方置晶部，使得該第二半導(dǎo)體芯片與該第一半導(dǎo)體芯片形成一交叉堆疊式雙芯片結(jié)架；以及(6)進(jìn)行第二焊線程序，藉以利用一組焊線將第二半導(dǎo)體芯片上的輸出入焊墊分別電性連接至相對(duì)應(yīng)的引線。
14.根據(jù)權(quán)利要求13所述的制造方法，其特征在于在步驟(3)中，該第一半導(dǎo)體芯片的非電路面是通過(guò)銀膠而黏貼至該芯片座的下方置晶部。
15.根據(jù)權(quán)利要求13所述的制造方法，其特征在于在步驟(5)中，該第二半導(dǎo)體芯片的非電路面是通過(guò)銀膠而黏貼至該芯片座的上方置晶部。
16.根據(jù)權(quán)利要求13所述的制造方法，其特征在于在步驟(6)中，該焊線為金線。
17.根據(jù)權(quán)利要求13所述的制造方法，其特征在于該芯片座的下方置晶部上的開(kāi)口為槽孔。
全文摘要
一種交叉堆疊式雙芯片封裝裝置及制造方法,其可將二個(gè)半導(dǎo)體芯片同時(shí)封裝在單一封裝單元中,以提供雙倍的操作功能或存儲(chǔ)容量。本雙芯片封裝技術(shù)的特點(diǎn)在于采用一種交叉堆疊式雙芯片結(jié)構(gòu),其采用一特制的引線框架作為芯片載具;此引線框架包括一芯片座和多個(gè)引線;其中芯片座具有一位于周邊的上方置晶部和一位于中央的下方置晶部;而該引線則配置在芯片座的旁側(cè)。本雙芯片封裝制造方法將一第一半導(dǎo)體芯片安置在芯片座的下方置晶部;并進(jìn)而將一第二半導(dǎo)體芯片安置在芯片座的上方置晶部,藉此而與第一半導(dǎo)體芯片形成一交叉堆疊的雙芯片架構(gòu)。
文檔編號(hào)H01L21/02GK1381892SQ01110489
公開(kāi)日2002年11月27日 申請(qǐng)日期2001年4月16日 優(yōu)先權(quán)日2001年4月16日
發(fā)明者黃建屏 申請(qǐng)人:矽品精密工業(yè)股份有限公司