專(zhuān)利名稱(chēng)：柱腳型儲(chǔ)存節(jié)與其接觸插塞及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種柱腳型儲(chǔ)存節(jié)與其接觸插塞的結(jié)構(gòu)及制造方法。
柱腳型(pedestal)的儲(chǔ)存節(jié)(storage node)結(jié)構(gòu)在相同設(shè)計(jì)規(guī)格(design rule)的條件下，能夠比圓筒型(cylinder)及凹陷型(concave)的儲(chǔ)存節(jié)結(jié)構(gòu)具有較多的電容面積。然而，目前在柱腳型儲(chǔ)存節(jié)結(jié)構(gòu)制造中的兩大困難是使用Pt電極時(shí)，蝕刻輪廓角度與臨界尺寸不易控制，以及對(duì)準(zhǔn)失誤所造成的阻障層曝露問(wèn)題。
因此，H.Horri等人于「A Self-aligned Stacked Capacitor usingNovel Pt Electroplating Method for 1 Gbit DRAMs and Beyond」(Symp.On VLSI Tech.，pp.103～104，1999)中提出了一種儲(chǔ)存節(jié)結(jié)構(gòu)。如

圖1所示，該儲(chǔ)存節(jié)結(jié)構(gòu)在直徑120nm×深度240nm的埋入窗(burried contact)12內(nèi)緣電鍍一層Ru晶種層13，再通過(guò)氧化層(圖未顯示)蝕刻定義圖案，隨后在Ru晶種層13上使用自動(dòng)對(duì)準(zhǔn)Pt電鍍工藝制作Pt儲(chǔ)存節(jié)14。
然而上述的Pt儲(chǔ)存節(jié)結(jié)構(gòu)由于其晶種層所在的埋入窗的深寬比較大(240nm/120nm＝2)，造成利用沉積步驟在埋入窗內(nèi)緣形成順應(yīng)性的晶種層時(shí)較為困難。
為了克服現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種柱腳型儲(chǔ)存節(jié)與其接觸插塞，其可使晶種層的順應(yīng)性長(zhǎng)成較容易，且給后續(xù)BST(BaSrTiO3)薄膜沉積提供有較順應(yīng)平滑的基底，并可增加儲(chǔ)存節(jié)的面積及增大儲(chǔ)存節(jié)插塞的對(duì)準(zhǔn)失誤的許可程度。
本發(fā)明的另外一個(gè)目的在于提供一種柱腳型儲(chǔ)存節(jié)與其接觸插塞的制造方法。
為了達(dá)到上述目的，本發(fā)明提供一種柱腳型儲(chǔ)存節(jié)與其接觸插塞，包括一絕緣層、一導(dǎo)電層、一阻障層、一金屬晶種層及一儲(chǔ)存節(jié)層。其中，絕緣層具有至少一接觸孔。導(dǎo)電層位于該接觸孔內(nèi)。阻障層位于該導(dǎo)電層上，高度低于該接觸孔表面。金屬晶種層位于該阻障層上而隆起在該接觸孔表面。儲(chǔ)存節(jié)層則成柱腳形而置于該金屬晶種層上。
本發(fā)明還提供一種柱腳型儲(chǔ)存節(jié)與其接觸插塞的制造方法，包括以下步驟。首先，提供一基底，表面具有一第一絕緣層。在該第一絕緣層中形成至少一接觸孔。經(jīng)由沉積及回蝕，在該接觸孔內(nèi)依次填入一導(dǎo)電層及一阻障層，且該阻障層高度低于該接觸孔表面。沉積一順應(yīng)性覆蓋該阻障層及該第一絕緣層表面的金屬晶種層。沉積一第二絕緣層。在該第二絕緣層中形成位于該接觸孔上方且深及該金屬晶種層的凹洞。在該凹洞內(nèi)填入一儲(chǔ)存節(jié)層。最后，移除該第二絕緣層及覆蓋在該第一絕緣層表面的金屬晶種層。
本發(fā)明的有益效果是本發(fā)明中的柱腳型儲(chǔ)存節(jié)與其接觸插塞的結(jié)構(gòu)及制造方法，能夠進(jìn)一步改進(jìn)現(xiàn)有的凹洞形結(jié)構(gòu)，使晶種層的順應(yīng)性長(zhǎng)成較容易，同時(shí)通過(guò)調(diào)變蝕刻參數(shù)，使移除曝露的晶種層蝕刻速率和其下氧化層速率相近，而提供后續(xù)BST薄膜沉積有較順應(yīng)平滑的基底。并可通過(guò)縮短晶種層所在的埋入窗的深度而減小其深寬比，同時(shí)通過(guò)將氧化層的蝕刻圖案擴(kuò)大以增加儲(chǔ)存節(jié)面積及增大儲(chǔ)存節(jié)和插栓對(duì)準(zhǔn)失誤的許可程度。
下面結(jié)合附圖對(duì)進(jìn)行詳細(xì)說(shuō)明圖1是一現(xiàn)有技術(shù)中的儲(chǔ)存節(jié)結(jié)構(gòu)；圖2是本發(fā)明一實(shí)施例的柱腳型儲(chǔ)存節(jié)與其接觸插塞的結(jié)構(gòu)；圖3A～3H及3F’、3F”、3H’顯示本發(fā)明一實(shí)施例的柱腳型儲(chǔ)存節(jié)與其接觸插塞制造工藝。
圖中符號(hào)說(shuō)明12～埋入窗；20、30～絕緣層；202～接觸孔；302～凹洞；21～導(dǎo)電層；22～阻障層；13、23～晶種層；14、24～儲(chǔ)存節(jié)；300～基底。
實(shí)施例圖2是本實(shí)施例的柱腳型儲(chǔ)存節(jié)與其接觸插塞的結(jié)構(gòu)，包括一絕緣層20、在絕緣層20中形成的接觸孔202、一做為接觸插塞用的導(dǎo)電層21、一高度低于接觸孔202的阻障層22，一隆起在接觸孔202表面的晶種層23以及一置于晶種層23上的柱腳狀儲(chǔ)存節(jié)24。
其中，絕緣層20是由SiO2所構(gòu)成，導(dǎo)電層21是由多晶硅所構(gòu)成，阻障層22是由TiN、TiSiN、TaSiN或TiAlN所構(gòu)成，晶種層23是Pt、Ir或Ru晶種層，而儲(chǔ)存節(jié)24則為一Pt儲(chǔ)存節(jié)。
以下將配合圖3A～3H說(shuō)明本實(shí)施例的柱腳型儲(chǔ)存節(jié)與其接觸插塞的制造工藝。為了使符號(hào)簡(jiǎn)潔，圖3A～3H與圖2中相同的組件使用相同的符號(hào)。
首先，如圖3A所示，提供一硅基底300，并在硅基底300上以等離子增強(qiáng)化學(xué)氣相淀積法(PECVD)沉積一厚度約為200～1000nm的SiO2絕緣層20。
如圖3B所示，利用蝕刻平板印刷技術(shù)與蝕刻步驟在絕緣層20中形成直徑大小約為0.07～0.15μm的接觸孔202。
如圖3C所示，沉積一做為插塞用的多晶硅導(dǎo)電層21并以化學(xué)干蝕刻或反應(yīng)離子蝕刻(RIE)回蝕步驟使其高度低于接觸孔202表面約70～170nm。再沉積一阻障層22，并使用含氯氣體(如Cl2/BCl3)，以化學(xué)干蝕刻或反應(yīng)離子蝕刻(RIE)回蝕步驟使其高度低于接觸孔202表面約20～40nm。
如圖3D所示，以電離金屬等離子體(ionized metal plasma，IMP)、濺鍍或化學(xué)氣相沉積(CVD)沉積一順應(yīng)性覆蓋在阻障層22及絕緣層20表面且厚度約為30～60nm的Pt、Ir或Ru晶種層23，做為爾后儲(chǔ)存節(jié)電鍍的電極及蝕刻停止層。
如圖3E所示，再以等離子增強(qiáng)化學(xué)氣相淀積法(PECVD)沉積一厚度約為200～1000nm的SiO2絕緣層30。
如圖3F所示，利用蝕刻平板印刷技術(shù)與蝕刻步驟在絕緣層30中形成大小約為0.07～0.15μm×0.14～0.45μm且停止于晶種層23的凹洞302。凹洞302是用以定義爾后儲(chǔ)存節(jié)的圖案。此外，還可通過(guò)濕蝕刻法將氧化層圖案擴(kuò)大(如圖3F’)，可增加后續(xù)電鍍Pt儲(chǔ)存節(jié)的面積，以及儲(chǔ)存節(jié)和插塞對(duì)準(zhǔn)失誤的許可程度，如圖3F”所示。
如圖3G所示，以晶種層23為電極，進(jìn)行Pt儲(chǔ)存節(jié)的電鍍，通過(guò)絕緣層30的凹洞302的規(guī)范而定義出Pt儲(chǔ)存節(jié)的圖案。如此得到的Pt儲(chǔ)存節(jié)具有高垂直性及極小臨界尺寸(Critical Dimension，CD)偏差的性質(zhì)。
最后，如圖3H所示，使用濕蝕刻或含氟基氣體以反應(yīng)離子蝕刻(RIE)蝕刻去除絕緣層30。再使用反應(yīng)離子蝕刻(RIE)蝕刻去除絕緣層20表面上的晶種層23，此時(shí)以SiO2的蝕刻產(chǎn)物發(fā)光光譜測(cè)定法(Optical Emission Spectrometry，OES)的出現(xiàn)做為蝕刻終止的信號(hào)，并調(diào)變Ar/O2/Cl2或Ar/O2/BCl3流量以獲得Pt/SiO2和Ir/SiO2的蝕刻選擇比趨近于1，以避免過(guò)度蝕刻時(shí)因?qū)?zhǔn)失誤而造成晶種層23的損失過(guò)多。殘存的晶種層23可使阻障層22與爾后形成的BST薄膜(圖未顯示)隔開(kāi)而減緩氧化。
另外，在上述的制造過(guò)程中使用Ru晶種層時(shí)，由于Ru的蝕刻主要是使用以氧氣為主的氣體進(jìn)行，且Pt本身不易被這種氣體蝕刻，所以Pt儲(chǔ)存節(jié)的上表面的損失較小而可以獲得較大的電容面積(如圖3H’所示)，但位于絕緣層20上的Ru晶種層的漏電流特性會(huì)比使用Pt或Ir晶種層差。相對(duì)地，在上述的制造過(guò)程中使用Pt或Ir晶種層時(shí)，Pt儲(chǔ)存節(jié)會(huì)被蝕刻而損失，造成邊緣圓化而使電容面積減少，但有利于爾后BST薄膜及上電極層的沉積時(shí)具有較佳的被覆性。
雖已以較佳實(shí)施例揭如上，但其并非用以限制本發(fā)明。任何熟悉該項(xiàng)技術(shù)的人，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做一些更動(dòng)與潤(rùn)飾。因此本發(fā)明的保護(hù)范圍以權(quán)利要求書(shū)、說(shuō)明書(shū)和附圖的內(nèi)容為準(zhǔn)。
權(quán)利要求
1.一種柱腳型儲(chǔ)存節(jié)與其接觸插塞，包括一絕緣層，具有至少一接觸孔；一導(dǎo)電層，位于該接觸孔內(nèi)；一阻障層位于該導(dǎo)電層上，高度低于該接觸孔表面；一金屬晶種層，位于該阻障層上而隆起在該接觸孔表面；一儲(chǔ)存節(jié)層，成柱腳形而置于該金屬晶種層上。
2.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該絕緣層是由SiO2構(gòu)成。
3.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該導(dǎo)電層是由多晶硅所構(gòu)成。
4.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該阻障層是由TiN所構(gòu)成。
5.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該阻障層是由TiSiN所構(gòu)成。
6.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該阻障層是由TiAlN所構(gòu)成。
7.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該阻障層是由TaSiN所構(gòu)成。
8.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該金屬晶種層為一Pt晶種層。
9.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該金屬晶種層為一Ir晶種層。
10.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該金屬晶種層為一Ru晶種層。
11.根據(jù)權(quán)利要求1所述柱腳型儲(chǔ)存節(jié)與其接觸插塞，其特征在于該儲(chǔ)存節(jié)層是由Pt所構(gòu)成。
12.一種柱腳型儲(chǔ)存節(jié)與其接觸插塞的制造方法，包括以下步驟提供一基底，表面具有一第一絕緣層；在該第一絕緣層中形成至少一接觸孔；經(jīng)由沉積及回蝕，在該接觸孔內(nèi)依次填入一導(dǎo)電層及一阻障層，且該阻障層高度低于該接觸孔表面；沉積一順應(yīng)性覆蓋該阻障層及該第一絕緣層表面的金屬晶種層；沉積一第二絕緣層；在該第二絕緣層中形成位于該接觸孔上方且深及該金屬晶種層的凹洞；在該凹洞內(nèi)填入一儲(chǔ)存節(jié)層；移除該第二絕緣層及覆蓋在該第一絕緣層表面的金屬晶種層。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于該第一絕緣層是由SiO2構(gòu)成。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于該導(dǎo)電層是由多晶硅所構(gòu)成。
15.根據(jù)權(quán)利要求12所述的方法，其特征在于該阻障層是由TiN所構(gòu)成。
16.根據(jù)權(quán)利要求12所述的方法，其特征在于該阻障層是由TiSiN所構(gòu)成。
17.根據(jù)權(quán)利要求12所述的方法，其特征在于該阻障層是由TiAlN所構(gòu)成。
18.根據(jù)權(quán)利要求12所述的方法，其特征在于該阻障層是由TaSiN所構(gòu)成。
19.根據(jù)權(quán)利要求12所述的方法，其特征在于該金屬晶種層為一Pt晶種層。
20.根據(jù)權(quán)利要求12所述的方法，其特征在于該金屬晶種層為一Ir晶種層。
21.根據(jù)權(quán)利要求12所述的方法，其特征在于該儲(chǔ)存節(jié)層是由Pt所構(gòu)成。
22.根據(jù)權(quán)利要求12所述的方法，其特征在于該金屬晶種層為一Ru晶種層。
全文摘要
一種柱腳型儲(chǔ)存節(jié)與其接觸插塞的制造方法。首先,提供一基底,表面具有一第一絕緣層。在第一絕緣層中形成至少一接觸孔。在接觸孔內(nèi)依次填入導(dǎo)電層及阻障層,阻障層高度稍低于接觸孔表面,而形成淺凹洞,使易沉積順應(yīng)性覆蓋阻障層及第一絕緣層表面的金屬晶種層。沉積第二絕緣層。在第二絕緣層中形成位于接觸孔上方且深及金屬晶種層的凹洞。在凹洞內(nèi)填入一儲(chǔ)存節(jié)層。最后,移除第二絕緣層以和第一絕緣層相近的蝕刻速率移除曝露在儲(chǔ)存節(jié)間的金屬晶種層,同時(shí)通過(guò)擴(kuò)大第二絕緣層的蝕刻圖案,增加儲(chǔ)存節(jié)面積及儲(chǔ)存節(jié)和插塞對(duì)準(zhǔn)失誤的許可程度。
文檔編號(hào)H01L21/283GK1380683SQ01110479
公開(kāi)日2002年11月20日 申請(qǐng)日期2001年4月12日 優(yōu)先權(quán)日2001年4月12日
發(fā)明者江明崇, 許伯如, 朱聰明 申請(qǐng)人:華邦電子股份有限公司