專利名稱：自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體組件的制造方法，且特別涉及一種應(yīng)用于先進(jìn)金屬氧化物半導(dǎo)體場(chǎng)效晶體管中的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法。
背景技術(shù)：
晶體管的尺寸使得過(guò)去十多年間超大規(guī)模集成電路(Ultra-Large ScaleIntegrated，ULSI)芯片的電路密度和速度效益不斷的提升。隨著現(xiàn)有塊狀金屬氧化物半導(dǎo)體場(chǎng)效晶體管(Bulk Metal-Oxide-Semiconductor Field-EffectTransistor)閘極長(zhǎng)度的縮減，能有效的經(jīng)由閘極控制信道的開(kāi)關(guān)成為一個(gè)必須面臨的問(wèn)題。隨著晶體管的信道的縮短而降低閘極控制的現(xiàn)象稱之為短信道效應(yīng)(Short Channel Effect)。增加閘極摻雜濃度、降低閘氧化層的厚度以及源/汲極超淺接面(Ultra-shallow Source/Drain Junction)是抑制短信道效應(yīng)的方式。但是，當(dāng)組件尺寸小于30納米時(shí)，對(duì)于使用塊狀硅材料形成于硅基底上的傳統(tǒng)組件結(jié)構(gòu)而言，在制程上達(dá)成增加閘極摻雜濃度、降低閘氧化層的厚度以及源/汲極超淺接面的需求會(huì)產(chǎn)生相當(dāng)多的困難。
一個(gè)能有效的控制短信道效應(yīng)和持續(xù)符合組件尺寸縮小的歷史軌跡的方向就是改變組件結(jié)構(gòu)，例如超薄體(Ultra-Thin Body，UTB)晶體管和多閘極(Multi-Gate)晶體管等。超薄體晶體管本體的厚度小于閘極長(zhǎng)度的一半。在一個(gè)超薄體晶體管中，所有在源/汲極間可供電流流動(dòng)的途徑均和閘極非常接近，因此閘極可以對(duì)信道的電位提供相當(dāng)好的控制。多閘極晶體管結(jié)構(gòu)包括雙閘極結(jié)構(gòu)、三閘極結(jié)構(gòu)、奧米迦場(chǎng)效晶體管(Omega-FET)結(jié)構(gòu)以及環(huán)繞閘極結(jié)構(gòu)或包覆閘極結(jié)構(gòu)晶體管等等。多閘極晶體管結(jié)構(gòu)可以引領(lǐng)復(fù)合金屬氧化物半導(dǎo)體技術(shù)跨越傳統(tǒng)塊狀金屬氧化物半導(dǎo)體場(chǎng)效晶體管尺寸的限制而繼續(xù)縮小尺寸，并且能了解到硅材料金屬氧化物半導(dǎo)體場(chǎng)效晶體管尺寸的極限。導(dǎo)入額外的閘極可以改善閘極和信道間的電容耦合，增加閘極對(duì)信道的電位的控制，以抑制短信道效應(yīng)而能繼續(xù)縮小金屬氧化物半導(dǎo)體的尺寸。
如圖所繪示，超薄體晶體管是第一個(gè)被考慮到的先進(jìn)半導(dǎo)體組件。圖1A繪示UTB晶體管的俯視示意圖。圖1B繪示圖1A中I-I’剖面線的剖面示意圖。圖1A中可以看到閘極電極100、間隙壁102、接觸孔洞104及接觸插塞106。圖1B中可以看到硅基底108、絕緣層110、超薄硅材料體112、源/汲極114、源/汲極延伸116、信道區(qū)118、被動(dòng)層(Passivation layer)120、硅化金屬層122、閘介電層124、閘極電極100、間隙壁102、接觸孔洞104及接觸插塞106。UTB晶體管包含有一超薄硅材料體112位于絕緣層110的上方。晶體管具有被位于超薄系材料體之上的閘極100所分隔的源/汲極114。一金屬硅化物層122形成于源/汲極114的表面上。通過(guò)一導(dǎo)電性接觸插塞106和金屬硅化物層的接觸而和源/汲極114電性連接。電流流經(jīng)源極接觸插塞、源極金屬硅化物層、源極和晶體管的信道區(qū)118而流入汲極。電流再經(jīng)由汲極硅化金屬層由汲極流入汲極接觸插塞。電流在流動(dòng)過(guò)程中所遭遇電阻的變化如前所述。在實(shí)際的制程中，導(dǎo)體接觸插塞可能會(huì)發(fā)生誤對(duì)準(zhǔn)(Misalignment)。請(qǐng)參照?qǐng)D2，圖2繪示一具有誤對(duì)準(zhǔn)接觸插塞的晶體管的剖面示意圖。如圖2所示，源/汲極的接觸插塞均向右偏移，因此，源極插塞124和信道區(qū)118的距離Xd縮小而汲極插塞126和信道區(qū)118的距離Xs增加。這樣的接觸插塞誤對(duì)準(zhǔn)會(huì)導(dǎo)致源極的阻抗下降而汲極的阻抗上升。源極的阻抗下降而汲極的阻抗上升如此的變化會(huì)導(dǎo)致晶體管電氣特性的改變。
如上所述納米級(jí)的組件結(jié)構(gòu)(包括超薄體晶體管和多閘極晶體管)，在組件間流動(dòng)的高電流密度代表著串聯(lián)電阻將會(huì)是組件效能最佳化過(guò)程中一個(gè)重要的考慮。除此之外，組件源/汲極間阻抗的變化會(huì)明顯的改變組件的電氣特性。一個(gè)可供量產(chǎn)的制程需要足夠的可靠性以確保組件電阻的變化降到最低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，形成一接觸間隙壁，使得形成接觸孔洞時(shí)誤對(duì)準(zhǔn)所造成的影響降到最低。
本發(fā)明針對(duì)一個(gè)先進(jìn)半導(dǎo)體組件結(jié)構(gòu)的源/汲極區(qū)提供一個(gè)自動(dòng)對(duì)準(zhǔn)接觸插塞，此先進(jìn)半導(dǎo)體組件結(jié)構(gòu)包括超薄體(Ultra-Thin Body，UTB)晶體管、雙閘極晶體管例如鰭狀場(chǎng)效晶體管(Fin FET)、三閘極晶體管和奧米迦場(chǎng)效晶體管(Omega-FET)。包含至少兩個(gè)閘極的晶體管，包括雙閘極晶體管、三閘極晶體管和奧米迦場(chǎng)效晶體管均稱之為多閘極晶體管(Multi-Gate Transistor)。
本發(fā)明提供一個(gè)接觸間隙壁于先進(jìn)晶體管閘極堆棧的側(cè)壁上，接觸插塞和部分接觸間隙壁及部分源/汲極接觸。即使在形成接觸孔洞時(shí)有輕微的誤對(duì)準(zhǔn)發(fā)生，都不會(huì)對(duì)源極接觸插塞與信道區(qū)間的距離和汲極接觸插塞與信道區(qū)間的距離產(chǎn)生影響。


圖1A是UTB晶體管的俯視示意圖；圖1B是圖1A中I-I’剖面線的剖面示意圖；圖2是一具有誤對(duì)準(zhǔn)接觸插塞的晶體管的剖面示意圖；圖3A是本發(fā)明具有自動(dòng)對(duì)準(zhǔn)接觸插塞之UTB晶體管的俯視示意圖；圖3B是圖3A中II-II’剖面線的剖面示意圖；圖4是本發(fā)明的另外一個(gè)實(shí)施例的剖面示意圖；圖5A-5C是本發(fā)明具有自動(dòng)對(duì)準(zhǔn)接觸插塞的UTB晶體管的制造方法的俯視示意圖；圖6A-6C是相對(duì)應(yīng)于圖5A-5C中III-III’剖面線的剖面示意圖；圖7是一三閘極晶體管結(jié)構(gòu)的立體示意圖；圖8是繪示圖7中A-A’剖面線的剖面示意圖；圖9A是圖7中B-B’剖面線的剖面示意圖；圖9B是形成接觸間隙壁后，沿圖7中B-B’剖面線的剖面示意圖；圖9C是形成接觸孔洞后，沿圖7中B-B’剖面線的剖面示意圖；圖9D是形成接觸插塞后，沿圖7中B-B’剖面線的剖面示意圖；圖10A是圖7中C-C’剖面線的剖面示意圖；圖10B是形成接觸間隙壁后，沿圖7中C-C’剖面線的剖面示意圖；圖10C是形成接觸孔洞后，沿圖7中C-C’剖面線的剖面示意圖；圖10D是形成接觸插塞后，沿圖7中C-C’剖面線的剖面示意圖；圖11是一奧米迦場(chǎng)效晶體管結(jié)構(gòu)的立體示意圖；以及圖12是一雙閘極晶體管結(jié)構(gòu)的立體示意圖。
具體實(shí)施例方式
實(shí)施例一請(qǐng)參照?qǐng)D3A，圖3A繪示本發(fā)明所揭露，具有自動(dòng)對(duì)準(zhǔn)接觸插塞的UTB晶體管的俯視示意圖。圖3B繪示圖2中II-II’剖面線的剖面示意圖。圖3A中可以看到閘極電極200、間隙壁202、接觸間隙壁203、接觸孔洞204及接觸插塞206。圖3B中可以看到硅基底208、絕緣層210、超薄硅材料體212、源/汲極214、源/汲極延伸216、信道區(qū)218、被動(dòng)層220、硅化金屬層222、閘介電層224、閘極電極200、間隙壁202、接觸間隙壁203、接觸孔洞204及接觸插塞206。因?yàn)榻佑|插塞206和接觸間隙壁203重疊，因此，任何源/汲極214上接觸插塞206輕微的誤對(duì)準(zhǔn)都不會(huì)影響源極上的接觸插塞206和信道區(qū)218間的距離以及汲極上的接觸插塞206和信道區(qū)218間的距離。當(dāng)接觸孔洞204和接觸間隙壁203重疊時(shí)，源極上的接觸插塞206或汲極上的接觸插塞206與信道區(qū)218間的距離將會(huì)相同。如圖3B所示，源極上的接觸插塞206和信道區(qū)218間的距離標(biāo)示為Xs，而汲極上的接觸插塞206和信道區(qū)218間的距離標(biāo)示為Xd。圖3B中顯示接觸間隙壁的厚度為Xc。
實(shí)施例二請(qǐng)參照?qǐng)D4，圖4繪示本發(fā)明所揭露的另外一個(gè)實(shí)施例。如圖4所示，在閘極上覆蓋一閘極帽蓋層。圖4中可以看到硅基底208、絕緣層210、超薄硅材料體212、源/汲極214、源/汲極延伸216、被動(dòng)層220、硅化金屬層222、閘介電層224、閘極電極200、閘極帽蓋層201、間隙壁202、接觸間隙壁203、接觸孔洞204及接觸插塞206。在本實(shí)施例中，對(duì)于接觸插塞誤對(duì)準(zhǔn)的容忍度更高。由于在閘極電極200上提供一個(gè)閘極帽蓋層201，因此，即使形成接觸孔洞204時(shí)的誤對(duì)準(zhǔn)使接觸孔洞204和閘極電極200重疊，都不會(huì)發(fā)生電性短路的情形。
實(shí)施例三本發(fā)明提供一UTB晶體管自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法。請(qǐng)參照?qǐng)D5A-5C及圖6A-6C。圖5A-5C繪示本發(fā)明所揭露具有自動(dòng)對(duì)準(zhǔn)接觸插塞的UTB晶體管的制造方法的俯視示意圖。圖6A-6C繪示相對(duì)應(yīng)于圖5A-5C中III-III’剖面線的剖面示意圖。圖5A-5C中可以看到閘極堆棧300、間隙壁302、接觸間隙壁304、源/汲極306、接觸孔洞308及接觸插塞328。圖6A-6C中可以看到硅基底310、絕緣層312、超薄硅材料體314、源/汲極306、源/汲極延伸318、信道區(qū)320、被動(dòng)層326、硅化金屬層327、閘介電層322、閘極電極303、閘極帽蓋層301、間隙壁302、接觸間隙壁324、接觸孔洞308及接觸插塞328，其中，閘極電極303和閘極帽蓋層301組成閘極堆棧300。圖5A及圖6A繪示形成一UTB晶體管。在此一階段，UTB晶體管包括由閘極堆棧300所分隔的源/汲極306。閘極堆棧300包括一閘極電極303。閘極電極303由閘極物質(zhì)所形成，閘極物質(zhì)包括多晶硅、多晶硅鍺(Poly-crystallineSilicon-Germanium)、耐火金屬(Refractory Metal)例如鉬(Molybdenum)和鎢、氮化金屬例如氮化鈦或是其它導(dǎo)電性材料。在較佳實(shí)施例中，閘極帽蓋層301覆蓋于閘極電極303的上方。包括閘極帽蓋層301和閘極電極303的堆棧稱之為閘極堆棧300，如圖6A所示。形成閘極帽蓋層301的材料為一介電材料，例如氮化硅、氧化硅或是其它具有絕緣特性的介電材料，例如，閘極帽蓋層301也可由一氧化硅/氮化硅材料所構(gòu)成。
接著，請(qǐng)參照?qǐng)D5B及圖6B，圖5B及圖6B繪示接觸間隙壁的形成。接觸間隙壁304形成于組件的間隙壁302的外側(cè)之上，形成的方法以現(xiàn)有的技術(shù)來(lái)形成，例如沉積一適用于形成間隙壁的材料和非均向電漿蝕刻。形成接觸間隙壁304的材料可以為一介電材料，例如氮化硅、氧化硅，在較佳實(shí)施例中，接觸間隙壁304的材料為氮化硅材料。接觸間隙壁304也包括具有數(shù)層材料層的復(fù)合(Composite)間隙壁，例如在氧化硅層上形成一氮化硅層的雙層材料間隙壁。接觸間隙壁304的寬度為Xc，如圖6B所示，Xc較佳介于約20埃至5000埃之間。
請(qǐng)接著參照?qǐng)D5C及圖6C，其繪示被動(dòng)層的形成。被動(dòng)層326的材料包括介電材料，例如氧化硅。舉例來(lái)說(shuō)，氧化硅材料可以以四乙基硅烷(Tetraethylsilane，TEOS)為硅源在約攝氏650度至900度的溫度范圍內(nèi)以低壓化學(xué)氣相沉積(Low-Pressure Chemical Vapor Deposition)法進(jìn)行沉積。被動(dòng)層326的厚度較佳介于約500埃至3000埃之間。在被動(dòng)層326所選定的部分進(jìn)行蝕刻以形成接觸孔洞308于被動(dòng)層326之內(nèi)。蝕刻的制程以反應(yīng)性電漿蝕刻來(lái)達(dá)成，所使用的蝕刻氣體為一混和氣體，至少包括四氟化碳(Carbon Tetrafluoride)和氫氣。接觸孔洞308和接觸間隙壁324重疊，如圖6C所示。
接著，接觸孔洞308內(nèi)填入導(dǎo)電性材料而形成接觸插塞328。此一導(dǎo)電性材料可以為一金屬，例如鎢、氮化金屬，例如氮化鉭和氮化鈦或是其它導(dǎo)電性材料。接觸孔洞308所填入的材料也可以選自于前述材料的任意組合。
在之前圖標(biāo)中所繪示者，為一自動(dòng)對(duì)準(zhǔn)接觸插塞適用于一UTB晶體管之上。自動(dòng)對(duì)準(zhǔn)接觸插塞也可適用于先進(jìn)晶體管結(jié)構(gòu)之上，例如雙閘極晶體管、三閘極晶體管和奧米迦場(chǎng)效晶體管之上。
實(shí)施例四請(qǐng)參照?qǐng)D7，圖7繪示一三閘極晶體管結(jié)構(gòu)的立體示意圖。圖7中可以看到硅基底400、絕緣層402、鰭狀硅404、源/汲極406、閘極堆棧408、閘介電層410、間隙壁412。如圖7所示，三閘極晶體管已完成接觸插塞制程前所有的制程步驟。三閘極晶體管具有被閘極堆棧408所分開(kāi)的源/汲極406。源/汲極區(qū)域406具有硅化金屬表層和重離子摻雜源/汲極(和UTB晶體管及現(xiàn)有的晶體管所使用的技術(shù)相似)。
圖8繪示圖7中A-A’剖面線的剖面示意圖。圖7中A-A’剖面線切穿三個(gè)閘極和信道區(qū)而形成剖面。圖8中可以看到硅基底400、絕緣層402、鰭狀硅404、頂閘極418、側(cè)壁閘極420、閘極電極416、閘介電層410、信道區(qū)414。請(qǐng)參照?qǐng)D8，閘極介電層410環(huán)繞位于三閘極晶體管鰭狀硅的信道區(qū)414。三閘極晶體管的閘極電極416跨越過(guò)鰭狀硅404。閘極電極416形成三個(gè)閘極，頂閘極418位于鰭狀硅404的頂面，側(cè)壁閘極420位于鰭狀硅404的兩側(cè)壁。
圖9A繪示圖7中B-B’剖面線的剖面示意圖。B-B’剖面線切穿頂閘極和鰭狀硅而形成剖面。圖10A繪示圖7中C-C’剖面線的剖面示意圖。C-C’剖面線切穿兩側(cè)壁閘極和鰭狀硅而形成剖面。圖9A及圖10A中可以看到硅基底400、絕緣層402、鰭狀硅404、源/汲極區(qū)域406、閘極堆棧408、閘介電層410、間隙壁412、信道區(qū)414、閘極電極416及源/汲極延伸422。特別提出的是，閘極堆棧408另外可以包括一閘極帽蓋層(圖未示)覆蓋于導(dǎo)電性閘極材料之上。閘極物質(zhì)包括多晶硅、多晶硅鍺(Poly-crystalline Silicon-Germanium)、耐火金屬(Refractory Metal)例如鉬(Molybdenum)和鎢、氮化金屬例如氮化鈦或是其它導(dǎo)電性材料。
以下將敘述在三閘極晶體管上以一簡(jiǎn)單的制程形成一自動(dòng)對(duì)準(zhǔn)接觸插塞。圖9及圖10繪示自動(dòng)對(duì)準(zhǔn)接觸插塞的制造流程。圖9B及圖10B分別繪示形成接觸間隙壁后，沿圖7中B-B’及C-C’剖面線的剖面示意圖。形成一接觸間隙壁424，如圖9B及圖10B所示。形成接觸間隙壁424的方法以現(xiàn)有的技術(shù)來(lái)形成，例如沉積一適用于形成間隙壁的材料和非均向電漿蝕刻。形成接觸間隙壁的材料可以為一介電材料，例如氮化硅、氧化硅，在較佳實(shí)施例中，接觸間隙壁424的材料為氮化硅材料。接觸間隙壁424也包括具有數(shù)層材料層的復(fù)合(Composite)間隙壁，例如在氧化硅層上形成一氮化硅層的雙層材料間隙壁。接觸間隙壁的寬度為Xc，如圖9B和圖10B所示，較佳介于約20埃至5000埃之間。
接著，請(qǐng)參照?qǐng)D9C及圖10C。圖9C及圖10C分別繪示形成接觸孔洞后，沿圖7中B-B’及C-C’剖面線的剖面示意圖。繼續(xù)進(jìn)行被動(dòng)層426的沉積。被動(dòng)層426的材料包括介電材料，例如氧化硅。舉例來(lái)說(shuō)，氧化硅材料可以以四乙基硅烷(Tetraethylsilane，TEOS)為硅源在約攝氏650度至900度的溫度范圍內(nèi)以低壓化學(xué)氣相沉積(Low-Pressure Chemical Vapor Deposition)法進(jìn)行沉積。被動(dòng)層426的厚度較佳介于約500埃至3000埃之間。在被動(dòng)層426所選定的部分進(jìn)行蝕刻以形成接觸孔洞428于被動(dòng)層426之內(nèi)。蝕刻的制程以反應(yīng)性電漿蝕刻來(lái)達(dá)成，所使用的蝕刻氣體為一混和氣體，至少包括四氟化碳(Carbon Tetrafluoride)和氫氣。接觸孔洞428和接觸間隙壁424重疊，如圖9C及圖10C所示。
接著，請(qǐng)參照?qǐng)D9D及圖10D。圖9D及圖10D繪示形成接觸插塞后，沿圖7中B-B’及C-C’剖面線的剖面示意圖。接觸孔洞428內(nèi)填入導(dǎo)電性材料以形成接觸插塞430。此一導(dǎo)電性材料可以為一金屬，例如鎢、氮化金屬，例如氮化鉭和氮化鈦或是其它導(dǎo)電性材料。接觸孔洞428所填入的材料也可以選自于前述材料之任意組合。
此一自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法適用于先進(jìn)晶體管結(jié)構(gòu)之上，例如奧米迦場(chǎng)效晶體管，如圖11所示、雙閘極晶體管如圖12所示，均和適用于三閘極晶體管的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法相似。圖11中可以看到硅基底500、絕緣層502、鰭狀硅504、源/汲極區(qū)域506、閘介電層508、閘極電極510、U型凹陷512。圖12中可以看到硅基底600、絕緣層602、鰭狀硅604、源/汲極區(qū)域606、閘介電層608、閘極電極610、帽蓋層612。因此，適用于三閘極晶體管的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法也適用于多閘極晶體管之上，例如奧米迦場(chǎng)效晶體管和雙閘極晶體管。
在上述的實(shí)施例中，接觸間隙壁均形成于閘極間隙壁完成之后，而形成雙間隙壁的結(jié)構(gòu)。其實(shí)，本發(fā)明并不限于此，在形成閘極間隙壁時(shí)，即可控制閘極間隙壁至一定的厚度，如此一來(lái)，僅需一層間隙壁即可。另外，尚可使用多層間隙壁來(lái)達(dá)成接觸間隙壁的功能。據(jù)此，單就間隙壁的數(shù)目，并不能用于限定本發(fā)明。
權(quán)利要求
1.一種自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，該接觸插塞適用于晶體管的一源/汲極區(qū)為一閘極堆棧所分隔的晶體管之上，其特征在于，該制造方法至少包含形成一接觸間隙壁于該閘極堆棧的側(cè)壁上；形成一被動(dòng)層覆蓋該晶體管；形成一接觸孔洞于該被動(dòng)層內(nèi)，該接觸孔洞暴露部分該接觸間隙壁及該源/汲極區(qū)；以及形成一導(dǎo)體金屬填滿該接觸孔洞。
2.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該閘極堆棧包含一閘極電極。
3.根據(jù)權(quán)利要求2所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該閘極電極的材料可以為多晶硅和多晶硅鍺。
4.根據(jù)權(quán)利要求2所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該閘極電極的材料可以為耐火金屬。
5.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該閘極堆棧包含一閘極電極和一閘極帽蓋層。
6.根據(jù)權(quán)利要求5所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該閘極帽蓋層的材料為一介電材料。
7.根據(jù)權(quán)利要求5所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該閘極帽蓋層的材料為氮化硅。
8.根據(jù)權(quán)利要求5所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該閘極帽蓋層的材料為氧化硅/氮化硅復(fù)合材料。
9.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該接觸間隙壁的材料為一介電材料。
10.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該接觸間隙壁的材料為氮化硅。
11.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該接觸間隙壁可以為一復(fù)合間隙壁。
12.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該接觸間隙壁的厚度介于20埃至5000埃之間。
13.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該被動(dòng)層的材料為一介電材料。
14.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于形成該被動(dòng)層的材料為氧化硅。
15.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該被動(dòng)層的厚度介于500埃至3000埃之間。
16.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該導(dǎo)體金屬可以為鎢。
17.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該導(dǎo)體金屬可以為金屬氮化物、氮化鈦和氮化鉭。
18.根據(jù)權(quán)利要求1所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該晶體管包括超薄體晶體管及多閘極晶體管。
19.根據(jù)權(quán)利要求18所述的自動(dòng)對(duì)準(zhǔn)接觸插塞的制造方法，其特征在于該多閘極晶體管包括雙閘極晶體管、三閘極晶體管及奧米迦場(chǎng)效晶體管。
全文摘要
一種先進(jìn)半導(dǎo)體組件結(jié)構(gòu)，先進(jìn)晶體管包括超薄體晶體管和多閘極晶體管。其中先進(jìn)晶體管的源/汲極區(qū)為一閘極堆棧所分隔。一接觸間隙壁位于閘極堆棧的側(cè)壁，一被動(dòng)層覆蓋先進(jìn)晶體管，接觸插塞位于被動(dòng)層內(nèi)，接觸插塞與部分接觸間隙壁及源/汲極區(qū)連接。制造自動(dòng)對(duì)準(zhǔn)接觸插塞的方法包括先形成接觸間隙壁，再形成被動(dòng)層。接著，形成接觸孔洞于被動(dòng)層內(nèi)，再于接觸孔洞填滿導(dǎo)體材料。
文檔編號(hào)H01L21/336GK1536629SQ200410033598
公開(kāi)日2004年10月13日 申請(qǐng)日期2004年4月8日 優(yōu)先權(quán)日2003年4月8日
發(fā)明者楊富量, 楊育佳, 曾鴻輝, 胡正明 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司