專利名稱：嵌入式存儲器的接觸插塞的制作方法
技術領域：
本發(fā)明涉及半導體的制造工藝，尤其是一種制作嵌入式存儲器(embedded memory)的接觸插塞(contact plug)的方法。
請參考

圖1至圖8，圖1至圖8為習知于一半導體晶片10上制作一嵌入式存儲器的轉接介層與帶接觸的方法示意圖。如圖1所示，半導體晶片10的硅基底16表面已定義有一存儲陣列區(qū)12以及一周邊電路區(qū)14，且存儲陣列區(qū)12中包含有至少一單胞井(cell-well)18，而周邊電路區(qū)14中包含有至少一N型井(N-well)20以及至少一P型井(P-well)22。習知方法是先同時于存儲陣列區(qū)12以及周邊電路區(qū)14上分別形成復數個柵極24、26、28，且各柵極24、26、28周圍均設有一側壁子30以及一輕摻雜漏極(lightly doped drain，LDD)32，而柵極26、28周圍則另形成有一源極34與漏極36，并相絕緣以一淺溝隔離(STI)15。
接著如圖2所示，于半導體晶片10表面形成一介電層38，例如一二氧化硅層。然后再利用一黃光制程于介電層38表面定義數個淺金屬連接區(qū)(metal connection region)40的圖案，如圖3所示。隨后利用另一黃光制程于介電層38中定義第一44、第二42、及第三接觸窗(contactwindow)46，如圖4所示。其中第一接觸窗44是用來連接電容(capacitor)，第二接觸窗42是用來連接位元線(bit line)，即為轉接介層(landing via)。第三連接窗46是周邊電路區(qū)14的帶接觸(strip contact)中連接源極或漏極的部分。第一44、第二42與第三46接觸窗的深度相同，因此三者位于同一水平面。
如圖5所示，接著利用一黃光制程于介電層38中形成第四接觸窗48。第四接觸窗48是周邊電路區(qū)14的帶接觸中用來連接柵極的部分，因為其深度較淺，所以與第一44、第二42和第三接觸窗46位于不同水平面，且第三與第四接觸窗分別連接不同晶體管的柵極與源極或漏極，因此兩者位于不同垂直剖面上。然后如圖6所示，于硅基底16上依序形成一障礙層50和一介電層52，其中障礙層50和介電層52可分別由氮鈦層以及氧化鉭層所構成。
隨后如圖7所示，利用一光阻層(未顯示)作為罩幕來蝕刻介電層52，使得介電層52僅殘留于第二接觸窗42與其金屬連接區(qū)40中。如圖8所示，于硅基底16表面沉積一金屬層54，并使得金屬層54填入各接觸窗42、44、46、48與金屬連接區(qū)40中，最后再利用介電層38作為蝕刻停止層來對金屬層54進行一平坦化制程。
然而，在上述所揭露的習知制作嵌入式存儲器的區(qū)域內連線的方法中，是先于存儲陣列區(qū)以及周邊電路區(qū)完成各柵極的制作后，再分別形成各轉接介層與區(qū)域內連線，因此習知制程步驟較為復雜亦較耗費成本。此外，各轉接介層與區(qū)域內連線中僅填入一導電層作為導電物質，因此接觸電阻較高且導電性較差。
本發(fā)明的方法是先于一定義有一存儲陣列(memory array)區(qū)及一周邊電路(periphery circuits)區(qū)的半導體晶片表面形成一第一介電層以及一未摻雜多晶硅(undoped polysilicon)層，然后使該存儲陣列區(qū)上方的該未摻雜多晶硅層形成為一摻雜多晶硅層，接著于該半導體晶片表面依序形成一保護層以及一第一光阻層以于該存儲陣列區(qū)上依序形成復數個柵極(gate)以及輕摻雜漏極(LDD)。于該半導體晶片表面依序形成一氮硅層、一第二介電層以及一第二光阻層，然后于該第二介電層中形成復數個接觸插塞洞(contact plug hole)并于各該接觸插塞洞中填滿一多晶硅層，以于該存儲陣列區(qū)上方形成各該接觸插塞。接著去除該周邊電路區(qū)上方的該第二介電層、該氮硅層以及該保護層，并于該周邊電路區(qū)上形成各該柵極。最后于該周邊電路區(qū)中的各該柵極周圍及側壁分別形成一輕摻雜漏極(LDD)以及側壁子(spacer)，然后于該周邊電路區(qū)中的各該柵極周圍形成一源極(source)與漏極(drain)以及進行一自行對準金屬硅化物(self-aligned silicide，salicide)制程，以于各該接觸插塞頂面、該周邊電路區(qū)中的各該柵極的頂面以及各該源極與各該漏極表面形成一金屬硅化物(silicide)層。其中，形成于各該接觸插塞頂面的金屬硅化物層用來降低各該接觸插塞的接觸電阻。
本發(fā)明的嵌入式存儲器的接觸插塞制作方法，整合了嵌入式存儲器中存儲陣列區(qū)與周邊電路區(qū)的柵極與接觸插塞的制作。而且，本發(fā)明于各接觸插塞頂面以及周邊電路區(qū)中的各柵極的頂面以及各源極與各漏極表面同時形成一金屬硅化物(silicide)層，因此可以降低其電阻值，進而增進其電性表現。
圖1至圖8為習知制作嵌入式存儲器的接觸插塞的方法示意圖；圖9至圖19為本發(fā)明制作嵌入式存儲器的接觸插塞的方法示意圖。
圖示的符號說明10、60半導體晶片12、62存儲陣列區(qū)14、64周邊電路區(qū)16、72硅基底18、66單胞井20、68N型井22、70P型井 30、106側壁子24、26、28、86、104柵極32、88輕摻雜漏極40金屬連接區(qū)34、108源極 36、110漏極38、52、74、92介電層42第一接觸窗44第二接觸窗46第三接觸窗48第三接觸窗50障礙層76未摻雜多晶硅層78罩幕層80摻雜多晶硅層82保護層84、94、102光阻層90氮硅層96接觸插塞洞98多晶硅層 112自動對準硅化物層100接觸插塞具體實施方式
請參考圖9至圖19，圖9至圖19為本發(fā)明于一半導體晶片60上制作嵌入式存儲器(embedded memory)的接觸插塞(contact plug)的方法。如圖9所示，半導體晶片60的硅基底(silicon substrate)72表面已定義有一存儲陣列區(qū)(memory array area)62以及一周邊電路區(qū)(peripherycircuits region)64，且存儲陣列區(qū)62中包含有一單胞井66，而周邊電路區(qū)64中包含有一N型井68以及一P型井70，各區(qū)域以數個淺溝隔離61分隔。
本發(fā)明方法是先于半導體晶片60表面依序形成一介電層74以及一未摻雜多晶硅(undoped polysilicon)層76。介電層74由二氧化硅(silicondioxide，SiO2)所構成，用來作為各柵極的柵極氧化層。然后如圖10所示，在周邊電路區(qū)64上方形成一罩幕層78，并對存儲陣列區(qū)62上方的未摻雜多晶硅層76進行一離子布植制程，以使存儲陣列區(qū)62上方的未摻雜多晶硅層76形成為一摻雜多晶硅層80。
如圖11所示，在去除周邊電路區(qū)64上方的罩幕層78之后，接著于半導體晶片60表面依序形成一保護層82以及一光阻層84。保護層82由一氮硅化合物所構成，且保護層82底部另生成有一氮氧化硅(silicon-oxy-nitride，SiOxNy)層(未顯示)，用來做為一抗反射層(anti-reflectioncoating，ARC)。接著進行一黃光制程，以于存儲陣列區(qū)62上方的光阻層84中定義出復數個柵極86的圖案，隨后利用光阻層84的圖案當作硬罩幕，以蝕刻存儲陣列區(qū)62上方的保護層82以及摻雜多晶硅層80，直至介電層表面74，以于存儲陣列區(qū)62上形成各柵極86，如圖12所示。
然后如圖13所示，在去除光阻層84之后，進行一離子布植制程，以于存儲陣列區(qū)62中的各柵極86周圍形成一輕摻雜漏極(LDD)88，接著于半導體晶片60表面依序形成一氮硅層90、一介電層92以及一光阻層94，并進行一黃光制程，以于存儲陣列區(qū)62上方的光阻層94中定義出復數個接觸插塞(contact plug)的圖案，亦即利用光阻層94的圖案當作硬罩幕，來蝕刻存儲陣列區(qū)62上方的介電層92、氮硅層90以及介電層74，直至硅基底72表面，以于介電層92中形成接觸插塞洞(contact plug hole)96，用來作為位元線接觸洞(bit-line contact hole)以及接觸電極洞(nodecontact hole)。圖14僅顯示位元線接觸洞。
如圖15所示，隨后去除光阻層94，并利用一沉積以及平坦化制程，以于存儲陣列區(qū)62上方的觸插塞洞96中填滿一多晶硅層98，當作接觸插塞100。接觸插塞100用來作為嵌入式存儲器的位元線接觸(bit-linecontact)，而存儲陣列區(qū)62中用來當作接觸電極(node contact)的接觸插塞則亦未顯示于圖15中。
接著如圖16所示，去除周邊電路區(qū)64上方的介電層92、氮硅層90以及保護層82，然后于半導體晶片60表面形成一光阻層102。在形成光阻層102之前，亦可先于半導體晶片60表面形成一氮氧化硅(SiOxNy)層(未顯示)當作抗反射層(ARC)。接著進行一黃光制程，以于周邊電路區(qū)64上方的光阻層102中定義出復數個柵極104的圖案。然后利用光阻層102的圖案當作硬罩幕，來蝕刻周邊電路區(qū)64上方的未摻雜多晶硅層76，直至介電層74表面，以于周邊電路區(qū)64上形成各柵極104，如圖17所示。
隨后如圖18所示，去除光阻層102以及形成于光阻層102下方的氮氧化硅層(未顯示)，然后于周邊電路區(qū)64中的各柵極104周圍及側壁分別形成一輕摻雜漏極(LDD)88以及側壁子(spacer)106。接著再進行一離子布植制程，以分別于周邊電路區(qū)64中的各柵極104周圍形成一源極108(source)與漏極(drain)110。
在形成完周邊電路區(qū)上64的各MOS晶體管的源極108與漏極110之后，接著如圖19所示，于半導體晶片60表面形成一由鈷(Co)所構成金屬層(未顯示)，且該金屬層覆蓋于存儲陣列區(qū)62上的各接觸插塞100與周邊電路區(qū)64上的各源極108、漏極110以及柵極104表面之上。隨后進行一溫度范圍為400℃～600℃且加熱時間為10～50秒的第一快速熱處理(rapidthermal process，RTP)制程，以使存儲陣列區(qū)62的各接觸插塞100頂面與周邊電路區(qū)64上的各源極108、漏極110以及柵極104表面形成一自行對準硅化物層112。然后利用一濕蝕刻來去除于半導體晶片60表面未反應的該金屬層。最后再進行一溫度范圍為600℃～800℃且加熱時間為10～50秒的第二快速熱處理(RTP)制程，以將自行對準硅化物層112中的Co2Si以及CoS反應成電阻較低的CoSi2。其中該鈷(cobalt，Co)金屬層亦可取代為一鈦(titanium，Ti)、鎳(nickel，Ni)或鉬(molybdenum，Mo)等的金屬層。
各該接觸插塞用來作為該嵌入式存儲器的位元線接觸(bit-linecontact)以及接觸電極(node contact)。
本發(fā)明制作嵌入式存儲器的接觸插塞的方法，是先于存儲陣列區(qū)中形成各MOS晶體管的柵極與輕摻雜漏極，然后直接于存儲陣列區(qū)中形成各接觸插塞，因此在最后完成周邊電路區(qū)中各MOS晶體管的制作時，便可于存儲陣列區(qū)上的各接觸插塞與周邊電路區(qū)上的各源極、漏極以及柵極表面同時進行一自行對準金屬硅化物制程，以降低各接觸插塞頂面以及周邊電路區(qū)中的各柵極的頂面以及各源極與各漏極表面的接觸電阻值，進而增進其電性表現。
相較于習知制作嵌入式存儲器的接觸插塞的方法，本發(fā)明的制作方法整合了嵌入式存儲器中MOS晶體管以及各接觸插塞的制程，因此可減少制程中光罩使用次數，進而提升制程的可靠度和控制性，降低生產成本，同時減少各接觸插塞的接觸電阻。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應屬本發(fā)明專利的涵蓋范圍。
權利要求
1.一種嵌入式存儲器的接觸插塞的制作方法，其特征是該制作方法包含有下列步驟提供一半導體晶片，且該半導體晶片的硅基底表面已定義有一存儲陣列區(qū)以及一周邊電路區(qū)；于該半導體晶片表面依序形成一第一介電層以及一未摻雜多晶硅層；對該存儲陣列區(qū)上方的該未摻雜多晶硅層進行一第一離子布植制程，以使該存儲陣列區(qū)上方的該未摻雜多晶硅層形成為一摻雜多晶硅層；于該半導體晶片表面依序形成一保護層以及一第一光阻層；進行一第一黃光制程，以于該存儲陣列區(qū)上方的該第一光阻層中定義出復數個柵極的圖案；利用該第一光阻層的圖案當作硬罩幕，以蝕刻該存儲陣列區(qū)上方的該保護層以及該摻雜多晶硅層，直至該第一介電層表面，以于該存儲陣列區(qū)上形成各該柵極；去除該第一光阻層；進行一第一離子布植制程，以于該存儲陣列區(qū)中的各該柵極周圍形成一輕摻雜漏極(LDD)；于該半導體晶片表面依序形成一氮硅層、一第二介電層以及一第二光阻層；進行一第二黃光制程，以于該存儲陣列區(qū)上方的該第二光阻層中定義出復數個接觸插塞的圖案；利用該第二光阻層的圖案當作硬罩幕，蝕刻該存儲陣列區(qū)上方的該第二介電層、該氮硅層以及該第一介電層，直至該硅基底表面，以于該第二介電層中形成復數個接觸插塞洞；去除該第二光阻層；于各該接觸插塞洞中填滿一多晶硅層，以于該存儲陣列區(qū)上方形成各該接觸插塞；去除該周邊電路區(qū)上方的該第二介電層、該氮硅層以及該保護層；于該半導體晶片表面形成一第三光阻層；進行一第三黃光制程，以于該周邊電路區(qū)上方的該第三光阻層中定義出復數個柵極的圖案；利用該第三光阻層的圖案當作硬罩幕，蝕刻該周邊電路區(qū)上方的該未摻雜多晶硅層直至該第一介電層表面，以于該周邊電路區(qū)上形成各該柵極；去除該第三光阻層；于該周邊電路區(qū)中的各該柵極周圍及側壁分別形成一輕摻雜漏極以及側壁子；于該周邊電路區(qū)中的各該柵極周圍形成一源極與漏極；以及進行一自行對準金屬硅化物制程，以于各該接觸插塞頂面、該周邊電路區(qū)中的各該柵極的頂面以及各該源極與各該漏極表面形成一金屬硅化物層。
2.如權利要求1所述的制作方法，其特征是該第一介電層由二氧化硅所構成，用來作為各該柵極的柵極氧化層。
3.如權利要求1所述的制作方法，其特征是該保護層由一氮硅化合物所構成，且該保護層底部另生成有一氮氧化硅層，用來做為一抗反射層。
4.如權利要求1所述的制作方法，其特征是在該半導體晶片表面形成該第三光阻層之前，另可先于該半導體晶片表面形成一氮氧化硅層當作抗反射層。
5.如權利要求4所述的制作方法，其特征是在去除該第三光阻層之后，亦須去除形成于該第三光阻層下方的該氮氧化硅層。
6.如權利要求1所述的制作方法，其特征是該自行對準金屬硅化物制程另包含有下列步驟于該半導體晶片表面形成一金屬層，且該金屬層覆蓋于該存儲陣列區(qū)上的各該接觸插塞以及該周邊電路區(qū)上的各該源極、漏極以及柵極表面；進行一第一快速熱處理制程；去除于該半導體晶片表面未反應的該金屬層；以及進行一第二快速熱處理制程。
7.如權利要求6所述的制作方法，其特征是該金屬層由鈷、鈦、鎳或鉬所構成。
8.如權利要求1所述的制作方法，其特征是各該接觸插塞用來作為該嵌入式存儲器的位元線接觸以及接觸電極。
9.一種制作低接觸電阻的接觸插塞的方法，其特征是該方法包含有下列步驟提供一半導體晶片，且該半導體晶片的硅基底表面已定義有一存儲陣列區(qū)以及一周邊電路區(qū)；于該半導體晶片表面依序形成一第一介電層以及一未摻雜多晶硅層；對該存儲陣列區(qū)上方的該未摻雜多晶硅層進行一第一離子布植制程，以使該存儲陣列區(qū)上方的該未摻雜多晶硅層形成為一摻雜多晶硅層；于該半導體晶片表面依序形成一保護層以及一第一光阻層；進行一第一黃光制程，以于該存儲陣列區(qū)上方的該第一光阻層中定義出復數個柵極的圖案；利用該第一光阻層的圖案當作硬罩幕，以蝕刻該存儲陣列區(qū)上方的該保護層以及該摻雜多晶硅層，直至該第一介電層表面，以于該存儲陣列區(qū)上形成各該柵極；去除該第一光阻層；進行一第一離子布植制程，以于該存儲陣列區(qū)中的各該柵極周圍形成一輕摻雜漏極(LDD)；于該半導體晶片表面依序形成一氮硅層、一第二介電層以及一第二光阻層；進行一第二黃光制程，以于該存儲陣列區(qū)上方的該第二光阻層中定義出復數個接觸插塞的圖案；利用該第二光阻層的圖案當作硬罩幕，蝕刻該存儲陣列區(qū)上方的該第二介電層、該氮硅層以及該第一介電層，直至該硅基底表面，以于該第二介電層中形成復數個接觸插塞洞；去除該第二光阻層；于各該接觸插塞洞中填滿一多晶硅層，以于該存儲陣列區(qū)上方形成各該接觸插塞；去除該周邊電路區(qū)上方的該第二介電層、該氮硅層以及該保護層；于該半導體晶片表面形成一第三光阻層；進行一第三黃光制程，以于該周邊電路區(qū)上方的該第三光阻層中定義出復數個柵極的圖案；利用該第三光阻層的圖案當作硬罩幕，蝕刻該周邊電路區(qū)上方的該未摻雜多晶硅層直至該第一介電層表面，以于該周邊電路區(qū)上形成各該柵極；去除該第三光阻層；于該周邊電路區(qū)中的各該柵極周圍及側壁分別形成一輕摻雜漏極以及側壁子；于該周邊電路區(qū)中的各該柵極周圍形成一源極與漏極；進行一自行對準金屬硅化物制程，以于各該接觸插塞頂面、該周邊電路區(qū)中的各該柵極的頂面以及各該源極與各該漏極表面形成一金屬硅化物層；以及其中，形成于各該接觸插塞頂面的金屬硅化物層用來降低各該接觸插塞的低接觸電阻。
10.如權利要求9所述的制作方法，其特征是該第一介電層由二氧化硅所構成，用來作為各該柵極的柵極氧化層。
11.如權利要求9所述的制作方法，其特征是該保護層由一氮硅化合物所構成，且該保護層底部另生成有一氮氧化硅層，用來做為一抗反射層。
12.如權利要求9所述的制作方法，其特征是在該半導體晶片表面形成該第三光阻層之前，另可先于該半導體晶片表面形成一氮氧化硅層當作抗反射層。
13.如權利要求12所述的制作方法，其特征是在去除該第三光阻層之后，亦須去除形成于該第三光阻層下方的該氮氧化硅層。
14.如權利要求9所述的制作方法，其特征是該自行對準金屬硅化物制程另包含有下列步驟于該半導體晶片表面形成一金屬層，且該金屬層覆蓋于該存儲陣列區(qū)上的各該接觸插塞以及該周邊電路區(qū)上的各該源極、漏極以及柵極表面；進行一第一快速熱處理制程；去除于該半導體晶片表面未反應的該金屬層；以及進行一第二快速熱處理制程。
15.如權利要求14所述的制作方法，其特征是該金屬層由鈷、鈦、鎳或鉬所構成。
16.如權利要求9所述的制作方法，其特征是各該接觸插塞用來作為該嵌入式存儲器的位元線接觸以及接觸電極。
全文摘要
本發(fā)明提供一種嵌入式存儲器的接觸插塞的制作方法，該方法是先提供一定義有一存儲陣列區(qū)及一周邊電路區(qū)的半導體晶片，然后于該存儲陣列區(qū)上形成復數個柵極以及輕摻雜漏極；接著于該半導體晶片表面依序形成一氮硅層以及一第二介電層，并于該存儲陣列區(qū)上方的第二介電層中形成各該接觸插塞；隨后去除該周邊電路區(qū)上方的該第二介電層以及該氮硅層，并利用一黃光暨蝕刻制程、離子布植以及沉積等制程，以于該周邊電路區(qū)上形成各該柵極、輕摻雜漏極以及側壁子；最后于該周邊電路區(qū)中的各該柵極周圍形成一源極與漏極，并進行一自行對準金屬硅化物制程，以于各該接觸插塞頂面、該周邊電路區(qū)中的各該柵極的頂面以及各該源極與各該漏極表面形成一金屬硅化物層。
文檔編號H01L21/8242GK1396646SQ02122700
公開日2003年2月12日 申請日期2002年6月20日 優(yōu)先權日2001年6月21日
發(fā)明者簡山杰, 郭建利 申請人:聯華電子股份有限公司