專利名稱：非易失性存儲裝置及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲裝置及非易失性存儲裝置的驅(qū)動方法。
背景技術(shù)：
作為非易失性存儲裝置的一種，提出了使用了在柵中具備強(qiáng)電介質(zhì)膜的場效應(yīng)型晶體管(下面，稱為強(qiáng)電介質(zhì)FET)的裝置。該強(qiáng)電介質(zhì)FET是通過在1個開關(guān)用MOS場效應(yīng)晶體管上形成強(qiáng)電介質(zhì)膜及柵電極面作成1個非易失性存儲裝置的晶體管。如圖6所示，該強(qiáng)電介質(zhì)FET通過在形成了源區(qū)5、漏區(qū)6的基板8上依次形成絕緣層13、強(qiáng)電介質(zhì)膜12及柵電極14而構(gòu)成。
在該結(jié)構(gòu)中，強(qiáng)電介質(zhì)膜12可向上極化或向下極化。如果能夠?qū)?yīng)于這兩種極化的狀態(tài)把MOS型場效應(yīng)晶體管的閾值電壓設(shè)定成兩個不同值中的某一個，則可盡可能保持強(qiáng)電介質(zhì)膜12的極化來保持(存儲)該狀態(tài)。如圖7所示，如果把字線W與該晶體管的柵連接，把位線B與漏區(qū)連接并把源區(qū)線S與源區(qū)連接，則可構(gòu)成作為矩陣陣列各交點(diǎn)的元件的存儲單元。
由上述存儲單元構(gòu)成的現(xiàn)有非易失性存儲裝置的矩陣陣列，例如為圖8所示那樣的結(jié)構(gòu)。圖8中，M11、M12、M21及M22為晶體管，分別構(gòu)成矩陣陣列各交點(diǎn)的存儲單元C11、C12、C21及C22。W1是與晶體管M11及M12的柵連接的字線，W2是與晶體管M21及M22的柵連接的字線。S1是與晶體管M11及M12的源區(qū)連接的源區(qū)線，S2是與晶體管M21及M22的源區(qū)連接的源區(qū)線，B1是與晶體管M11及M12的漏區(qū)連接的位線，B2是與晶體管M12及M22的漏區(qū)連接的位線。
存儲單元的邏輯狀態(tài)由所選擇的存儲單元的晶體管M11、M12、M21及M22是導(dǎo)通還是截止來識別。晶體管是導(dǎo)通還是截止由晶體管柵下的溝道導(dǎo)通了還是未導(dǎo)通來確定。當(dāng)對晶體管的柵施加了電壓時，能夠?qū)?yīng)于強(qiáng)電介質(zhì)膜的兩種極化狀態(tài)把晶體管的溝道進(jìn)行導(dǎo)通的柵電壓、即閾值電壓分離開來。例如，能夠以下述方式來構(gòu)成柵及溝道，當(dāng)對柵施加了某一電壓時，晶體管在一種極化狀態(tài)下導(dǎo)通，晶體管在另一種極化狀態(tài)下截止。例如，定義為導(dǎo)通狀態(tài)的晶體管的邏輯為“1”，截止?fàn)顟B(tài)的晶體管的邏輯為“0”。
基于該定義，為了知道例如圖8中的存儲單元C11中保持著邏輯，加按下述那樣來工作。首先使位線B1放電預(yù)先成為低電壓，接著讀出源區(qū)線S1的電壓一直到該電壓上升之后，對字線W1施加上述兩個閾值電壓的中間電壓。如果晶體管M11的強(qiáng)電介質(zhì)膜的狀態(tài)為低閾值電壓的狀態(tài)，即“1”，則晶體管M11成為導(dǎo)通狀態(tài)，電流從源區(qū)線S1向位線B1流動，位線B1被充電其電壓上升。另一方面，如果晶體管M11的強(qiáng)電介質(zhì)膜的狀態(tài)為高閾值電壓的狀態(tài)、即“0”，則晶體管M11成為截止?fàn)顟B(tài)，位線1不被充電其電壓保持為低。因而，可以根據(jù)位線B1的電壓的高低來判斷所希望的存儲單元保持著的邏輯狀態(tài)。
但是，如果每次讀出都對字線W1或W2施加電壓，則即使其值是與上述強(qiáng)電介質(zhì)膜的極化狀態(tài)對應(yīng)的兩個閾值電壓的中間電壓、對于處于“0”狀態(tài)下的柵的強(qiáng)電介質(zhì)膜來說，也慢慢地在接近于“1”狀態(tài)的方向上加了電壓。其結(jié)果，全部與施加了讀出電壓的字線連接的、處于“0”狀態(tài)下的強(qiáng)電介質(zhì)膜的狀態(tài)，每次讀出就接近于“1”狀態(tài)，“0”狀態(tài)與“1”狀態(tài)的判別就逐漸變得困難起來，存在著所謂發(fā)生了干擾這樣的問題。
為了避免該問題，根據(jù)強(qiáng)電介質(zhì)膜的極化狀態(tài)把晶體管設(shè)定成增強(qiáng)型及耗盡型的某一種狀態(tài)，即可。如果使每種狀態(tài)與兩個邏輯值對應(yīng)，則讀出時就不需要對字線施加電壓了。
但是，由于耗盡型晶體管即使其柵電壓為零也正常地導(dǎo)通、即成為“1”了，故產(chǎn)生下述問題。即，如果非選擇的存儲單元保持著的邏輯為“1”，則形成從位線通過該非選擇的存儲單元向源線的電流路徑，位線的電位隨非選擇的存儲單元的狀態(tài)而變化。為了避免這一點(diǎn)，必須在存儲單元中附加用于只把已選擇的存儲單元的晶體管與位線連接的晶體管。
此外，為了只對任意的已選擇的存儲單元的晶體管有選擇地寫入，必須把各存儲單元的強(qiáng)電介質(zhì)FET的基板至少與相鄰的、與字線或位線連接的存儲單元的強(qiáng)電介質(zhì)FET的基板、通過溝導(dǎo)電性地分離開來。為了解決該問題，必須對晶體管的柵也附加選擇用的晶體管。
如果基于上述那樣的對策把強(qiáng)電介質(zhì)FET作為存儲單元以矩陣狀進(jìn)行排列，則成為圖9所示的結(jié)構(gòu)。在該結(jié)構(gòu)中，必須在強(qiáng)電介質(zhì)FET(M)與字線WP及位線B之間分別設(shè)置選擇用晶體管TP、TB，存在著下述缺點(diǎn)，與1個晶體管及1個電容器型的存儲單元相比，存儲單元的大小成為數(shù)倍之大。
發(fā)明的公開本發(fā)明的目的在于，解決上述課題，提供消除在讀出存儲單元的數(shù)據(jù)時的數(shù)據(jù)的破壞及干擾、且利用少量的元件構(gòu)成了存儲單元的非易失性存儲裝置及其驅(qū)動方法。
為了解決上述問題，本發(fā)明的非易失性存儲裝置具備具有源區(qū)、漏區(qū)及柵電極的MOS晶體管；在源區(qū)上通過絕緣膜形成了的強(qiáng)電介質(zhì)膜；以及在強(qiáng)電介質(zhì)膜上形成了的電極。利用該結(jié)構(gòu)，使從MOS晶體管的源區(qū)向漏區(qū)注入溝道中的電子流入量反映在源區(qū)之上形成了的強(qiáng)電介質(zhì)膜的極化狀態(tài)，能夠判別存儲單元保持著的邏輯狀態(tài)。在該結(jié)構(gòu)中，由于讀出時對電極施加的電壓對強(qiáng)電介質(zhì)膜不造成影響，故能夠消除在讀出存儲單元的數(shù)據(jù)時的數(shù)據(jù)的破壞及干擾。而且，得到用由個數(shù)少的元件構(gòu)成的存儲單元構(gòu)成了的非易失性存儲裝置。
在上述結(jié)構(gòu)的非易失性存儲裝置中，在MOS晶體管的源區(qū)與強(qiáng)電介質(zhì)膜之間形成多層絕緣層，是較為理想的。利用該結(jié)構(gòu)，可以防止溝道表面與強(qiáng)電介質(zhì)直接接觸，并能抑制在強(qiáng)電介質(zhì)膜結(jié)晶成長時的源區(qū)界面的氧化。
此外，本發(fā)明的非易失性存儲裝置能夠作成下述結(jié)構(gòu)，把具備具有源區(qū)、漏區(qū)及柵電極的MOS晶體管；在源區(qū)上通過絕緣膜形成了的強(qiáng)電介質(zhì)膜；以及在強(qiáng)電介質(zhì)膜上形成了的電極的存儲單元作為一個存儲單位，以矩陣狀配置了存儲單元。利用該結(jié)構(gòu)，即使把晶體管作成增強(qiáng)型或耗盡型的某一種也不會讀出非選擇的存儲單元，能夠選擇任意的存儲單位并進(jìn)行讀寫。
此外，本發(fā)明的非易失性存儲裝置的驅(qū)動方法用來驅(qū)動具備具有源區(qū)、漏區(qū)及柵電極的MOS晶體管；在源區(qū)上通過絕緣膜形成了的強(qiáng)電介質(zhì)膜；以及在強(qiáng)電介質(zhì)膜上形成了的電極的非易失性存儲裝置，該方法的特征在于，施加漏區(qū)對源區(qū)變成正的偏置電壓，根據(jù)電子從源區(qū)通過柵電極下的溝道向漏區(qū)注入時的電子流入量、來檢測強(qiáng)電介質(zhì)膜的極化狀態(tài)。利用該方法能夠使從MOS晶體管的源區(qū)向漏區(qū)注入溝道中的電子流入量通過在源區(qū)之上形成了的強(qiáng)電介質(zhì)膜的極化狀態(tài)來反映，能夠判別存儲單元保持著的邏輯狀態(tài)。
附圖的簡單說明

圖1為構(gòu)成本發(fā)明實施形態(tài)中的非易失性存儲裝置的強(qiáng)電介質(zhì)FET的剖面圖。
圖2為用于說明圖1的強(qiáng)電介質(zhì)FET的工作的剖面圖。
圖3A及圖3B為在圖1示出的強(qiáng)電介質(zhì)FET的A-A剖面上的能帶圖。
圖4為把橫斷了從圖1的強(qiáng)電介質(zhì)FET中的源區(qū)上的強(qiáng)電介質(zhì)膜到基板的區(qū)域的電位分布、與從柵到基板的電位分布重合的圖。
圖5為示出使用了圖1的強(qiáng)電介質(zhì)FET的存儲單元的電路圖。
圖6為現(xiàn)有的強(qiáng)電介質(zhì)FET的剖面圖。
圖7為示出使用了圖6的強(qiáng)電介質(zhì)FET的存儲單元的電路圖。
圖8為示出把圖7的存儲單元作為矩陣陣列配置了的現(xiàn)有例的非易失性存儲裝置的電路圖。
圖9為示出對圖7的存儲單元中的強(qiáng)電介質(zhì)FET附加了選擇用晶體管的結(jié)構(gòu)的電路圖。
用于實施發(fā)明的最佳形態(tài)下面，參照圖1～圖5，說明本發(fā)明實施形態(tài)中的非易失性存儲裝置。
圖1示出構(gòu)成本發(fā)明實施形態(tài)中的非易失性存儲裝置的強(qiáng)電介質(zhì)FET。在形成了源區(qū)5及漏區(qū)6的硅基板8上設(shè)置絕緣層3、進(jìn)而設(shè)置柵電極4，由此，形成了開關(guān)用MOS型場效應(yīng)晶體管。在覆蓋了柵電極4的絕緣層3上，以與源區(qū)5及柵電極4的一部分重疊的方式形成了強(qiáng)電介質(zhì)膜2及電極1。
例如使用氧化硅、氮化硅、或氧化·氮化硅那樣的氧化膜、氮化膜、或高介電系數(shù)金屬氧化物等來形成絕緣層3。此外，也可以把絕緣層3作成由材料不同的多層構(gòu)成的結(jié)構(gòu)。柵電極4例如由摻雜多晶硅、或鋁、銅等金屬構(gòu)成。強(qiáng)電介質(zhì)膜2例如由氧化鉍-鍶-鉭等金屬氧化物構(gòu)成。
在下面的說明中，作為一例以下述為前提，基板8為P型硅，源區(qū)5及漏區(qū)6為對N型硅進(jìn)行了摻雜的材料。在該結(jié)構(gòu)中，由連接在電極1與源區(qū)5之間的電路預(yù)先使強(qiáng)電介質(zhì)膜2向上或向下極化。其后，如圖2所示，把電極1、源區(qū)5及基板8接地。在該狀態(tài)下，即使強(qiáng)電介質(zhì)膜2向上或向下在某一方向上極化，A-A剖面也處于熱平衡狀態(tài)。該狀態(tài)的A-A剖面的能帶示于圖3。圖3中的參照符號與構(gòu)成圖2的強(qiáng)電介質(zhì)FET的基板8、源區(qū)5、絕緣層3、強(qiáng)電介質(zhì)膜2及電極1對應(yīng)。
圖3中的箭頭的方向表示強(qiáng)電介質(zhì)膜2的極化方向。圖3A對應(yīng)于極化向上的情況，圖3B對應(yīng)于極化向下的情況。比較這些圖可知，絕緣層3與源區(qū)5的界面的電位隨極化的方向而不同。即當(dāng)極化向上時，絕緣層3之下的源區(qū)5的電位隨極化電荷而升高。另一方面，當(dāng)極化向下時，絕緣層3之下的源區(qū)5的電位保持為平坦的。
把與兩種極化狀態(tài)對應(yīng)的、圖2示出的源區(qū)5的A-A剖面上的電位分布、與從MOS晶體管的柵電極4到溝道7的B-B剖面上的電位分布重合起來的樣子示于圖4。即，圖4示出柵電極4、絕緣層3、源區(qū)5或基板8的電位。A-A剖面上的電位分布用實線表示，B-B剖面上的電位分布用虛線表示。用虛線表示的兩種電位分布分別對應(yīng)于柵電極4的電位為Vth的情況及Vth*的情況。
在A-A剖面上，在絕緣層3與源區(qū)5的界面附近的源區(qū)5的電位當(dāng)極化向上時、即圖3A的情況下是升高的，當(dāng)極化向下時、即圖3B的情況下保持為平坦的，因此，把圖3A的情況稱為截止?fàn)顟B(tài)、即“0”，把圖3B的情況稱為導(dǎo)通狀態(tài)、即“1”。
為了使電子從源區(qū)5向溝道流入，以漏區(qū)變成正的方式在源區(qū)5與漏區(qū)6之間施加偏壓、使柵電極4的電位上升，即可。在源區(qū)5導(dǎo)通的狀態(tài)下，隨著柵電極4的電位的上升，當(dāng)柵電極4的電位成為圖4中的Vth時，源區(qū)5的電位與柵下的溝道7的電位變成相等，從源區(qū)5向溝道7的電子流入便開始了。在源區(qū)5截止的狀態(tài)下，一直到柵電極4的電位變成Vth*時，源區(qū)5電位的最低部與溝道7的電位都不一致。因而，如果把柵電極4的電位設(shè)定于從Vth至Vth*之間，就能夠根據(jù)電子是否從源區(qū)5向溝道7注入知道極化的方向。
這樣，由于在導(dǎo)通狀態(tài)與截止?fàn)顟B(tài)下，在從源區(qū)5向溝道7的電子流入量中存在著差別，故如果把柵電極4的電位設(shè)定于產(chǎn)生其電子流入量的差別的范圍內(nèi)、并以漏區(qū)6對源區(qū)5變成正的方式施加偏置電壓，則在從源區(qū)5通過柵電極4下的溝道7向漏區(qū)6注入的電子流入量中出現(xiàn)了差別。由此，檢測強(qiáng)電介質(zhì)膜的極化狀態(tài)就能夠判別存儲單元保持著的邏輯狀態(tài)是“0”還是“1”。
此外，由于在源區(qū)5上形成強(qiáng)電介質(zhì)2，故即使為了選擇存儲單元而對MOS晶體管的柵電極4施加電壓，強(qiáng)電介質(zhì)膜2的極化狀態(tài)也不受所施加的柵電壓的影響，能夠消除干擾的發(fā)生。
再有，在本實施形態(tài)中示出了在源區(qū)5及柵電極4的一部分之上形成了強(qiáng)電介質(zhì)膜2的結(jié)構(gòu)，但是，可以只在源區(qū)5上形成強(qiáng)電介質(zhì)膜2，此外，也可以只在源區(qū)5的一部分上形成強(qiáng)電介質(zhì)膜2。
此外，由于使絕緣層3介于源區(qū)5與強(qiáng)電介質(zhì)膜2之間，故可以抑制在形成強(qiáng)電介質(zhì)膜2時、當(dāng)強(qiáng)電介質(zhì)層結(jié)晶成長時擔(dān)心會產(chǎn)生的源區(qū)5界面的氧化。
以矩陣狀配置以上述強(qiáng)電介質(zhì)FET作為一個存儲單元來使用的、圖5所示的存儲單元，來構(gòu)成本發(fā)明實施形態(tài)中的非易失性存儲裝置。
圖5的存儲單元包含第1 MOS晶體管T1及第2 MOS晶體管T2而構(gòu)成。第1 MOS晶體管T1為上述強(qiáng)電介質(zhì)FET，即在源區(qū)之上具備強(qiáng)電介質(zhì)膜的MOS晶體管。20表示由強(qiáng)電介質(zhì)膜構(gòu)成的強(qiáng)電介質(zhì)電容器。把第1 MOS晶體管T1的柵與字線W連接起來，將其漏區(qū)與位線B連接起來，將其源區(qū)與源線S連接起來。強(qiáng)電介質(zhì)電容器20的電極1(參照圖1)通過第2 MOS晶體管T2與程序線P連接起來，第2 MOS晶體管T2的柵與位線B連接起來。
這樣，與圖9示出的現(xiàn)有例相比較，本實施形態(tài)中的存儲單元的元件個數(shù)少。即，對圖9示出的強(qiáng)電介質(zhì)FET(M)必須附加選擇晶體管TB、TP，與此不同，在本實施形態(tài)中不需要附加與選擇晶體管TB相當(dāng)?shù)木w管。而且，如下面所說明的那樣，能夠進(jìn)行與圖9所示的現(xiàn)有例存儲單元同等的工作。
下面，說明在以矩陣狀配置了圖5示出的存儲單元的情況下該存儲單元的驅(qū)動方法。這里，使存儲單元中的第1 MOS晶體管T1對應(yīng)于增強(qiáng)型或耗盡型的某一種。
在讀出圖5示出的存儲單元時，首先，使全部線成為低電壓(例如，接地電壓)，接著，對字線W施加從Vth到Vth*之間的高電壓。其次，如果使位線B成為高電壓，則在極化向上(截止)時電流不向源線S流動，在極化向下(導(dǎo)通)時電流流入源線S。
在以矩陣狀排列了多個進(jìn)行這樣的讀出工作的存儲單元的情況下，如果預(yù)先使與共同的位線B連接起來的非選擇存儲單元的各條字線全部為低電壓則非選擇的存儲單元的MOS晶體管呈高阻狀態(tài)，因此用位線B的電位或源線S的電位只能檢測已選擇的存儲單元的狀態(tài)。此外，由于即使在讀出工作中使字線W成為高電壓、該電壓也不施加到強(qiáng)電介質(zhì)電容器20上，故不影響極化狀態(tài)。
為了擦除所希望的存儲單元的數(shù)據(jù)(使源電位成為截止?fàn)顟B(tài))，使程序線P成為低電壓、使字線W保持為低電壓、使位線成為高電壓并使第2 MOS晶體管T2導(dǎo)通，由此，強(qiáng)電介質(zhì)電容器20與程序線P導(dǎo)電性的連接、使源線S成為高電壓、在程序線P與源線S之間施加強(qiáng)電介質(zhì)電容器20的極化倒相以上的電壓。
此外，為了把數(shù)據(jù)寫入所希望的存儲單元(使源電位成為導(dǎo)通狀態(tài))，使字線W保持為低電壓、使位線B成為高電壓并使第2 MOS晶本管T2導(dǎo)通，由此，強(qiáng)電介質(zhì)電容器20與程序線P導(dǎo)電性地連接、使源線S成為低電壓、使程序線P成為高電壓、在程序線P與源線S之間施加強(qiáng)電介質(zhì)電容器20的極化倒相以上的電壓。
如上所述，在以矩陣狀配置了圖5的存儲單元的情況下，即使把第1 MOS晶體管T1作成增強(qiáng)型或耗盡型的某一種也不形成通過非選擇的存儲單元向位線B的電流路徑，能夠只得到已選擇的存儲單元的數(shù)據(jù)。因而，本實施形態(tài)的存儲單元能夠一邊進(jìn)行與由強(qiáng)電介質(zhì)FET、選擇用晶體管TP及TB構(gòu)成的現(xiàn)有存儲單元同等的工作，一邊還能以個數(shù)少的元件來構(gòu)成。
此外，在以矩陣狀配置了本實施形態(tài)的存儲單元的情況下，能夠只使已選擇的存儲單元對應(yīng)于極化是向上還是不向上、來存儲二進(jìn)制的邏輯狀態(tài)。此外，能夠在盡可能維持自然極化的情況下，讀出所存儲的的邏輯狀態(tài)，并能判別邏輯狀態(tài)。
產(chǎn)業(yè)上利用的可能性按照本發(fā)明，利用從MOS晶體管中的、與強(qiáng)電介質(zhì)膜重疊了的源區(qū)向溝道流動的電子的流入量依賴于強(qiáng)電介質(zhì)膜的極化狀態(tài)的性質(zhì)，由此，能夠利用簡單的結(jié)構(gòu)及技巧來判別強(qiáng)電介質(zhì)膜的極化狀態(tài)、即存儲單元的數(shù)據(jù)。此外，通過把該極化狀態(tài)作成自然性的來保持(存儲)極化狀態(tài)，而且能夠把該狀態(tài)作為晶體管的溝道電流反映(讀出)出來，因此，可持有強(qiáng)電介質(zhì)存儲器的效果。
此外，由于在源區(qū)之上形成鐵成電體膜，故即使為了選擇存儲單元而對MOS晶體管的柵施加電壓，該柵電壓也不對強(qiáng)電介質(zhì)膜的極化狀態(tài)造成影響，能夠消除干擾。
由使用了該強(qiáng)電介質(zhì)FET的存儲單元構(gòu)成的非易失性存儲裝置，由于不需要對各存儲單元中的字線及位線附加選擇晶體管，故存儲單元不變大，能夠容易地謀求集成化。
權(quán)利要求
1.一種非易失性存儲裝置，其特征在于，具備具有源區(qū)、漏區(qū)及柵電極的MOS晶體管；在上述源區(qū)上通過絕緣膜形成了的強(qiáng)電介質(zhì)膜；以及在上述強(qiáng)電介質(zhì)膜上形成了的電極。
2.根據(jù)權(quán)利要求1中所述的非易失性存儲裝置，其特征在于，在上述MOS晶體管的上述源區(qū)與上述強(qiáng)電介質(zhì)膜之間形成了多層絕緣層。
3.一種非易失性存儲裝置，其特征在于，把具備具有源區(qū)、漏區(qū)及柵電極的MOS晶體管；在上述源區(qū)上通過絕緣膜形成了的強(qiáng)電介質(zhì)膜；以及在上述強(qiáng)電介質(zhì)膜上形成了的電極的存儲單元作為一個存儲單位，以矩陣狀配置了上述存儲單元。
4.一種非易失性存儲裝置的驅(qū)動方法，該方法用來驅(qū)動具備具有源區(qū)、漏區(qū)及柵電極的MOS晶體管；在上述源區(qū)上通過絕緣膜形成了的強(qiáng)電介質(zhì)膜；以及在上述強(qiáng)電介質(zhì)膜上形成了的電極的非易失性存儲裝置，該方法的特征在于，施加上述漏區(qū)對上述源區(qū)變成正的偏置電壓，根據(jù)電子從上述源區(qū)通過上述柵電極下的溝道向上述漏區(qū)注入時的電子流入量、來檢測上述強(qiáng)電介質(zhì)膜的極化狀態(tài)。
全文摘要
一種非易失性存儲裝置具備具有源區(qū)5、漏區(qū)6及柵電極4的MOS晶體管；在該晶體管的源區(qū)上通過絕緣膜3形成了的強(qiáng)電介質(zhì)膜2；以及在該強(qiáng)電介質(zhì)膜上形成了的電極1。一邊消除在讀出數(shù)據(jù)時的數(shù)據(jù)的破壞及干擾，一邊能夠利用少量的元件來構(gòu)成存儲單元。
文檔編號H01L27/105GK1434982SQ00819001
公開日2003年8月6日 申請日期2000年12月13日 優(yōu)先權(quán)日1999年12月14日
發(fā)明者嶋田恭博 申請人:松下電器產(chǎn)業(yè)株式會社