專利名稱：用表面涂敷方法降低銅布線的電遷移和應(yīng)力引起的遷移的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到半導(dǎo)體芯片上的金屬互連，更確切地說是涉及到一種表面涂敷或處理，用來防止電子流使導(dǎo)體表面原子向下運(yùn)動(dòng)即所謂電遷移現(xiàn)象和/或防止傾向于釋放應(yīng)力的應(yīng)力梯度使導(dǎo)體表面原子移動(dòng)即所謂應(yīng)力引起的遷移。
背景技術(shù)：
微電子電路越來越高的密度和速度，已經(jīng)使金屬化系統(tǒng)從Al(Cu)轉(zhuǎn)向到了Cu，以便降低導(dǎo)體的電阻。同時(shí)，對(duì)更高的電流密度的要求已經(jīng)暴露出Al(Cu)線由于電遷移而失效，限制了電路設(shè)計(jì)者能夠提高性能的范圍。銅的更高的熔點(diǎn)被期望能夠改進(jìn)導(dǎo)體的電流承載能力，延長(zhǎng)電遷移壽命。但我們從所得到的測(cè)試結(jié)果已經(jīng)發(fā)現(xiàn)，電遷移壽命主要依賴于諸如銅/介質(zhì)界面處的原子輸運(yùn)之類的原子行為，而不依賴于銅晶格、晶粒邊界或銅/襯里界面原子輸運(yùn)的本征特性。于是證明銅導(dǎo)體承受電流的特性并不明顯地優(yōu)越于Al(Cu)。
制造銅導(dǎo)體圖形的基本工藝是采用鑲嵌方法，其中，在介質(zhì)層中制作溝槽，在溝槽中形成襯里，然后用銅填充溝槽，并對(duì)其進(jìn)行化學(xué)機(jī)械拋光(CMP)，終止于與介質(zhì)層共平面的潔凈銅頂面。銅/金屬襯里界面被形成在銅導(dǎo)體的其他3個(gè)表面上。電遷移壽命是線條厚度、寬度和截面積的函數(shù)。測(cè)得的數(shù)據(jù)表明，僅僅頂部表面對(duì)具有竹狀和接近竹狀的晶粒結(jié)構(gòu)的銅導(dǎo)體的質(zhì)量輸運(yùn)有貢獻(xiàn)，而邊界與表面的組合對(duì)更寬的線條的質(zhì)量輸運(yùn)有貢獻(xiàn)。同一個(gè)關(guān)系被發(fā)現(xiàn)而與銅的淀積方法無關(guān)，亦即，不管是用物理汽相淀積(PVD)、化學(xué)汽相淀積(CVD)、或電鍍來進(jìn)行淀積，都出現(xiàn)此問題。除了電遷移壽命失效之外，還發(fā)現(xiàn)銅導(dǎo)體圖形對(duì)熱循環(huán)應(yīng)力下的原子空洞很敏感，發(fā)現(xiàn)空洞總是開始于原子遷移率最高的銅/介質(zhì)界面處。由于銅遷移速率即漂移速度是遷移率(D/kT)與驅(qū)動(dòng)力(F)的乘積，其中D是銅的擴(kuò)散率，T是絕對(duì)溫度，k是波耳茲曼常數(shù)。對(duì)于電遷移和應(yīng)力引起的遷移力，驅(qū)動(dòng)力F分別是Z*eE和(Ds/Dx)W，其中Z*是有效電荷數(shù)目，e是電子電荷，E是電場(chǎng)，(Ds/Dx)是應(yīng)力梯度，而W是原子體積。目前不可避免的是，能夠?qū)崿F(xiàn)最高性能和可靠性的銅導(dǎo)體技術(shù)的成就要求改變或修正覆蓋層的銅/介質(zhì)界面以降低銅輸運(yùn)和原子空洞。
銅導(dǎo)體表面的修正可以在CMP之后進(jìn)行。此工藝則應(yīng)該對(duì)銅有選擇性，并在銅導(dǎo)體表面上提供一個(gè)薄層，以便基本上保持與包含溝槽的介質(zhì)或絕緣體共平面。此工藝必須導(dǎo)致銅導(dǎo)體與層上隨后制作的介質(zhì)之間更好的粘附性和銅導(dǎo)體中銅原子更好的抗氧化性以及降低了的銅導(dǎo)體原子輸運(yùn)，以便提供最高的可靠性。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，借助于在諸如CMP整平或干法腐蝕工藝之后在銅表面上提供一個(gè)1-20nm的金屬薄層，改變了銅導(dǎo)體的暴露銅表面，以便在后續(xù)的芯片處理和/或芯片利用過程中降低對(duì)電遷移、氧化、腐蝕、應(yīng)力空洞和剝層的敏感性，從而改善可靠性和成品率。本發(fā)明提出了無電金屬淀積方法作為在銅導(dǎo)體上形成金屬薄層的方法，用來提高電遷移壽命和抗應(yīng)力引起的遷移。
此選擇性淀積工藝包含下列步驟。
a.用Pd離子催化劑選擇性地激活銅表面，如方程1所示。
(1)這一步驟在銅線表面上留下多個(gè)Pd納米粒子，用作下一步驟的催化劑。
b.用無電還原方法選擇性地淀積金屬或合金，如方程2所示。
(2)其中Men+是金屬離子，例如Co2+。
例如，使用次磷酸鹽作為還原劑，鈷離子作為覆蓋金屬，則有方程3所示的化學(xué)反應(yīng)。(3)
在本發(fā)明中，我們使用了上述的次磷酸鹽系統(tǒng)，并將金屬鈀、鈷、鈷鎢、磷化鈷鎢、鈷錫、磷化鈷錫、磷化鈷和鈷的其它合金淀積到銅導(dǎo)體的表面上。還可以理解的是，能夠使用其它的還原劑，例如能夠淀積諸如Co-B或Ni-B之類的其它類型合金的二甲氨基硼烷。
上述步驟a和b的結(jié)果是，銅導(dǎo)體的暴露表面被由金屬化合物或合金組成的厚度最好為1-10nm的薄膜涂敷，該薄膜通過化學(xué)鍵和/或金屬鍵牢固地粘附于銅表面上或銅表面中的銅原子。
在用來制作集成電路芯片上的銅互連的鑲嵌工藝中，下列重要發(fā)現(xiàn)對(duì)于本發(fā)明來說是至關(guān)重要的。
1.銅表面上的涂敷膜的厚度必須薄由于鑲嵌工藝的考慮，最大厚度為20nm，最好是1-10nm。以這種方式獲得至少3個(gè)主要性質(zhì)a)銅線的電阻率不受影響或增加不大于20％，b)各個(gè)銅導(dǎo)體之間搭橋可能造成的漏電被消除，以及c)銅導(dǎo)體或銅線不需要進(jìn)一步整平。為了提供后續(xù)形成在其上的介質(zhì)層的平整的頂部表面而不必整平后續(xù)的介質(zhì)層的頂部表面，要求對(duì)銅導(dǎo)體/介質(zhì)表面進(jìn)行整平或基本的整平。一個(gè)表面上的臺(tái)階特征通過下一層被轉(zhuǎn)移到該表面，特別是用CVD方法制作的表面。
2.涂敷膜的優(yōu)選組分可以是Co-Sn-P、Co-W-P、Co-P或Pd。
3.具有涂敷膜的晶片在300℃下被退火2小時(shí)，以便進(jìn)一步改善與銅表面的化學(xué)鍵合或金屬鍵合，并減慢銅導(dǎo)體/介質(zhì)界面處銅原子沿銅表面的擴(kuò)散以及銅原子沿晶粒邊界的擴(kuò)散。銅導(dǎo)體/介質(zhì)界面位于銅導(dǎo)體與形成在銅導(dǎo)體上的介質(zhì)層之間。鑲嵌工藝中的銅導(dǎo)體位于具有用銅導(dǎo)體填充溝槽之前制作在溝槽中的金屬襯里的介質(zhì)層中的溝槽中。
4.金屬的選擇性CVD或其它的淀積工藝也可以被用來在具有化學(xué)鍵合和/或金屬鍵合的銅導(dǎo)體的表面上淀積金屬膜，以便獲得銅導(dǎo)體的更高的抗電遷移性。


當(dāng)結(jié)合附圖考慮本發(fā)明的下列詳細(xì)描述時(shí)，本發(fā)明的這些和其它的特點(diǎn)、目的、和優(yōu)點(diǎn)將變得明顯，其中圖1是本發(fā)明一個(gè)實(shí)施方案的剖面圖。
圖2A-2D是本發(fā)明第二實(shí)施方案的各個(gè)制造階段的剖面圖。
圖3A-3E是第三實(shí)施方案的各個(gè)制造階段的剖面圖。
圖4是三層電遷移測(cè)試結(jié)構(gòu)的剖面圖。
圖5曲線示出了頂部表面上具有和不具有金屬薄膜的介質(zhì)層溝槽中的銅導(dǎo)體和襯里的歐姆電阻對(duì)時(shí)間的關(guān)系。
具體實(shí)施例方式
現(xiàn)參照附圖，圖1是含有用單鑲嵌工藝制作的銅線和通孔的集成電路芯片10上的銅后端線(BEOL)結(jié)構(gòu)例子的剖面圖。
在圖1中，集成電路芯片10具有襯底11，可以是例如Si、SiGe、Ge、SOI和GaAs。襯底11中可以制作典型FET晶體管19的源區(qū)16和漏區(qū)17以及柵18。在源區(qū)16和漏區(qū)17的二側(cè)是襯底11上凹陷的氧化物區(qū)21和22。氧化物層23被制作在氧化物區(qū)21和22以及FET晶體管19上。在層23中形成源接觸窗口，并用金屬25通常是鎢填充。層23和金屬25被化學(xué)機(jī)械拋光(CMP)整平。例如由氮化硅組成的覆蓋層26被制作在層23的上表面上。介質(zhì)層27被制作在層26上，并在其中形成溝槽。襯里28被形成在溝槽的底部和側(cè)壁上，然后用銅填充以形成線條29。用CMP對(duì)層27和線條29進(jìn)行整平。在層27和線條29的上表面上制作覆蓋層31。在覆蓋層31上形成介質(zhì)層32。在層31和32中形成通孔窗口，隨之以在窗口中形成金屬襯里33和諸如銅的金屬以形成通孔34。用CMP方法整平層32和通孔34。在層32和通孔34上制作覆蓋層36。在覆蓋層36上制作介質(zhì)層37。在層37和覆蓋層36中形成溝槽或窗口。在層37和覆蓋層36的溝槽中形成襯里38。用金屬銅填充溝槽以形成線條39。用CMP方法整平層37和線條39。在層37和線條39上制作覆蓋層42。覆蓋層26、31和36是由不同于層23、27、32和37的介質(zhì)組成的，可以是二氧化硅、類金剛石碳(DLC)、氟化DLC、聚亞芳基醚、SiCOH等。在1998年6月29日提出的No.09/107567中，描述了SiCOH，此處被列為參考來顯示低k(介電常數(shù))介質(zhì)的一個(gè)例子。注意，BEOL是用單鑲嵌銅工藝制造的，亦即，各個(gè)銅層被單獨(dú)地加工，且線條31和39的頂部與介質(zhì)8形成界面。
圖2A-2D示出了用來制造單鑲嵌銅線條的工藝順序，說明了用無電鍍方法選擇性淀積形成金屬覆蓋層。在此工藝順序中，如圖2A所示，淀積介質(zhì)層55-57和58。如圖2B所示，用光刻工藝將圖形轉(zhuǎn)移到介質(zhì)層56和57中。然后淀積襯里金屬59，隨之以淀積厚度大于圖形深度的銅導(dǎo)體60。如圖2C所示，用CMP清除過量的銅導(dǎo)體60和襯里59，以形成平整的表面。如圖2D所示，薄的無電金屬涂層63被選擇性地淀積到銅導(dǎo)體60上。圖2A-2D所示的工藝可以對(duì)下一個(gè)銅導(dǎo)體互連層重復(fù)。
圖3是雙重鑲嵌工藝的工藝順序，其中的銅線條和通孔被同時(shí)淀積。從圖3A所示的平整的介質(zhì)層65-67開始，通孔71的圖形通過圖3B所示的介質(zhì)層67被轉(zhuǎn)移，線條或通孔圖形然后如圖3C所示被轉(zhuǎn)移到層67中，其間通孔71的通孔腐蝕繼續(xù)通過介質(zhì)層66和67直到下面先前形成的銅線(未示出)。作為變通，線條70的圖形窗口可以首先通過介質(zhì)層67被轉(zhuǎn)移，然后可以將通孔圖形轉(zhuǎn)移到層67中以提供圖3C所示的窗口。然后淀積襯里金屬69，通常用電鍍方法將銅淀積到二個(gè)圖形中，并用CMP進(jìn)行整平，以提供圖3D所示的線條70和通孔71的結(jié)構(gòu)。然后如圖3E所示，在線條70的頂部表面上形成無電金屬涂層74。結(jié)構(gòu)繼續(xù)到下一層時(shí)，要求重復(fù)圖3E所示的制作平整介質(zhì)層66’和67’的步驟。無電涂層74現(xiàn)在將線條70的銅表面分隔于制作在其上的平整介質(zhì)66’。層23、27、32和37所用的材料可以被用于圖2A-2D中的層55和57以及圖3A-3E中的層65和67。層26、31、36和42所用的材料可以被用于圖2A-2D中的層56以及圖3A-3E中的層66。
在圖2和3所示的單鑲嵌工藝和雙重鑲嵌工藝二者中，借助于用金屬層59、63、69和74整個(gè)包圍銅導(dǎo)體，提供了可靠性方面的至關(guān)重要的改善。目前主要廠家的銅BEOL工藝僅僅提供圖1所示的由襯里38形成的三面覆蓋，而導(dǎo)體39的第四表面即頂部表面被示為與介質(zhì)接觸，此介質(zhì)通常是覆蓋介質(zhì)層42，其界面是銅原子輸運(yùn)和原子空洞的根源。
圖4所示的測(cè)試結(jié)構(gòu)75被用于電遷移壽命測(cè)量。圖4示出了具有SiNx/SiO2介質(zhì)的三層鑲嵌互連的剖面圖。介質(zhì)層67具有通過W通孔77連接到襯里69下表面和銅導(dǎo)體70第一端的下W線條76。銅導(dǎo)體70在三個(gè)表面上具有襯里69，且寬度為0.28μm。銅導(dǎo)體70被電鍍。銅導(dǎo)體70的第二端通過襯里79被連接到銅導(dǎo)體80的下表面。電子流從W線條76流到銅導(dǎo)體80。用CMP整平銅導(dǎo)體70和介質(zhì)層67的上表面。然后在銅導(dǎo)體70的上表面上制作金屬膜74。氮化硅組成的介質(zhì)層66’被制作在層67和銅導(dǎo)體70上。介質(zhì)層67’被制作在層66’上。在介質(zhì)層67’中形成溝槽和通孔，并在溝槽和通孔中制作襯里，隨之以用銅導(dǎo)體80進(jìn)行填充。用CMP對(duì)層67’和銅導(dǎo)體80進(jìn)行整平。銅導(dǎo)體80被選擇成寬而短，以防止銅導(dǎo)體80中的電遷移損傷。氮化硅組成的層82被制作在層67’和銅導(dǎo)體80上。介質(zhì)層84被制作在層82上。具有各種各樣無電淀積的金屬涂層74的以及圖1所示的無涂層的測(cè)試結(jié)構(gòu)75，在294℃和25mA/mm2下被測(cè)量電遷移。
圖5示出了在294℃下的電遷移測(cè)試，說明了三面具有金屬襯里69并在銅導(dǎo)體70的頂部表面上涂敷有金屬層74的銅線的優(yōu)異的壽命。在圖5中，縱坐標(biāo)表示R/R0，而橫坐標(biāo)表示時(shí)間，單位為小時(shí)。注意，作為監(jiān)視著遷移速率的時(shí)間的函數(shù)的電阻變化，在圖5中未曾達(dá)到1.2的正常失效水平，表示甚至在未被涂敷的銅線的20倍失效時(shí)間之后，被涂敷的樣品的電阻改變20％。圖5示出了金屬涂層74明顯地改善了電遷移壽命。測(cè)試結(jié)構(gòu)75中的銅導(dǎo)體70的電阻變化被監(jiān)測(cè)為跟蹤正在發(fā)生的銅原子遷移的程度的手段，電阻隨時(shí)間改變得越多，銅原子輸運(yùn)就越多，且銅導(dǎo)體壽命就越短。如圖5所示，在曲線91-94所示的未被涂敷的樣品中，電阻急劇地增大，而在所有被金屬膜74涂敷的樣品中，如曲線97-99所示，電阻變化很慢。在此測(cè)試中，正常壽命被定義為相對(duì)于其原來電阻R0變化20％，且直至至少2200小時(shí)之后仍然沒有達(dá)到，而頂部表面無涂層的銅線在100小時(shí)之內(nèi)就失效。發(fā)現(xiàn)曲線97所示的采用CoWP涂層74的變化速率最低，但曲線98所示的CoSnP以及曲線99所示的Pd的所有涂層74同樣提供長(zhǎng)的壽命?？赏烁纳仆馔频绞褂脺囟?00℃會(huì)給出二個(gè)數(shù)量級(jí)以上的電遷移和應(yīng)力遷移壽命增加，這意味著電路設(shè)計(jì)者有極大的靈活性，并有效地消除了作為使用電流限制因素的電遷移。還發(fā)現(xiàn)，在標(biāo)準(zhǔn)的未被涂敷的樣品中產(chǎn)生空洞的熱循環(huán)條件下，在同一組被涂敷的樣品中未觀察到原子應(yīng)力空洞。這一測(cè)試結(jié)果進(jìn)一步支持了未被介質(zhì)涂敷的銅的表面或界面是電遷移因而是可靠性退化的主要根源的假說。
雖然已經(jīng)描述了借助于在銅導(dǎo)體上表面上形成具有金屬對(duì)金屬的化學(xué)鍵合和金屬鍵合的導(dǎo)電膜來改善銅導(dǎo)體中的抗電遷移性和降低應(yīng)力引起的遷移的結(jié)構(gòu)和方法，但對(duì)于本技術(shù)的熟練人員來說，顯然可以作出各種修正和變化而不偏離僅僅被所附權(quán)利要求的范圍所限制的本發(fā)明的寬廣范圍。
權(quán)利要求
1.具有高抗電遷移性的導(dǎo)體的制作方法，它包含下列步驟在襯底上制作介質(zhì)層，在所述介質(zhì)層中制作至少一個(gè)溝槽，在所述溝槽中形成金屬襯里，在所述金屬襯里上形成導(dǎo)體來填充所述溝槽，形成與所述介質(zhì)層上表面共平面的所述導(dǎo)體的被整平的上表面，以及在所述導(dǎo)體的所述上表面上形成導(dǎo)電膜，所述導(dǎo)電膜形成金屬對(duì)金屬的金屬鍵。
2.權(quán)利要求1的方法，其特征在于，所述形成導(dǎo)電膜的步驟包括用無電淀積方法制作所述導(dǎo)電膜的步驟，從而所述導(dǎo)體的所述上表面被防止了氧化和腐蝕，并提供了高的抗電遷移性和高的抗熱應(yīng)力空洞性。
3.權(quán)利要求2的方法，其特征在于，所述無電淀積膜的厚度為1-20nm。
4.權(quán)利要求2的方法，其特征在于，所述無電淀積膜的厚度為1-10nm。
5.權(quán)利要求2的方法，其特征在于，所述無電淀積步驟包括下列步驟首先將所述襯底浸入金屬離子溶液，從而在所述導(dǎo)體的所述上表面上形成一個(gè)金屬納米粒子層，然后將所述襯底再次浸入金屬離子和次磷酸鹽離子的無電絡(luò)合物溶液，從而在所述導(dǎo)體的所述上表面上形成一個(gè)金屬磷化物導(dǎo)電膜，以及在惰性或還原氣氛中，于至少300℃的溫度下，對(duì)所述襯底退火至少2小時(shí)，從而在所述導(dǎo)體與所述金屬磷化物導(dǎo)電膜之間得到優(yōu)異的粘附性。
6.權(quán)利要求5的方法，其特征在于，略去所述再次浸入步驟。
7.權(quán)利要求5的方法，其特征在于，所述導(dǎo)電膜選自CoWP、CoSnP、CoP、Pd、In和W構(gòu)成的組，且厚度為1-20nm。
8.權(quán)利要求2的方法，其特征在于，所述無電淀積步驟包括下列步驟首先將所述襯底浸入金屬離子溶液，從而在所述導(dǎo)體的表面上形成一個(gè)金屬納米粒子層，然后將所述襯底再次浸入金屬離子和二甲氨基硼烷的無電絡(luò)合物溶液，從而在所述導(dǎo)體的所述上表面上形成一個(gè)金屬-硼的導(dǎo)電膜層，以及在惰性或還原氣氛中，于至少300℃的溫度下，對(duì)所述襯底退火至少2小時(shí)，從而在所述導(dǎo)體與所述金屬硼導(dǎo)電膜之間得到優(yōu)異的粘附性。
9.權(quán)利要求1的方法，其特征在于，用諸如化學(xué)汽相淀積(CVD)、物理汽相淀積(PVD)、蒸發(fā)、濺射、以及金屬熱互擴(kuò)散之類的物理方法，將所述導(dǎo)電膜涂敷在所述導(dǎo)體的表面上。
10.權(quán)利要求9的方法，其特征在于，所述導(dǎo)電膜選自Pd、In、W、及其混合物構(gòu)成的組。
11.一種結(jié)構(gòu)，它包含襯底上的介質(zhì)層，制作在所述襯底上的所述介質(zhì)中的至少一個(gè)溝槽，制作在所述溝槽中的金屬襯里，填充所述溝槽的所述襯里上的導(dǎo)體，具有所述介質(zhì)層的上表面的所述導(dǎo)體的被整平了的上表面，以及所述導(dǎo)體所述上表面上的導(dǎo)電膜，所述導(dǎo)電膜形成金屬對(duì)金屬的化學(xué)鍵和金屬鍵。
12.權(quán)利要求11的結(jié)構(gòu)，其特征在于，所述導(dǎo)電膜選自CoWP、CoSnP、CoP、Pd、CoB、CoSnB、CoWB、In、NiB和W構(gòu)成的組，從而防止所述導(dǎo)體的所述上表面被氧化和腐蝕。
13.權(quán)利要求12的結(jié)構(gòu)，其特征在于，所述導(dǎo)電膜的厚度為1-20nm。
14.權(quán)利要求12的結(jié)構(gòu)，還包括所述導(dǎo)體和所述介質(zhì)層上所述導(dǎo)電膜上的絕緣介質(zhì)覆蓋層。
15.權(quán)利要求14的結(jié)構(gòu)，其特征在于，所述絕緣介質(zhì)覆蓋層選自氮化硅、氧化硅、介電常數(shù)小于3.2的SICOH的絕緣化合物、類金剛石碳、氟化類金剛石碳、和聚亞芳基醚構(gòu)成的組。
16.權(quán)利要求11的結(jié)構(gòu)，其特征在于，所述導(dǎo)體選自銅和銅合金構(gòu)成的組。
17.權(quán)利要求11的結(jié)構(gòu)，其特征在于，所述襯底選自硅、硅鍺、SOI和砷化鎵構(gòu)成的組。
18.具有高抗電遷移性的導(dǎo)體的制作方法，它包含下列步驟在襯底上形成圖形化的導(dǎo)體，在所述導(dǎo)體的所述表面上形成導(dǎo)電膜，所述導(dǎo)電膜形成金屬對(duì)金屬的金屬鍵。
19.權(quán)利要求18的方法，其特征在于，所述形成導(dǎo)電膜的步驟包括用無電淀積方法制作所述導(dǎo)電膜的步驟，從而所述導(dǎo)體的所述表面被防止了氧化和腐蝕，并提供了高的抗電遷移性和高的抗熱應(yīng)力空洞性。
20.權(quán)利要求19的方法，其特征在于，所述無電淀積膜的厚度為1-20nm。
21.權(quán)利要求19的方法，其特征在于，所述無電淀積膜的厚度為1-10nm。
22.權(quán)利要求19的方法，其特征在于，所述無電淀積步驟包括下列步驟首先將所述襯底浸入金屬離子溶液，從而在所述導(dǎo)體的所述表面上形成一個(gè)金屬納米粒子層，然后將所述襯底再次浸入金屬離子和次磷酸鹽離子的無電絡(luò)合物溶液，從而在所述導(dǎo)體的所述表面上形成一個(gè)金屬磷化物導(dǎo)電膜，以及在惰性或還原氣氛中，于至少300℃的溫度下，對(duì)所述襯底退火至少2小時(shí)，從而在所述導(dǎo)體與所述金屬磷化物導(dǎo)電膜之間得到優(yōu)異的粘附性。
23.權(quán)利要求22的方法，其特征在于，略去所述再次浸入步驟。
24.權(quán)利要求22的方法，其特征在于，所述導(dǎo)電膜選自CoWP、CoSnP、CoP、Pd、In和W構(gòu)成的組，且厚度為1-20nm。
25.權(quán)利要求19的方法，其特征在于，所述無電淀積步驟包括下列步驟首先將所述襯底浸入金屬離子溶液，從而在所述導(dǎo)體的表面上形成一個(gè)金屬納米粒子層，然后將所述襯底再次浸入金屬離子和二甲氨基硼烷的無電絡(luò)合物溶液，從而在所述導(dǎo)體的所述表面上形成一個(gè)金屬-硼的導(dǎo)電膜，以及在惰性或還原氣氛中，于至少300℃的溫度下，對(duì)所述襯底退火至少2小時(shí)，從而在所述導(dǎo)體與所述金屬硼導(dǎo)電膜之間得到優(yōu)異的粘附性。
26.權(quán)利要求18的方法，其特征在于，用諸如化學(xué)汽相淀積(CVD)、物理汽相淀積(PVD)、蒸發(fā)、濺射、以及金屬熱互擴(kuò)散之類的物理方法，將所述導(dǎo)電膜涂敷在所述導(dǎo)體的表面上。
27.權(quán)利要求26的方法，其特征在于，所述導(dǎo)電膜選自Pd、In、W、及其混合物構(gòu)成的組。
28.一種結(jié)構(gòu)，它包含襯底上的圖形化導(dǎo)體，所述襯底表面上的導(dǎo)電膜，所述導(dǎo)電膜形成金屬對(duì)金屬的金屬鍵。
29.權(quán)利要求28的結(jié)構(gòu)，其特征在于，所述導(dǎo)電膜選自CoWP、CoSnP、CoP、Pd、CoB、CoSnB、CoWB、In、NiB和W構(gòu)成的組，從而防止所述導(dǎo)體的所述上表面被氧化和腐蝕。
30.權(quán)利要求29的結(jié)構(gòu)，其特征在于，所述導(dǎo)電膜的厚度為1-20nm。
31.權(quán)利要求29的結(jié)構(gòu)，還包括所述導(dǎo)體的所述導(dǎo)電膜上的絕緣介質(zhì)覆蓋層。
32.權(quán)利要求31的結(jié)構(gòu)，其特征在于，所述絕緣介質(zhì)覆蓋層選自氮化硅、氧化硅、介電常數(shù)小于3.2的SICOH的絕緣化合物、類金剛石碳、氟化類金剛石碳、和聚亞芳基醚構(gòu)成的組。
33.權(quán)利要求29的結(jié)構(gòu)，其特征在于，所述導(dǎo)體選自銅和銅合金構(gòu)成的組。
34.權(quán)利要求29的結(jié)構(gòu)，其特征在于，所述襯底選自硅、硅鍺、SOI和砷化鎵構(gòu)成的組。
35.權(quán)利要求8的方法，其特征在于，所述導(dǎo)電膜選自CoB、CoSnB、CoWB和NiB構(gòu)成的組。
36.權(quán)利要求25的方法，其特征在于，所述導(dǎo)電膜選自CoB、CoSnB、CoWB和NiB構(gòu)成的組。
全文摘要
本發(fā)明的想法是在淀積層間介質(zhì)之前,用1－20nm厚的金屬層(63,74)涂敷芯片上互連(BEOL)布線中的被圖形化的銅導(dǎo)線(60,70)的自由表面。這一涂層要足夠薄,以便免除對(duì)拋光額外整平的需要,同時(shí)提供抗氧化、抗銅的表面或界面擴(kuò)散的保護(hù),本發(fā)明人已經(jīng)證實(shí)銅的表面和界面擴(kuò)散是電遷移和熱應(yīng)力空洞造成金屬線條失效的首要原因。金屬層(63,74)還提高了銅(60,70)與介質(zhì)(66)之間的粘附強(qiáng)度,從而進(jìn)一步提高了壽命和工藝成品率。自由表面是鑲嵌工藝或干法腐蝕工藝中用以對(duì)銅布線進(jìn)行圖形化的CMP(化學(xué)機(jī)械拋光)的直接結(jié)果。提出了用選擇性工藝將金屬覆蓋層(63,74)淀積到銅上以便盡量減少進(jìn)一步處理。雖然能夠使用金屬或金屬形成的化合物來進(jìn)行化學(xué)汽相淀積(CVD),但我們已經(jīng)使用諸如CoWP、CoSnP和Pd之類的無電金屬涂敷方法來演示明顯的可靠性好處。
文檔編號(hào)H01L21/768GK1364311SQ00810831
公開日2002年8月14日 申請(qǐng)日期2000年7月27日 優(yōu)先權(quán)日1999年7月27日
發(fā)明者胡朝坤, 羅伯特·羅森博格, 朱迪思·M·魯賓諾, 卡洛斯·J·撒姆布賽蒂, 安舍尼·K·斯坦伯爾 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司