[0032]步驟S410包括步驟S411、S412及S413。在步驟S411中，請(qǐng)參照?qǐng)D1，施加第一選擇電壓于位線BL的其中之一，以選擇數(shù)層的其中之一。舉例來說，第一選擇電壓可以是3伏特(V)。
[0033]在步驟S412中，請(qǐng)參照?qǐng)D1，施加一第二選擇電壓于數(shù)個(gè)串行選擇線SSL的其中之一，以于已選擇的該層中選擇數(shù)個(gè)串行的其中之一。舉例來說，第二選擇電壓可以是3伏特。
[0034]請(qǐng)參照?qǐng)D5，其繪示已選擇的串行。已選擇的串行包括第一存儲(chǔ)單元MC1、兩個(gè)第二存儲(chǔ)單元MC2及數(shù)個(gè)第三存儲(chǔ)單元MC3。第二存儲(chǔ)單元MC2相鄰于第一存儲(chǔ)單元MCl，第三存儲(chǔ)單元MC3不相鄰于第一存儲(chǔ)單元MCl。第一存儲(chǔ)單元MCl可能會(huì)受到第二存儲(chǔ)單元MC2的干擾。
[0035]在步驟S413中，通過字線WL施加第一導(dǎo)通電壓(pass voltage)于第二存儲(chǔ)單元MC2、施加第二導(dǎo)通電壓于第三存儲(chǔ)單元MC3、并施加讀取電壓于第一存儲(chǔ)單元MC1，以讀取第一存儲(chǔ)單元MCl的數(shù)據(jù)。第一導(dǎo)通電壓高于第二導(dǎo)通電壓。
[0036]請(qǐng)參照?qǐng)D6，其繪示受到干擾的第一存儲(chǔ)單元MCl的兩條讀取電壓曲線C1、C2。在讀取電壓曲線Cl中，第一存儲(chǔ)單元MCl位于狀態(tài)「O」，在讀取電壓曲線C2中，第一存儲(chǔ)單元MCl位于狀態(tài)「I」。施加于第三存儲(chǔ)單元MC3的第二導(dǎo)通電壓為6伏特。如圖6所示，當(dāng)施加于第二存儲(chǔ)單元MC2的第一導(dǎo)通電壓由6伏特提高到7伏特時(shí)，讀取電壓曲線Cl將會(huì)降低133毫伏(mV)，且讀取電壓曲線C2將會(huì)降低266毫伏(mV)。讀取電壓曲線Cl與讀取電壓曲線C2的降低幅度并不相同。
[0037]也就是說，當(dāng)?shù)谝粚?dǎo)通電壓大于第二導(dǎo)通電壓時(shí)，讀取電壓曲線Cl與讀取電壓曲線C2之間形成一窗口(wind0w)Wl。窗口 Wl可以用以辨識(shí)第一存儲(chǔ)單元MCl位于狀態(tài)「O」或狀態(tài)「I」。
[0038]再者，當(dāng)施加于第二存儲(chǔ)單元MC2的第一導(dǎo)通電壓由6伏特增加至9伏特時(shí)，讀取電壓曲線Cl將會(huì)降低355毫伏，且讀取電壓曲線C2將會(huì)降低755毫伏。也就是說，當(dāng)?shù)谝粚?dǎo)通電壓大于第二導(dǎo)通電壓更多時(shí)，讀取電壓曲線Cl與讀取電壓曲線C2之間的窗口 W2變的更大。因此第一存儲(chǔ)單元MCl位于狀態(tài)「O」或狀態(tài)「I」更容易被辨識(shí)出來。
[0039]根據(jù)圖6的說明，若第一導(dǎo)通電壓為大于第二導(dǎo)通電壓而為7?9伏特時(shí)，即使第一存儲(chǔ)單元MCl受到干擾，第一存儲(chǔ)單元MCl的目前狀態(tài)仍可以準(zhǔn)確地讀取。
[0040]在一實(shí)施例中，步驟S410可以執(zhí)行兩次，以讀取第一存儲(chǔ)單元MCl的低分頁位及高分頁位。
[0041]接著，在步驟S420中，進(jìn)行第一存儲(chǔ)單元MCl的寫入程序。由于預(yù)讀程序(即步驟S410)已先執(zhí)行，第一存儲(chǔ)單元MCl可以準(zhǔn)確地進(jìn)行寫入程序。
[0042]綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種預(yù)讀(pre-reading)方法，用于一三維與非門高速緩存(3D NAND flashmemory),該預(yù)讀方法包括: 施加一第一選擇電壓(select voltage)于多個(gè)位線(bit line)的其中之一，以選擇多層的其中之一； 施加一第二選擇電壓于多個(gè)串行選擇線(string select line)的其中之一，以于已選擇的該層中選擇多個(gè)串行的其中之一，其中已選擇的該串行包括一第一存儲(chǔ)單元(memorycell)、二第二存儲(chǔ)單元及多個(gè)第三存儲(chǔ)單元，這些第二存儲(chǔ)單元相鄰于該第一存儲(chǔ)單元，且這些第三存儲(chǔ)單元不相鄰于該第一存儲(chǔ)單元；以及 經(jīng)由多個(gè)字線(word lines),施加一第一導(dǎo)通電壓(pass voltage)于這些第二存儲(chǔ)單元、施加一第二導(dǎo)通電壓于這些第三存儲(chǔ)單元、及施加一讀取電壓(read voltage)于該第一存儲(chǔ)單元，以讀取該第一存儲(chǔ)單元的一數(shù)據(jù)，其中該第一導(dǎo)通電壓大于該第二導(dǎo)通電壓。2.根據(jù)權(quán)利要求1所述的預(yù)讀方法，其中該第一導(dǎo)通電壓為7到9伏特(V)，該第一導(dǎo)通電壓比該第二導(dǎo)通電壓高3伏特。3.根據(jù)權(quán)利要求1所述的預(yù)讀方法，其中該第一選擇電壓為3伏特，該第二選擇電壓為3伏特。4.根據(jù)權(quán)利要求1所述的預(yù)讀方法，其中該預(yù)讀方法是執(zhí)行于編程該第一存儲(chǔ)單元的步驟前。5.根據(jù)權(quán)利要求1所述的預(yù)讀方法，其中該三維與非門高速緩存為一能隙工程石圭-氧-氣-氧-石圭(BE-SONOS)存儲(chǔ)器。6.一種寫入(programming)方法，用于一三維與非門高速緩存(3D NAND flashmemory),該寫入方法包括: 施加一第一選擇電壓(first select voltage)于多個(gè)位線(bit line)的其中之一，以選擇多層的其中之一； 施加一第二選擇電壓于多個(gè)串行選擇線(string select line)的其中之一，以于已選擇的該層中選擇多個(gè)串行的其中之一，其中已選擇的該串行包括一第一存儲(chǔ)單元(memorycell)、二第二存儲(chǔ)單元及多個(gè)第三存儲(chǔ)單元，這些第二存儲(chǔ)單元相鄰于該第一存儲(chǔ)單元，且這些第三存儲(chǔ)單元不相鄰于該第一存儲(chǔ)單元； 經(jīng)由多個(gè)字線(word lines),施加一第一導(dǎo)通電壓(pass voltage)于這些第二存儲(chǔ)單元、施加一第二導(dǎo)通電壓于這些第三存儲(chǔ)單元、及施加一讀取電壓(read voltage)于該第一存儲(chǔ)單元，以讀取該第一存儲(chǔ)單元的一數(shù)據(jù)，其中該第一導(dǎo)通電壓大于該第二導(dǎo)通電壓；以及 寫入該第一存儲(chǔ)單元。7.根據(jù)權(quán)利要求6所述的寫入方法，其中該第一導(dǎo)通電壓為7到9伏特(V)，該第一導(dǎo)通電壓比該第二導(dǎo)通電壓高3伏特。8.根據(jù)權(quán)利要求6所述的寫入方法，其中該第一選擇電壓為3伏特，該第二選擇電壓為3伏特。9.根據(jù)權(quán)利要求6所述的寫入方法，其中施加該讀取電壓以讀取該第一存儲(chǔ)單元的步驟是執(zhí)行于寫入該第一存儲(chǔ)單元的步驟之前。10.根據(jù)權(quán)利要求6所述的寫入方法，其中該三維與非門高速緩存為一能隙工程 石圭-氧-氣-氧-娃(BE-SONOS)存儲(chǔ)器。
【專利摘要】本發(fā)明公開了一種用于三維與非門高速緩存的預(yù)讀方法及寫入方法。預(yù)讀方法包括下列步驟：施加第一選擇電壓于數(shù)個(gè)位線的其中之一，以選擇數(shù)層的其中之一；施加第二選擇電壓于數(shù)個(gè)串行選擇線的其中之一，以于已選擇的該層中選擇數(shù)個(gè)串行的其中一；已選擇的串行包括一第一存儲(chǔ)單元、二第二存儲(chǔ)單元及數(shù)個(gè)第三存儲(chǔ)單元；第二存儲(chǔ)單元相鄰于第一存儲(chǔ)單元，且第三存儲(chǔ)單元不相鄰于第一存儲(chǔ)單元；經(jīng)由數(shù)個(gè)字線，施加第一導(dǎo)通電壓于此些第二存儲(chǔ)單元、施加第二導(dǎo)通電壓于此些第三存儲(chǔ)單元、及施加讀取電壓于第一存儲(chǔ)單元，以讀取第一存儲(chǔ)單元的數(shù)據(jù)。第一導(dǎo)通電壓大于第二導(dǎo)通電壓。
【IPC分類】G11C11/409
【公開號(hào)】CN105427883
【申請(qǐng)?zhí)枴緾N201410454938
【發(fā)明人】葉文瑋, 張智慎, 張國彬
【申請(qǐng)人】旺宏電子股份有限公司
【公開日】2016年3月23日
【申請(qǐng)日】2014年9月9日