與非門快閃存儲器陣列及芯片及其存取、讀取及管理方法【專利摘要】本發(fā)明公開了一種與非門快閃存儲器陣列及芯片及其存取、讀取及管理方法，關(guān)聯(lián)于用于損壞區(qū)塊映射的查詢表的創(chuàng)作及使用的特定功能可在存儲器裝置本身的芯片上實(shí)現(xiàn)，也即在相同芯片的額外電路上，或者甚至在存儲器裝置的指令與控制邏輯內(nèi)來實(shí)現(xiàn)查詢表的功能，以降低負(fù)擔(dān)。更進(jìn)一步地說，在芯片上實(shí)現(xiàn)查詢表的功能可使得查詢表的功能與其他指令與控制邏輯的功能緊密地整合，以使與非門快閃存儲器能夠利用例如連續(xù)頁面讀取指令及其變化等功能性更強(qiáng)的新指令?！緦＠f明】與非門快閃存儲器陣列及芯片及其存取、讀取及管理方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于數(shù)字存儲器裝置，且特別是有關(guān)于芯片上的與非門快閃存儲器(NANDflashmemory)及其損壞區(qū)塊管理方法。【
背景技術(shù)：
】[0002]由于在成本上顯著的優(yōu)勢，與非門快閃存儲器逐漸地成為市場的主流。此外，與非門快閃存儲器可適用于包括傳統(tǒng)的與非門接口至精簡腳位(lowpincount)串行周邊接口(SerialPeripheralInterfaces,SPI)等多種不同種類的接口。[0003]與非門快閃存儲器架構(gòu)將存儲器陣列組織為多個(gè)區(qū)塊(block)，且每一區(qū)塊具有數(shù)個(gè)頁面(page)。標(biāo)準(zhǔn)的頁面長度包括有512字節(jié)(bytes)、2048字節(jié)以及4096字節(jié)。在每一頁面中的數(shù)個(gè)額外的字節(jié)(通常為16/64/128字節(jié))可用以儲存錯(cuò)誤校正碼(errorcorrectingcodechecksum,ECC)檢查總和(checksum)以及有時(shí)可用以儲存文件數(shù)據(jù)(metadata)。[0004]損壞區(qū)塊管理通常執(zhí)行于與非門快閃存儲器上。這樣的存儲器易受損壞區(qū)塊狀態(tài)的影響，損壞區(qū)塊狀態(tài)包括區(qū)塊在制造時(shí)具有失效的存儲胞，以及由于重復(fù)使用而使存儲包退化所造成的失效的存儲胞。損壞區(qū)塊管理通常是通過在主機(jī)端操作系統(tǒng)的裝置驅(qū)動器軟件或者獨(dú)立的專用控制器芯片來執(zhí)行。當(dāng)高階軟件存取損壞的邏輯區(qū)塊時(shí)，裝置驅(qū)動器或控制器會利用損壞區(qū)塊映射表而將損壞的邏輯區(qū)塊映射至良好的物理區(qū)塊，所述的損壞區(qū)塊映射表一般稱的為查詢表(look-uptable，LUT)。查詢表的功能是收集未映射的物理區(qū)塊地址為損壞區(qū)壞的邏輯區(qū)塊地址(logicalblockaddress,LBA)與映射為良好區(qū)塊的物理區(qū)塊地址(physicalblockaddress,PBA)之間連結(jié)的集合。[0005]查詢表的使用對于標(biāo)準(zhǔn)的與非門快閃存儲器裝置的一些常用指令是有效的，例如讀取頁面的指令。而一些指令則是可通過限制指令在特定的區(qū)塊內(nèi)依序讀取而在相容于查詢表的使用的情況下完成，例如串行讀取指令。[0006]然而，一般在軟件或硬件中，損壞區(qū)塊查詢表的功能必須使用主控裝置或外部控制器來實(shí)現(xiàn)，因此可能會使得軟件開發(fā)及硬件花費(fèi)上的負(fù)擔(dān)增加?！?br/>發(fā)明內(nèi)容】[0007]本發(fā)明提供了一種與非門快閃存儲器陣列及芯片及其存取、讀取及管理方法，其可在存儲器裝置本身的芯片上(onchip)實(shí)現(xiàn)損壞區(qū)塊查詢表的功能。[0008]本發(fā)明一實(shí)施例為一種存取與非門快閃存儲器陣列的方法。與非門快閃存儲器陣列具有使用者可尋址區(qū)域，且與非門快閃存儲器陣列實(shí)現(xiàn)于芯片上。芯片用以讀取、程序化以及抹除部分的與非門快閃存儲器陣列。所述的存取與非門快閃存儲器陣列的方法包括:辨識用以存取與非門快閃存儲器陣列的邏輯區(qū)塊地址，邏輯區(qū)塊地址被完整的用于抹除存取，并且邏輯區(qū)塊地址輔以頁面地址部分被用于讀取存取以及程序化存??；在具有與非門快閃存儲器陣列的芯片上的使用者可尋址區(qū)域中獲取邏輯區(qū)塊地址至取代區(qū)塊的物理區(qū)塊地址的映射；以及利用取代區(qū)塊的物理區(qū)塊地址存取與非門快閃存儲器陣列。[0009]本發(fā)明另一實(shí)施例為一種在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其中與非門快閃存儲芯片具有與非門快閃存儲器陣列以及頁面緩沖器。頁面緩沖器包括數(shù)據(jù)暫存器以及快取暫存器。所述在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法包括:在具有與非門快閃存儲器陣列的芯片上維持查詢表暫存器，查詢表暫存器儲存至少一個(gè)邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一個(gè)物理取代區(qū)塊地址；從快取暫存器中的多個(gè)快取暫存部分無縫且連續(xù)地輸出數(shù)據(jù)，數(shù)據(jù)暫存器被組織為對應(yīng)于快取暫存器的所述多個(gè)快取暫存部分的多個(gè)數(shù)據(jù)暫存部分；建立用以存取與非門快閃存儲器陣列的邏輯頁面地址，邏輯頁面地址包括邏輯區(qū)塊地址部分；在查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與邏輯區(qū)塊地址部分之間是否符合；當(dāng)從所述多個(gè)快取暫存部分中的第一快取暫存部分輸出數(shù)據(jù)時(shí)，從快取暫存器中的對應(yīng)部分轉(zhuǎn)移數(shù)據(jù)至第二快取暫存部分，第二快取暫存部分不同于第一快取暫存部分；在第一快取暫存部分輸出數(shù)據(jù)且轉(zhuǎn)移數(shù)據(jù)至第二快取暫存部分的步驟后，在第二快取暫存部分上進(jìn)行錯(cuò)誤校正碼計(jì)算；在第一快取暫存部分輸出數(shù)據(jù)且轉(zhuǎn)移數(shù)據(jù)至第二快取暫存部分的步驟后，當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址與邏輯區(qū)塊地址部分皆不符合時(shí)，利用邏輯頁面地址從與非門快閃存儲器陣列中將數(shù)據(jù)頁面讀入數(shù)據(jù)暫存器，以及當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與邏輯區(qū)地址部分符合時(shí)，利用所述物理取代區(qū)塊地址的其中之一將數(shù)據(jù)頁面讀入數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的所述其中之一對應(yīng)于符合邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的所述其中之一；以及當(dāng)從第二快取暫存部分輸出數(shù)據(jù)時(shí)，從數(shù)據(jù)暫存器的對應(yīng)部分轉(zhuǎn)移數(shù)據(jù)至除了第二快取暫存部分的其余所述多個(gè)快取暫存部分的其中之一，并且對其余所述多個(gè)快取暫存部分的所述其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算。[0010]本發(fā)明另一實(shí)施例為一種在與非門快閃存儲芯片上進(jìn)行頁面讀取操作的方法，其中與非門快閃存儲芯片具有與非門快閃存儲器陣列以及頁面緩沖器。頁面緩沖器包括數(shù)據(jù)暫存器以及快取暫存器。所述的在與非門快閃存儲芯片上進(jìn)行頁面讀取操作的方法包括:在具有與非門快閃存儲器陣列的芯片上維持查詢表暫存器，查詢表暫存器儲存至少一個(gè)邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一個(gè)物理取代區(qū)塊地址；建立用以存取與非門快閃存儲器陣列的邏輯頁面地址，邏輯頁面地址包括邏輯區(qū)塊地址部分；在查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與邏輯區(qū)塊地址部分之間是否符合；利用所述物理取代區(qū)塊地址的其中之一從與非門快閃存儲器陣列中將數(shù)據(jù)頁面讀入數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的所述其中之一對應(yīng)于符合邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的所述其中之一；以及在頁面緩沖器上進(jìn)行錯(cuò)誤校正碼計(jì)算。[0011]本發(fā)明另一實(shí)施例為一種在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其中與非門快閃存儲芯片具有與非門快閃存儲器陣列以及頁面緩沖器。所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法包括:在具有與非門快閃存儲器陣列的芯片上維持查詢表暫存器，查詢表暫存器儲存至少一個(gè)邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一個(gè)物理取代區(qū)塊地址；建立用以存取與非門快閃存儲器陣列的邏輯頁面地址，邏輯頁面地址包括邏輯區(qū)塊地址部分；在查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與邏輯區(qū)塊地址部分之間是否符合；當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址與邏輯區(qū)塊地址部分皆不符合時(shí)，利用邏輯頁面地址從與非門快閃存儲器陣列中將數(shù)據(jù)頁面讀入數(shù)據(jù)暫存器，以及當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與邏輯區(qū)地址部分符合時(shí)，利用所述物理取代區(qū)塊地址的其中之一將數(shù)據(jù)頁面讀入數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的所述其中之一對應(yīng)于符合邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的所述其中之一；對頁面緩沖器中的數(shù)據(jù)頁面進(jìn)行錯(cuò)誤校正碼計(jì)算；以及當(dāng)錯(cuò)誤校正碼計(jì)算指示無法校正頁面讀取錯(cuò)誤時(shí)，若在搜尋的步驟中所述邏輯損壞區(qū)塊地址與邏輯區(qū)塊地址部分皆不符合，利用邏輯頁面地址更新連續(xù)頁面讀取損壞區(qū)塊地址暫存器，以及若在搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合，利用所述物理取代區(qū)塊地址的其中之一更新該連續(xù)頁面讀取損壞區(qū)塊地址暫存器，其中所述物理取代區(qū)塊地址的所述其中之一對應(yīng)于符合邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的所述其中之一。[0012]本發(fā)明另一實(shí)施例為一種與非門快閃存儲芯片，包括與非門快閃存儲器陣列、列解碼器、頁面緩沖器、行解碼器、輸入/輸出控制器、狀態(tài)暫存器、連續(xù)頁面讀取損壞區(qū)塊地址暫存器、指令暫存器、地址暫存器、查詢表暫存器、控制邏輯電路。列解碼器耦接與非門快閃存儲器陣列。頁面緩沖器耦接與非門快閃存儲器陣列。行解碼器耦接頁面緩沖器。輸入/輸出控制器耦接行解碼器。狀態(tài)暫存器耦接輸入/輸出控制器。連續(xù)頁面讀取損壞區(qū)塊地址暫存器耦接輸入/輸出控制器。指令暫存器耦接輸入/輸出控制器。地址暫存器耦接輸入/輸出控制器。查詢表暫存器耦接輸入/輸出控制器?？刂七壿嬰娐否罱恿薪獯a器、行解碼器、頁面緩沖器、狀態(tài)暫存器、連續(xù)頁面讀取損壞區(qū)塊地址暫存器、指令暫存器、地址暫存器以及查詢表暫存器。[0013]本發(fā)明另一實(shí)施例為一種用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，與非門快閃存儲器陣列實(shí)現(xiàn)于芯片上。所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法包括:在具有與非門快閃存儲器陣列的芯片上維持查詢表暫存器；于利用第一損壞區(qū)塊的邏輯區(qū)塊地址存取與非門快閃存儲器陣列的使用者存取期間，偵測第一損壞區(qū)塊；以及存取芯片上的查詢表暫存器以將第一損壞區(qū)塊的邏輯區(qū)塊地址至第一取代區(qū)塊的物理區(qū)塊地址的映射儲存至與非門快閃存儲器陣列。[0014]本發(fā)明另一實(shí)施例為一種存取與非門快閃存儲器陣列的方法。與非門快閃存儲器陣列實(shí)現(xiàn)于芯片上。芯片用以讀取、程序化以及抹除部分的與非門快閃存儲器陣列。所述的存取與非門快閃存儲器陣列的方法包括:辨識用以存取與非門快閃存儲器陣列的邏輯區(qū)塊地址，邏輯區(qū)塊地址被完整的用于抹除存取，并且邏輯區(qū)塊地址輔以頁面地址部分被用于讀取存取以及程序化存??；從具有與非門快閃存儲器陣列的芯片上的查詢表獲取邏輯區(qū)塊地址至對應(yīng)的取代區(qū)塊的物理區(qū)塊地址的映射，當(dāng)與非門快閃存儲器陣列為在標(biāo)準(zhǔn)讀取、程序化以及抹除操作的服務(wù)中時(shí)，查詢表可被使用者所存取，其中查詢表用以儲存損壞區(qū)塊的邏輯區(qū)塊地址至取代區(qū)塊的物理區(qū)塊地址的映射；以及利用對應(yīng)的取代區(qū)塊的物理區(qū)塊地址存取與非門快閃存儲器陣列。[0015]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下?！緦＠綀D】【附圖說明】[0016]圖1為與非門快閃存儲器裝置的功能方塊示意圖。[0017]圖2為與非門快閃存儲器陣列的組織架構(gòu)及關(guān)聯(lián)于與非門快閃存儲器的查詢表的示意圖。[0018]圖3為初始化查詢表的一實(shí)施方法的步驟流程圖。[0019]圖4為利用損壞區(qū)塊映射的頁面讀取操作的步驟流程圖。[0020]圖5為利用損壞區(qū)塊映射的連續(xù)頁面讀取操作的步驟流程圖。[0021]圖6為利用損壞區(qū)塊映射的可尋址連續(xù)頁面讀取操作的步驟流程圖。[0022]圖7為利用損壞區(qū)塊映射的程序化操作的步驟流程圖。[0023]圖8為利用損壞區(qū)塊映射的抹除操作的步驟流程圖。[0024]圖9為損壞區(qū)塊管理技術(shù)的步驟流程圖。[0025]圖10為利用損壞區(qū)塊映射的連續(xù)頁面讀取操作的特定實(shí)施方式的步驟流程圖。[0026]圖11為依照圖10與圖12的步驟流程的頁面緩沖器的操作狀態(tài)的示意圖。[0027]圖12為利用損壞區(qū)塊映射的可尋址連續(xù)頁面讀取操作的特定實(shí)施方式的步驟流程圖。[0028]其中，附圖標(biāo)記說明如下:[0029]20:與非門極快閃存儲器裝置[0030]22:輸入輸出控制[0031]23:狀態(tài)暫存器[0032]24:CPR地址暫存器[0033]25:指令暫存器[0034]26:地址暫存器[0035]27:查詢表暫存器[0036]28:映射邏輯[0037]29:地址計(jì)數(shù)器[0038]30:控制邏輯[0039]31:CPR損壞區(qū)塊邏輯[0040]32=CPR損壞區(qū)塊暫存器[0041]33:高電壓產(chǎn)生器[0042]34:列解碼器[0043]36:行解碼器[0044]38:頁面緩沖器[0045]40:與非門快閃陣列[0046]42:使用者可尋址區(qū)域[0047]44:冗余區(qū)塊區(qū)域[0048]46:查詢表信息區(qū)塊[0049]120:查詢表[0050]130:與非門存儲器陣列[0051]200:初始化程序[0052]202?204、302?312、322?350、362?390、410?450、510?550、610?650、710?730、750?790、910?970:步驟[0053]206、314、460、560、660:繼續(xù)進(jìn)行處理[0054]300:頁面讀取操作[0055]320:連續(xù)讀取操作[0056]360:可尋址連續(xù)讀取操作[0057]400:接收頁面程序化指令[0058]500:接收區(qū)塊抹除指令[0059]600:損壞區(qū)塊管理[0060]700:頁面讀取指令[0061]740:連續(xù)頁面讀取指令[0062]810:數(shù)據(jù)總線[0063]820:錯(cuò)誤校正電路[0064]830:快取暫存器[0065]840:數(shù)據(jù)暫存器[0066]850:與非門快閃陣列[0067]852、854:頁面[0068]900:開始可尋址連續(xù)頁面讀取[0069]CR-0、CR-1:快取暫存部分[0070]DR-0、DR-1:數(shù)據(jù)暫存部分[0071]ECC-0、ECC-1:錯(cuò)誤校正電路區(qū)段[0072]LBA:邏輯區(qū)塊地址[0073]PBA:物理區(qū)塊地址[0074]CS/、CLK、D1、D0、WP/、H0LD/:控制信號【具體實(shí)施方式】[0075]在軟件或硬件中，使用主控裝置或外部控制器來實(shí)現(xiàn)損壞區(qū)塊查詢表，可能會使得軟件開發(fā)及硬件花費(fèi)上的負(fù)擔(dān)增加。然而，關(guān)聯(lián)于查詢表的創(chuàng)作及使用的特定功能可在存儲器裝置本身的芯片上(onchip)實(shí)現(xiàn)，也即在相同芯片的額外電路上，或者甚至在存儲器裝置的指令與控制邏輯內(nèi)來實(shí)現(xiàn)查詢表的功能，以降低負(fù)擔(dān)。更進(jìn)一步地說，在芯片上實(shí)現(xiàn)查詢表的功能可使得查詢表的功能與其他指令與控制邏輯的功能緊密地整合，以使與非門快閃存儲器能夠利用例如連續(xù)頁面讀取指令及其變化等功能性更強(qiáng)的新指令。[0076]圖1為與非門快閃存儲器裝置20的功能方塊示意圖。所述的與非門快閃存儲器裝置20包括與非門快閃陣列40以及相關(guān)的頁面緩沖器38。與非門快閃陣列40包括字元線(行(column))以及位元線(列(row))，并且由使用者可尋址區(qū)域42、冗余區(qū)塊區(qū)域44以及查詢表信息區(qū)塊46所組成。與非門快閃存儲器裝置20可包括其他不同的電路以支援存儲器程序化、抹除以及讀取，例如列解碼器34、行解碼器36、輸入輸出控制22、一或多個(gè)狀態(tài)暫存器23、一或多個(gè)連續(xù)頁面讀取(continuouspageread,CPR)地址暫存器24、指令暫存器25、地址暫存器26、查詢表暫存器27、控制邏輯30、CPR損壞區(qū)塊邏輯31、CPR損壞區(qū)塊暫存器32以及高電壓產(chǎn)生器33。列解碼器34可根據(jù)使用者控制(或可根據(jù)與非門快閃存儲器裝置20的內(nèi)部控制)而選擇使用者可尋址區(qū)域42的行，并且根據(jù)與非門快閃存儲器裝置20的內(nèi)部控制而選擇冗余區(qū)塊區(qū)域44以及查詢表信息區(qū)塊46的行。所述的與非門快閃存儲器裝置20可以任何所需的形式加以封裝，并且可以具有包括傳統(tǒng)與非門快閃存儲器裝置接口等的任何類型的接口，圖1的控制邏輯30范例性地以包括多輸入輸出SPI接口的SPI與QPI協(xié)定來實(shí)現(xiàn)。關(guān)于QPI和SPI接口以及與存儲器陣列相關(guān)的電路的額外細(xì)節(jié)可參見2009年7月7日頒與Jigour等人的第7，558，900號美國專利，和2011年I月13日中華民國臺灣新竹市華邦電子股份有限公司的公開案W25Q64DW:“SpiFlash1.8V64M_BitSerialFlashMemorywithDual/QuadSPI&QPI”初步修正案C,以上專利以全文引用方式并入本文。[0077]頁面緩沖器38范例性地包括一頁面數(shù)據(jù)暫存器(未繪示)、一頁面快取暫存器(未繪示)以及用以從數(shù)據(jù)暫存器復(fù)制數(shù)據(jù)至快取暫存器的一頁面?zhèn)鬏旈T。本發(fā)明并不限制數(shù)據(jù)暫存器與快取暫存器中鎖存器的型式，范例性的鎖存器可利用背對背(back-to-back)連接的反相器來實(shí)現(xiàn)。本發(fā)明并不限制傳輸門的形式；在本實(shí)施例中，所述的傳輸門以CMOS傳輸門來實(shí)現(xiàn)。本發(fā)明并不限制數(shù)據(jù)暫存器與快取暫存器所需的數(shù)量，舉例來說，可依據(jù)傳輸門的走線連接以及控制數(shù)據(jù)傳輸?shù)牟僮鞫鴽Q定所需的數(shù)量。舉例來說，數(shù)據(jù)暫存器與快取暫存器可分別由各自的部分所組成，并且分別利用受控于對應(yīng)的控制線的傳輸門群組而交替操作。頁面緩沖器38可通過施加相同控制信號至各自的傳輸門控制線的傳統(tǒng)方式來操作數(shù)據(jù)暫存器與快取暫存器，或者通過施加合適時(shí)序的控制信號至傳輸門控制線的交替操作方式來操作數(shù)據(jù)暫存器與快取暫存器。在此范例性地以兩部分實(shí)現(xiàn)一個(gè)頁面，且一個(gè)頁面可為2K字節(jié)，傳輸門的半頁面(IK)可受控于一條控制線，而傳輸門的另一半頁面(IK)可受控于另一條控制線，從而將數(shù)據(jù)暫存器與快取暫存器整理為兩個(gè)半頁面部分。由于所述的兩部分操作為交替操作，以兩部分實(shí)現(xiàn)的頁面緩沖器38可視為”乒乓”緩沖器(Pingpongbuffer)0ECC電路可用以在快取暫存器的內(nèi)容上進(jìn)行ECC計(jì)算。關(guān)于頁面緩沖器38、ECC電路以及頁面緩沖器38與ECC電路的操作的額外細(xì)節(jié)可參見2012年5月4日由Gupta等人所申請的第13/464,535號美國專利(“MethodandApparatusforReadingNANDFlashMemory”)，以上專利以全文引用方式并入本文。所述的將數(shù)據(jù)暫存器與快取暫存器整理成多個(gè)部分并且在各個(gè)部分進(jìn)行ECC的方式為一范例性的實(shí)施方式，其他技術(shù)也可根據(jù)需求而使用。[0078]雖然與非門快閃存儲器裝置20為進(jìn)行包括連續(xù)頁面讀取操作以及在單平面與非門架構(gòu)的芯片上錯(cuò)誤校正等多種讀取操作而組成及運(yùn)作，但所述架構(gòu)僅為范例，所述架構(gòu)的相關(guān)變化也不脫離本發(fā)明的范圍。在本實(shí)施例中，全文的頁面容量以2KB為例，但本發(fā)明并不限定所述頁面及區(qū)塊的容量。雖然在此為描述清楚基于單平面架構(gòu)來說明，但本揭露也同樣適用于多平面架構(gòu)。[0079]圖1也繪示用于SPI接口的控制信號CS/、CLK、D1、D0、WP/、H0LD/。標(biāo)準(zhǔn)SPI快閃接口提供控制信號CS/(芯片選擇-反向)、CLK(時(shí)脈)、DI(串行數(shù)據(jù)-輸入)和D0(串行數(shù)據(jù)-輸出)，以及可選擇的信號WP/(寫入保護(hù)-互補(bǔ))和HOLD/(保持-互補(bǔ))。雖然標(biāo)準(zhǔn)SPI接口中的I比特串行數(shù)據(jù)總線提供簡單接口，但其讀取流通量仍受限。因此為增加讀取流通量，多比特SPI接口則進(jìn)一步支援雙重流量(2比特接口)和/或四重流量(4比特接口)。圖1也繪示通過選擇性地重新定義四個(gè)接腳的功能而用于雙重流量SPI和四重流量SPI操作的額外數(shù)據(jù)總線信號，例如1/0(0)、1/0(1)、1/0(2)以及1/0(3)。在四重流量SPI讀取操作中，可通過1/0(0)用I比特標(biāo)準(zhǔn)SPI接口給出適當(dāng)?shù)淖x取指令，但用于地址和數(shù)據(jù)輸出的后續(xù)接口是基于四重流量的接口(例如4比特?cái)?shù)據(jù)總線)。在四重流量SPI的另一版本中，可通過1/0(0)用I比特標(biāo)準(zhǔn)SPI接口給予讀取指令和地址，但用于數(shù)據(jù)輸出的后續(xù)接口是基于四重流量的接口(例如4比特?cái)?shù)據(jù)總線)。在提供地址與讀出數(shù)據(jù)之間可使用任選的虛擬時(shí)脈循環(huán)。與在標(biāo)準(zhǔn)SPI讀取操作中輸出I比特?cái)?shù)據(jù)相比，四重流量SPI讀取操作可在一時(shí)脈循環(huán)中輸出4比特?cái)?shù)據(jù)，且因此四重流量SPI讀取操作可提供四倍高的讀取流通量。雖然本文使用四重流量SPI讀取操作進(jìn)行解釋，但也同樣適用于其他操作模式，例如標(biāo)準(zhǔn)SP1、雙重流量SP1、四重流量周邊接口(QuadPeripheralInterface,QPI)和雙倍轉(zhuǎn)移速率(DoubleTransferRate，DTR)讀取模式。在QPI協(xié)定中，完整的接口(指令、地址和數(shù)據(jù)輸出)是基于4位而完成。在DTR協(xié)定中，在下降和上升CLK邊緣上提供輸出數(shù)據(jù)，而非如同單倍轉(zhuǎn)移速率(SingleTransferRate,STR)讀取模式操作中那樣僅在下降CLK邊緣上提供輸出數(shù)據(jù)。[0080]損壞區(qū)塊管理[0081]圖2為與非門快閃存儲器陣列130的組織架構(gòu)及關(guān)聯(lián)于與非門快閃存儲器陣列130的查詢表120的示意圖。與非門快閃存儲器陣列130包含三個(gè)區(qū)域，使用者可尋址區(qū)域、冗余區(qū)塊區(qū)域以及查詢表信息區(qū)域。查詢表120包含從邏輯區(qū)塊地址至物理區(qū)塊地址的映射，所述的映射用于損壞區(qū)塊管理。以圖2為例，利用在與非門存儲器陣列130的冗余區(qū)塊區(qū)域中的區(qū)塊來取代于制造處理期間所發(fā)現(xiàn)的損壞區(qū)塊的數(shù)量，也即區(qū)塊56(未繪示)通過冗余區(qū)塊區(qū)域的區(qū)塊O所取代，區(qū)塊214(未繪示)通過冗余區(qū)塊區(qū)域的區(qū)塊I所取代，區(qū)塊215(未繪示)通過冗余區(qū)塊區(qū)域的區(qū)塊2所取代，區(qū)塊642(未繪示)通過冗余區(qū)塊區(qū)域的區(qū)塊3所取代，以及區(qū)塊792(未繪示)通過冗余區(qū)塊區(qū)域的區(qū)塊4所取代。如制造商所提供，因此，存儲器具有一個(gè)未使用的冗余區(qū)塊5，并且包含一個(gè)完整的可尋址存儲器的1024個(gè)區(qū)塊。[0082]雖然在圖2中并未繪示，但制造商可能會用掉冗余區(qū)塊區(qū)域中的所有區(qū)塊來取代損壞區(qū)塊，并且甚至用掉使用者可尋址區(qū)域中的部分區(qū)塊來取代損壞區(qū)塊。在此所述的技術(shù)即可應(yīng)用于此一情況。[0083]請?jiān)俅螀⒄請D2，假設(shè)當(dāng)存儲器在使用中，區(qū)塊I失效，其次區(qū)塊5，然后區(qū)塊7。失效的區(qū)塊被映射至與非門快閃存儲器陣列130中的良好區(qū)塊，以使裝置能夠持續(xù)使用。舉例而言，損壞區(qū)塊首先被映射至冗余區(qū)塊區(qū)域中的未使用區(qū)塊，接著才被映射至使用者可尋址區(qū)域中的可使用區(qū)塊。先映射至冗余區(qū)塊區(qū)域可盡量地延長維持完整的使用者可尋址存儲器負(fù)載的時(shí)間，然而任何所需的映射架構(gòu)皆可使用于此。如圖2所示，損壞區(qū)塊I首先被映射至冗余區(qū)塊5，接著損壞區(qū)塊5被映射至使用者可尋址區(qū)域中的區(qū)塊1023，而損壞區(qū)塊被映射至使用者可尋址區(qū)塊中的區(qū)塊1022時(shí)，損壞區(qū)塊I被映射至冗余區(qū)塊5。[0084]本發(fā)明的查詢表120可被建構(gòu)于查詢表暫存器27，并可直接地存取控制邏輯30以及映射邏輯28。查詢表暫存器27可利用小且快速的揮發(fā)性存儲器來實(shí)現(xiàn)，例如靜態(tài)隨機(jī)存取存儲器(SRAM)其容量系基于查詢表延遲與可被分配至取代區(qū)塊的損壞區(qū)塊數(shù)量的折衷考量而設(shè)計(jì)選擇。舉例而言，查詢表暫存器27可設(shè)計(jì)為用以儲存20個(gè)損壞區(qū)塊的邏輯區(qū)塊地址與20個(gè)相關(guān)的取代區(qū)塊的物理區(qū)塊地址。查詢表暫存器27可在芯片啟動(power-up)或重置時(shí)填入從與非門快閃存儲器陣列130的查詢表信息區(qū)塊所讀取的邏輯區(qū)塊地址與物理區(qū)塊地址數(shù)據(jù)。其中，使用者可尋址區(qū)域的損壞區(qū)塊皆會被標(biāo)記，例如在第一頁面的備用區(qū)域的具有非FFh數(shù)據(jù)的第一比特，區(qū)塊可被讀取以確認(rèn)查詢表120中的邏輯區(qū)塊地址清單的正確性。[0085]雖然查詢表暫存器27繪示為單一暫存器，但其可通過任何所需的方式來實(shí)現(xiàn)。在一實(shí)施例中，查詢表暫存器可利用兩個(gè)單獨(dú)的部分來實(shí)現(xiàn)，其中之一部分為使用者可存取的部分，且該部分可包含關(guān)聯(lián)于使用者可尋址區(qū)域的映射信息，但不包含關(guān)聯(lián)于冗余區(qū)塊區(qū)域的映射信息，而其中的另一部分則為可通過與非門快閃存儲器而為內(nèi)部所使用的部分，且該部分可包含關(guān)聯(lián)于冗余區(qū)塊區(qū)域的映射信息。[0086]圖3為初始化查詢表的一實(shí)施方法的步驟流程圖，其中圖3繪示用以在芯片啟動或重置時(shí)建構(gòu)查詢表的初始化程序200的一實(shí)施例。提供查詢表信息區(qū)塊的地址供內(nèi)部使用(步驟202)并且用以從查詢表信息區(qū)塊讀取查詢表信息至查詢表暫存器以建立查詢表(步驟204)。[0087]將所述的方法應(yīng)用于圖2實(shí)施例時(shí)，初始序列可能會導(dǎo)致查詢表具有邏輯區(qū)塊地址索引的區(qū)塊56、區(qū)塊214、區(qū)塊215、區(qū)塊642以及區(qū)塊792，以及對應(yīng)于物理區(qū)塊地址的RBA區(qū)塊O、RBA區(qū)塊1、RBA區(qū)塊2、RBA區(qū)塊3，以及RBA區(qū)塊4(表示為由左至右的向下交錯(cuò)排列)。此因?yàn)樵诒緦?shí)施例中，制造商標(biāo)示區(qū)塊56、214、215、642以及792為損壞區(qū)塊，并且映射所述的損壞區(qū)塊至冗余區(qū)塊區(qū)域的區(qū)塊0、1、2、3以及4，并且將所述的映射的信息放置于查詢表信息區(qū)塊46中。[0088]圖4、圖5以及圖6繪示三種范例指令的范例處理方式，分別為頁面讀取指令、快速連續(xù)頁面模式指令以及可尋址連續(xù)頁面模式指令。所述的讀取指令的類型可同時(shí)(但非必需同時(shí))實(shí)現(xiàn)于一特定的與非門快閃存儲器裝置中。頁面讀取指令以其頁面地址欄位中所指定的地址讀取存儲器中的一個(gè)頁面。快速連續(xù)頁面讀取指令可接續(xù)于頁面讀取指令的后，并且從所述的指定的地址開始連續(xù)地讀取存儲器的頁面。快速連續(xù)頁面讀取指令并未包含地址欄位?？蓪ぶ愤B續(xù)頁面讀取指令從所述的指定的地址開始連續(xù)地讀取存儲器的頁面。[0089]如圖4所示，當(dāng)接收到頁面讀取指令時(shí),頁面讀取指令中所指定的頁面地址被儲存于地址暫存器26(步驟302)。頁面讀取處理接續(xù)地進(jìn)行取代區(qū)塊處理，其中取代區(qū)塊處理涉及在查詢表暫存器27中的搜尋，以判斷地址暫存器26中的區(qū)塊地址部分的地址是否符合查詢表暫存器27中的任何邏輯區(qū)塊地址(步驟304)。由于查詢表暫存器27可為在芯片上的小且快速的SRAM，因此其可利用控制邏輯30進(jìn)行本地存取，故所述的搜尋的動作可在不顯著影響讀取時(shí)間的情況下快速地進(jìn)行。若未發(fā)現(xiàn)符合的搜尋結(jié)果時(shí)(步驟304-否)，邏輯區(qū)塊地址可被用以將頁面讀入至頁面緩沖器38(步驟308)。若發(fā)現(xiàn)符合的搜尋結(jié)果時(shí)(步驟304-是)，需取代的損壞區(qū)塊將被指示出，并且利用取代區(qū)塊的物理區(qū)塊地址取代地址暫存器26中的邏輯區(qū)塊地址以讀取所需的頁面(步驟S306)。當(dāng)所需的數(shù)據(jù)頁面被讀入頁面緩沖器38時(shí)(步驟308)，在所述的數(shù)據(jù)上進(jìn)行錯(cuò)誤校正程序，并且適當(dāng)?shù)卦谝换蚨鄠€(gè)狀態(tài)暫存器中設(shè)定據(jù)以產(chǎn)生的ECC比特(步驟310)。接著，輸出所述的頁面(步驟312)并且繼續(xù)進(jìn)行處理314。[0090]圖5為利用損壞區(qū)塊映射的連續(xù)頁面讀取操作的步驟流程圖，其中圖5繪示基本的連續(xù)頁面讀取處理320，所述的連續(xù)頁面讀取處理320可相容于損壞區(qū)塊映射并且包含損壞區(qū)塊管理。所述的處理于建立適當(dāng)?shù)某跏紬l件(步驟322)后重復(fù)地進(jìn)行，其中所述的適當(dāng)?shù)某跏紬l件系根據(jù)基本連續(xù)頁面讀取處理320的應(yīng)用而定。當(dāng)與非門快閃存儲器裝置具有合適的初始條件時(shí)，連續(xù)頁面讀取處理320實(shí)質(zhì)上可通過如圖示所繪示的方式來使用。在此以在連續(xù)讀取程序320中依循先前操作的方式來產(chǎn)生合適的初始條件，然而合適的初始條件也可通過其他多種不同的方法而產(chǎn)生。所述的先前操作例如為指令的執(zhí)行，由于除了快速連續(xù)頁面讀取指令的解碼外，執(zhí)行的動作可在不具任何延遲的情況下開始，故在此情況下所述的指令執(zhí)行的操作可被視為快速連續(xù)頁面讀取(fastcontinuouspageread,FCPR)。舉例來說，當(dāng)圖4的頁面讀取指令終止而不輸出頁面數(shù)據(jù)時(shí)，其可被用以建立所述的初始條件(步驟312)。此一步驟在地址暫存器中留下了初始地址(所述的處理方法320也可被修改為可容許初始地址以外的地址)，而使ECC處理頁面緩沖器中的數(shù)據(jù)以作為初始條件(步驟322)。[0091]接著，進(jìn)行三個(gè)大致同時(shí)進(jìn)行的操作，即以頁面緩沖器的第一部分作為輸出(步驟330)、在頁面緩沖器的第二部分進(jìn)行ECC計(jì)算(步驟332)以及利用合適的查詢表程序?qū)⑾乱粩?shù)據(jù)頁面讀入頁面緩沖器(步驟334)，所述的查詢表程序例如為圖4的步驟304與306等用于損壞區(qū)塊的處理程序。所述的下一數(shù)據(jù)頁面可通過以芯片上的地址計(jì)數(shù)器29(圖1)遞增地址暫存器26中的地址來存取，并且接著利用例如為圖4所繪示的取代區(qū)塊處理的方式來進(jìn)行取代區(qū)塊處理(參照步驟304與306)。為了避免電路過于復(fù)雜，取代區(qū)塊處理僅需在存取第一頁面及每一操作步驟的邊界時(shí)進(jìn)行，進(jìn)而在不損及每一頁面存取的情況下進(jìn)行取代區(qū)塊處理。雖然于頁面讀取后的接續(xù)的連續(xù)讀取時(shí)，在第一次重復(fù)進(jìn)行的情況下，于頁面緩沖器的第二部分上進(jìn)行ECC計(jì)算(步驟332)系為多余的步驟，但其仍不會損及所述的處理方法。若有需要，可將連續(xù)讀取操作修正為在第一次重復(fù)進(jìn)行連續(xù)讀取操作的期間繞過(bypass)在頁面緩沖器的第二部分上進(jìn)行ECC計(jì)算的步驟(步驟332)。[0092]接著，進(jìn)行兩個(gè)大致同時(shí)進(jìn)行的操作，即輸出頁面緩沖器的第二部分(步驟340)以及在頁面緩沖器的第一部分上進(jìn)行ECC計(jì)算(步驟342)。由于完整數(shù)據(jù)頁面已被輸出且在狀態(tài)暫存器23中的ECC比特已被設(shè)定，故可進(jìn)行初步的損壞區(qū)塊評估(步驟350)。值得注意的是，此時(shí)并非必須完成頁面的讀取，若有需要也可在先前的步驟334的操作中，以完成部分的頁面讀取的操作來取代原先完成完整的頁面讀取的操作，并且部分頁面的讀取可和從頁面緩沖器的第二部分輸出的動作(步驟340)及在頁面緩沖器的第一部分上進(jìn)行ECC計(jì)算的動作(步驟342)為大致同時(shí)進(jìn)行的操作。[0093]接續(xù)的連續(xù)頁面可通過重復(fù)執(zhí)行自步驟330、332及334開始的步驟而被讀取并輸出。連續(xù)讀取將持續(xù)地被進(jìn)行直到被任何所需的方式終止，例如通過終止時(shí)脈及芯片的選擇信號。[0094]初步的損壞區(qū)塊評估(步驟350)可通過以下的實(shí)施方式來進(jìn)行。所述的評估可通過CPR損壞區(qū)塊邏輯31、CPR損壞區(qū)塊暫存器32及狀態(tài)暫存器23中的ECC比特來進(jìn)行。在此系以使用兩個(gè)ECC比特來表示無連續(xù)頁面讀取錯(cuò)誤(00)、一或多個(gè)可校正的錯(cuò)誤(01)、一個(gè)無法校正的連續(xù)頁面讀取錯(cuò)誤(10)以及大于一個(gè)無法校正的連續(xù)頁面讀取錯(cuò)誤(11)，然而其他的習(xí)知表示方式也可適用于此。任何可維持所需的信息的合適類型與容量的暫存器皆可為所述的CPR損壞區(qū)塊暫存器32，例如可持續(xù)追蹤無連續(xù)頁面讀取錯(cuò)誤(00)、一或多個(gè)可校正的錯(cuò)誤(01)、一個(gè)無法校正的連續(xù)頁面讀取錯(cuò)誤(10)以及大于一個(gè)無法校正的連續(xù)頁面讀取錯(cuò)誤(11)的兩比特暫存器。當(dāng)在頁面緩沖器38中的完整數(shù)據(jù)頁面上所進(jìn)行的ECC計(jì)算完成時(shí)，錯(cuò)誤校正電路(未繪示)會將計(jì)算結(jié)果寫入至狀態(tài)暫存器23的ECC比特，所述的計(jì)算結(jié)果可能為無錯(cuò)誤(00)，可校正的錯(cuò)誤(01)或是無法校正的錯(cuò)誤(10)。CPR損壞區(qū)塊邏輯31檢查狀態(tài)暫存器23中的ECC比特，適當(dāng)?shù)卣{(diào)整CPR損壞區(qū)塊暫存器32中的數(shù)值，并且若是ECC比特指示為一個(gè)無法校正的錯(cuò)誤(10)時(shí)，CPR損壞區(qū)塊邏輯31將頁面地址寫入CPR地址暫存器24。CPR損壞區(qū)塊邏輯31接著依據(jù)CPR損壞區(qū)塊暫存器32的數(shù)值而將適當(dāng)數(shù)值寫入狀態(tài)暫存器23的ECC比特，并通過錯(cuò)誤校正電路覆蓋原先寫入狀態(tài)暫存器23的ECC比特的數(shù)值。CPR損壞區(qū)塊暫存器32可為可由使用者所讀取或者不可由使用者所讀取。若連續(xù)讀取操作320在此時(shí)被終止，則使用者可讀取狀態(tài)暫存器23以了解是否發(fā)生無連續(xù)頁面讀取錯(cuò)誤(00)、一個(gè)或多個(gè)可校正的連續(xù)頁面讀取錯(cuò)誤(01)、一個(gè)無法校正的連續(xù)頁面讀取錯(cuò)誤(10)或者大于一個(gè)無法校正的連續(xù)頁面讀取錯(cuò)誤(11)，并且使用者也可讀取CPR地址暫存器24以初步地辨識損壞區(qū)塊。若是CPR地址暫存器24的容量僅足以保留一個(gè)區(qū)塊地址時(shí)，CPR地址暫存器24將覆蓋先前的任一區(qū)塊地址并且包含最后一個(gè)初步辨識的損壞區(qū)塊。若是CPR地址暫存器24的容量足以保留多個(gè)區(qū)塊地址時(shí)，CPR地址暫存器24可在不覆蓋先前區(qū)塊地址的情況下加入小于暫存器的容量的新的損壞區(qū)塊。[0095]相容于損壞區(qū)塊映射及包含損壞區(qū)塊管理的可尋址連續(xù)頁面讀取(addressablecontinuouspageread,ACPR)處理360如圖6所不。圖5的連續(xù)頁面讀取處理320可并入所述的ACPR處理360，并且所述的ACPR處理360系于建立適當(dāng)?shù)某跏紬l件后重復(fù)地進(jìn)行。在可尋址連續(xù)頁面讀取的范例中，所述的初始條件包含指令所提供的初始地址。所述的初始地址被儲存于地址暫存器26(步驟362)，并且利用適當(dāng)?shù)牟樵儽沓绦驅(qū)?shù)據(jù)頁面讀入頁面緩沖器(步驟364)，所述的查詢表程序例如為圖4的步驟304與306等用于損壞區(qū)塊的處理程序。接著，在頁面緩沖器的第一部分上進(jìn)行ECC計(jì)算(步驟366)。此后，處理程序以如圖式所示，通過重復(fù)執(zhí)行步驟370、372、374、380、382以及390的方式而持續(xù)進(jìn)行，其中所述的步驟370、372、374、380、382以及390可對應(yīng)至圖5的步驟330、332、334、340、342以及350。[0096]圖7繪示為程序化處理的范例。首先，接收頁面程序化指令(步驟400)。頁面程序化指令包含頁面地址欄位，其中欲程序化的頁面地址可從頁面地址欄位獲得并且所述的欲程序化的頁面地址可放置于地址暫存器26中。接著，程序化處理通過搜尋查詢表暫存器27以判斷地址暫存器26中的地址是否符合查詢表暫存器27中的任何邏輯區(qū)塊地址(步驟410)。由于查詢表暫存器27可為快速的SRAM，也即控制邏輯30可進(jìn)行本地存取，故所述的搜尋的操作可在不顯著影響程序化時(shí)間的情況下快速地進(jìn)行。若未發(fā)現(xiàn)符合的搜尋結(jié)果時(shí)(步驟410-否)，利用邏輯區(qū)塊地址程序化存儲器的頁面(步驟430)。若發(fā)現(xiàn)符合的搜尋結(jié)果時(shí)(步驟410-是)，損壞區(qū)塊將被指示出，并且利用取代區(qū)塊的物理區(qū)塊地址來取代地址暫存器26中的邏輯區(qū)塊地址(步驟420)，以程序化所需的頁面(步驟430)。一旦獲得正確的頁面地址，實(shí)際頁面程序化處理(步驟430)及用于檢查程序化錯(cuò)誤的處理(步驟440)將可通過任何所需的方式來進(jìn)行。以一個(gè)可行的程序化驗(yàn)證操作技術(shù)為例，其一般可在狀態(tài)暫存器中設(shè)定通過/失效比特(pass/failbit)。在檢查程序化錯(cuò)誤之后，所述的程序化驗(yàn)證操作可依據(jù)需求進(jìn)行損壞區(qū)塊管理(步驟450)(參照圖9)。一旦任何方式的損壞區(qū)塊管理操作完成后，其余的存儲器操作將繼續(xù)進(jìn)行處理460。[0097]圖8繪示為抹除處理的范例。首先，接收抹除指令(步驟500)。區(qū)塊抹除指令包含區(qū)塊地址欄位，其中欲抹除的區(qū)塊地址可從區(qū)塊地址欄位獲得并且所述的欲抹除的區(qū)塊地址可放置于地址暫存器26中。接著，區(qū)塊抹除處理通過搜尋查詢表暫存器27以判斷地址暫存器26中的地址是否符合查詢表暫存器27中的任何邏輯區(qū)塊地址(步驟510)。由于查詢表暫存器27可為快速的SRAM，也即控制邏輯30可進(jìn)行本地存取，故所述的搜尋的操作可在不顯著影響抹除時(shí)間的情況下快速地進(jìn)行。若未發(fā)現(xiàn)符合的搜尋結(jié)果時(shí)(步驟510-否)，邏輯區(qū)塊地址可被用于抹除區(qū)塊(步驟530)。若發(fā)現(xiàn)符合的搜尋結(jié)果時(shí)(步驟510-是)，損壞區(qū)塊將被指示出，并且利用取代區(qū)塊的物理區(qū)塊地址來取代地址暫存器26中的邏輯區(qū)塊地址(步驟520)，以抹除區(qū)塊(步驟530)。一旦獲得正確的區(qū)塊地址，實(shí)際區(qū)塊抹除處理(步驟530)及用于檢查區(qū)塊抹除錯(cuò)誤的處理(步驟540)將通過任何所需的方式來進(jìn)行。以一個(gè)可行的抹除驗(yàn)證操作技術(shù)為例，其一般可在狀態(tài)暫存器中設(shè)定通過/失效比特。在檢查抹除錯(cuò)誤的后，所述的程序化驗(yàn)證操作可依據(jù)需求進(jìn)行損壞區(qū)塊管理(步驟550)(參照圖9)。一旦任何方式的損壞區(qū)塊管理操作完成后，其余的存儲器操作將繼續(xù)進(jìn)行處理560。[0098]圖9繪示為損壞區(qū)塊管理的范例，其可利用多種不同的方式來進(jìn)行，舉例來說，所述的用以分配取代區(qū)塊的處理可通過主機(jī)端或控制器而由使用者所控制、通過主機(jī)端或控制器反應(yīng)于損壞區(qū)塊標(biāo)記而半自動地控制以及通過與非門快閃存儲器裝置的控制邏輯而自動地控制。[0099]損壞區(qū)塊管理以檢查損壞區(qū)塊(步驟610)以及決定是否取代損壞區(qū)塊(步驟620)開始。對于使用者控制處理或半自動處理的范例而言，檢查損壞區(qū)塊及決定是否取代損壞區(qū)塊的操作皆系由使用者通過主機(jī)端或控制器來完成。對于自動處理的范例而言，檢查損壞區(qū)塊及決定是否取代損壞區(qū)塊的操作系由與非門快閃存儲器裝置的控制邏輯來實(shí)現(xiàn)。對于讀取操作來說，讀取操作依據(jù)狀態(tài)暫存器本身的數(shù)值讀取(對于使用者控制處理及半自動處理的范例而言)或檢查(對于自動處理的范例而言)ECC位元?？赡艿腅CC位元讀取或檢查結(jié)果例如包含無錯(cuò)誤、已校正的錯(cuò)誤、無法校正的錯(cuò)誤以及多個(gè)無法校正的錯(cuò)誤(對于連續(xù)頁面讀取而言)。當(dāng)進(jìn)行多個(gè)位元的校正時(shí)，可能的ECC位元讀取或檢查結(jié)果可更包含已校正的位元個(gè)數(shù)，或者包含單純指示被校正的位元的最大個(gè)數(shù)。反應(yīng)于ECC位元讀取或檢查結(jié)果的動作例如包含當(dāng)結(jié)果為無錯(cuò)誤及已校正的錯(cuò)誤，且所述的已校正的錯(cuò)誤小于可校正位元的最大個(gè)數(shù)或一些次要的臨界值時(shí)，不采取任何動作；當(dāng)結(jié)果為已校正的錯(cuò)誤，且已被校正的錯(cuò)誤為可校正位元的最大個(gè)數(shù)或一些次要的臨界值時(shí)，進(jìn)行區(qū)塊取代的操作；以及當(dāng)重復(fù)讀取成功而使區(qū)塊取代的操作隨著無法校正的錯(cuò)誤而進(jìn)行時(shí)，進(jìn)行重復(fù)讀取。對于頁面程序化及區(qū)塊抹除操作而言，其基于狀態(tài)暫存器中的一或多個(gè)通過/失效位元而決定讀取(對于使用者控制處理及半自動處理的范例而言)或檢查(對于自動處理的范例而言)狀態(tài)暫存器。反應(yīng)于狀態(tài)暫存器的讀取或檢查結(jié)果的動作包含例如當(dāng)狀態(tài)暫存器指示為”通過”時(shí)，不采取任何動作；當(dāng)狀態(tài)暫存器指示為”失效”時(shí)，重復(fù)程序化或抹除的操作；以及若是狀態(tài)暫存器指示為”失效”時(shí)，以區(qū)塊取代來進(jìn)行重復(fù)程序化或抹除的操作。[0100]雖然連續(xù)頁面讀取操作的目的系為了在一般情況下輸出大量的頁面，在單一連續(xù)頁面讀取操作期間中發(fā)現(xiàn)數(shù)個(gè)損壞區(qū)塊的情況也較少見。因此，連續(xù)頁面讀取CPR地址暫存器24僅需具有單一頁面地址的容量，然而其也可根據(jù)需求而具有多個(gè)頁面地址的容量。對于連續(xù)頁面讀取操作而言，檢查損壞區(qū)塊(步驟610)以及決定是否取代該損壞區(qū)塊(步驟620)的操作系與ECC位元的檢查相關(guān)。若有需要，連續(xù)頁面讀取操作可利用取代區(qū)塊來重復(fù)。萬一初步辨識出額外的損壞區(qū)塊，則僅重復(fù)進(jìn)行損壞區(qū)塊管理。[0101]若是損壞區(qū)塊被取代的狀況下(步驟620-是)選擇取代區(qū)塊(步驟630)。對于使用者控制處理的范例而言，使用者發(fā)出適當(dāng)?shù)闹噶钜允箵p壞區(qū)塊的邏輯區(qū)塊地址映射至取代區(qū)塊的物理區(qū)塊地址。地址映射指令為一種適當(dāng)?shù)闹噶铑愋?，其中地址映射指令為使用者在使用者可尋址區(qū)域42中決定取代區(qū)塊的物理區(qū)塊地址，并且指定損壞區(qū)塊的邏輯區(qū)塊地址與被選擇的取代區(qū)塊的物理區(qū)塊地址的指令。損壞區(qū)塊標(biāo)記指令本身為另一種適當(dāng)?shù)闹噶铑愋?。對于半自動處理及自動處理的范例而言，控制邏輯可反?yīng)于任何適當(dāng)?shù)闹噶疃x擇取代區(qū)塊。雖然可使用專用的指令來啟動取代區(qū)塊選擇的操作，但取代區(qū)塊選擇的操作也可通過其他指令類型來啟動。舉例來說，損壞區(qū)塊標(biāo)記指令在本領(lǐng)域常被用于作為適于啟動取代區(qū)塊選擇的指令。雖然傳統(tǒng)損壞區(qū)塊標(biāo)記的需求已被查詢表信息區(qū)塊46(圖1)所取代，但在舊有的系統(tǒng)中保留所述的損壞區(qū)塊標(biāo)記指令也不會造成任何損害。然而，所述的損壞區(qū)塊標(biāo)記指令可被修正以額外地使損壞區(qū)塊的邏輯區(qū)塊地址映射至冗余區(qū)塊區(qū)域44中的可用區(qū)塊，藉以消除使用者從冗余區(qū)塊區(qū)域44所提供的可用區(qū)塊中決定取代區(qū)塊的邏輯區(qū)塊地址的需求。由于冗余區(qū)塊區(qū)域44及使用者可尋址區(qū)域44皆可存取與非門快閃存儲器裝置的控制邏輯，故取代區(qū)塊可僅從與非門快閃陣列40的冗余區(qū)塊區(qū)域44中選擇，或者可從與非門快閃陣列40的冗余區(qū)塊區(qū)域44與使用者可尋址區(qū)域42其中之一來選擇。任何所需的技術(shù)皆可用以辨識下一個(gè)可用的取代區(qū)塊，舉例來說，可利用取代區(qū)塊地址暫存器(未繪示)，其中所述的取代區(qū)塊地址暫存器包含下一個(gè)可用的取代區(qū)塊的物理區(qū)塊地址。制造商可于最初時(shí)產(chǎn)生下一個(gè)可用的取代區(qū)塊地址并將其儲存至查詢表信息區(qū)塊46中，其中查詢表信息區(qū)塊46可于裝置啟動時(shí)在取代區(qū)塊地址暫存器中被讀取及被儲存，并且可于裝置操作的期間內(nèi)被更新?？捎玫娜〈鷧^(qū)塊可通過任何可行方式?jīng)Q定，例如在冗余區(qū)塊區(qū)域44中從低地址至高地址，其次在使用者可尋址區(qū)域42中從高地址至低地址來決定可用的取代區(qū)塊。為了取代區(qū)塊的目的，可保留使用者可尋址區(qū)域42中的區(qū)塊來作為取代區(qū)塊，或者檢查每一區(qū)塊以確保各個(gè)區(qū)塊在被選擇為”可用”之前未被使用。[0102]在損壞區(qū)塊的邏輯區(qū)塊地址及取代區(qū)塊的邏輯區(qū)塊地址兩者皆已知的情況下，可據(jù)以更新查詢表暫存器27及查詢表信息區(qū)塊46(步驟640)。更新的操作在使用者控制處理的范例中可通過地址映射指令或損壞區(qū)塊標(biāo)記指令來啟動，在半自動處理的范例中可通過損壞區(qū)塊標(biāo)記指令來啟動，在自動處理的范例中可通過控制邏輯來啟動。為使后續(xù)的存儲器存取得以準(zhǔn)確，查詢表暫存器27需要提示更新。為使已更新的查詢表不會在電源中斷時(shí)遺失，查詢表暫存器信息區(qū)塊46也需合理地提示更新。更新的操作可利用任何所需的方式來進(jìn)行，例如，個(gè)別地進(jìn)行更新的操作，或是先通過更新查詢表暫存器27后接著通過將查詢表暫存器27的查詢表寫入至查詢表信息區(qū)塊46的方式來進(jìn)行更新的操作。[0103]接著將數(shù)據(jù)從損壞區(qū)塊轉(zhuǎn)移至取代區(qū)塊(步驟650)。舉例來說，在查詢表暫存器27中，對每一取代區(qū)塊放置兩個(gè)映射索引，第一個(gè)映射索引可作為使用者可尋址區(qū)域中損壞區(qū)塊邏輯區(qū)塊地址至良好取代區(qū)塊的路由，而第二個(gè)映射索引則可作為邏輯區(qū)塊地址至對應(yīng)的良好取代區(qū)塊至對應(yīng)的損壞區(qū)塊的路由。第二個(gè)映射索引提供損壞區(qū)塊的存取，以從損壞區(qū)塊轉(zhuǎn)移數(shù)據(jù)至良好取代區(qū)塊。在使用者控制處理的范例中，所述的傳送操作可通過地址映射指令或損壞區(qū)塊標(biāo)記指令而啟動，在半自動處理的范例中，所述的傳送操作可通過損壞區(qū)塊標(biāo)記指令而啟動，在自動處理的范例中，所述的傳送操作可通過控制邏輯而啟動?？筛M(jìn)一步地繼續(xù)進(jìn)行處理660。在區(qū)塊傳送的操作之后，損壞區(qū)塊的存取得以被避免。[0104]在從使用者可尋址區(qū)域42中選擇取代區(qū)塊的情況下，使用者應(yīng)注意不要存取用以讀取、程序化或抹除的取代區(qū)塊。在使用者控制處理的范例中，應(yīng)由控制映射操作的使用者來注意不要存取用以讀取、程序化或抹除的取代區(qū)塊。使用者可通過讀取查詢表暫存器27以判斷特定的存取操作是否為存取取代區(qū)塊的操作。此外，與非門快閃存儲器裝置的控制邏輯可自動地判斷特定的存取操作是否為存取取代區(qū)塊的操作。舉例來說，與非門快閃存儲器裝置可在指令執(zhí)行前，先行搜尋指令中所指定的一或多個(gè)地址是否符合查詢表暫存器27中的物理區(qū)塊地址。若是指令中所指定的地址皆不符合查詢表暫存器27中的物理區(qū)塊地址時(shí)，則表示指令可被執(zhí)行。若是指令中所指定的地址符合查詢表暫存器27中的物理區(qū)塊地址時(shí)，則表示使用者試圖直接存取取代區(qū)塊，因此指令應(yīng)不被執(zhí)行。[0105]利用ECC的連續(xù)讀取及損壞區(qū)塊管理[0106]"連續(xù)讀取"在此表示一種存儲器讀取操作的類型，所述的連續(xù)讀取的目的在于其可不需于每一頁面重復(fù)發(fā)送頁面讀取指令，而可通過頁面接續(xù)頁面(page-by-page)的方式來讀取存儲器陣列的部份或全部。在圖1所繪示的具有SPI接口的與非門快閃存儲器20的例子中，與非門快閃存儲器裝置20可通過控制信號高電平至低電平的轉(zhuǎn)態(tài)而啟動，接著發(fā)出連續(xù)頁面讀取指令。在此實(shí)施例中，一個(gè)連續(xù)頁面讀取指令的發(fā)送可使連續(xù)頁面可被序列地讀取并輸出直到處理程序停止。連續(xù)頁面讀取可通過任何所需的方式停止。舉例來說，連續(xù)頁面讀取可通過停止時(shí)脈的控制信號CLK并接著將控制信號CS/自低電平轉(zhuǎn)態(tài)至高電平的方式，以使連續(xù)頁面讀取基于時(shí)脈的控制信號CLK而停止。此外，連續(xù)頁面讀取指令可依據(jù)其他獨(dú)立的信號以在讀取預(yù)設(shè)或指定數(shù)量的頁面后，或者在任何其他所需的方式下停止進(jìn)行。[0107]用于與非門快閃存儲器陣列的頁面緩沖器可被建構(gòu)與操作以在連續(xù)頁面讀取期間消除輸出數(shù)據(jù)的間隙與不連續(xù)，所述的在連續(xù)頁面讀取期間消除輸出數(shù)據(jù)的間隙與不連續(xù)的技術(shù)說明可參見2012年5月4日由Gupta等人所申請的第13/464，535號美國專利(“MethodandApparatusforReadingNANDFlashMemory”)，以上專利以全文引用方式并入本文?！笨蓪ぶ愤B續(xù)頁面讀取”在此系對應(yīng)于Gupta等人所申請的專利中的”連續(xù)頁面讀取”，并且”快速連續(xù)頁面讀取”在此對應(yīng)于Gupta等人所申請的專利中的”修改連續(xù)頁面讀取”。[0108]加入可通過控制邏輯(例如圖1的控制邏輯30)來進(jìn)行本地存取的在芯片上的快速的查詢表暫存器(例如圖1的查詢表暫存器27)的優(yōu)點(diǎn)在于，當(dāng)遇到取代區(qū)塊時(shí)，查詢表暫存器可在不具有顯著的頁面讀取時(shí)間延遲的情況下，從與非門快閃存儲器利用損壞區(qū)管理啟動連續(xù)頁面讀取，因此更有助于避免任何跨頁與區(qū)塊邊界的間隙或不連續(xù)。[0109]圖10繪示適于利用ECC完成連續(xù)頁面讀取操作的頁面緩沖器組成及操作的步驟流程圖。圖11所繪示的不同的連續(xù)操作的示意圖系關(guān)聯(lián)于圖10中所繪示的不同的步驟。圖11所繪示的對應(yīng)于各個(gè)操作的持續(xù)時(shí)間系為范例，本發(fā)明并不限定操作的持續(xù)時(shí)間。[0110]圖11繪示數(shù)據(jù)總線810、與非門快閃陣列850以及頁面緩沖器。所述的頁面緩沖器在此以包含數(shù)據(jù)暫存器840的范例性實(shí)施方式來實(shí)現(xiàn)。數(shù)據(jù)暫存器840包含以兩個(gè)部分組成的數(shù)據(jù)暫存部分DR-O與DR-1。所述的頁面緩沖器也包含快取暫存器830，快取暫存器830包含以兩個(gè)部分組成的快取暫存部分CR-O與CR-1。因此，頁面緩沖器中可視為具有包含快取暫存器CR-O及數(shù)據(jù)暫存器DR-O的第一部分，和包含快取暫存部分CR-1及數(shù)據(jù)暫存部分DR-1的第二部分。與未經(jīng)劃分的頁面緩沖器不同的是，未經(jīng)劃分的頁面緩沖器僅需一組控制信號，頁面緩沖器的兩個(gè)部分可能需要兩組控制信號。此外，雖然頁面緩沖器在此以兩部分組成的架構(gòu)為例來支援連續(xù)讀取操作，但其相關(guān)變化對于使用者而言為透明(transparent)的。程序化操作可在2KB的標(biāo)準(zhǔn)頁面容量下完成，并且例如在完成頁面讀取操作后從快取中讀取頁面數(shù)據(jù)的標(biāo)準(zhǔn)讀取操作也可在2KB的標(biāo)準(zhǔn)頁面容量下完成。這樣的內(nèi)部組成分為兩部分的頁面緩沖器特別適合用于連續(xù)頁面讀取操作，并且即使所述的頁面緩沖器的內(nèi)部分割以分為兩部分方式來實(shí)現(xiàn)，頁面緩沖器的內(nèi)部分割對于使用者而言為透明的。[0111]圖11也范例性地繪示一錯(cuò)誤校正電路820，其可于邏輯上視為具有錯(cuò)誤校正電路區(qū)段ECC-O與ECC-1。錯(cuò)誤校正電路區(qū)段ECC-O提供快取暫存部分CR-O的內(nèi)容的錯(cuò)誤校正，并且錯(cuò)誤校正電路區(qū)段ECC-1提供快取暫存部分CR-1的內(nèi)容的錯(cuò)誤校正。雖然為了說明清楚，兩不同的錯(cuò)誤校正電路區(qū)段ECC-O與ECC-1繪示為分別與快取暫存部分CR-O與CR-1介接，然而也可使用單一ECC區(qū)塊同時(shí)與快取暫存部分CR-O與CR-1介接。[0112]快速連續(xù)讀取指令并未包含地址欄位，而是依靠包含地址欄位的先前指令，例如頁面讀取指令。請參照圖10與圖11，頁面讀取指令700提供初始頁面852的地址，其中初始頁面852的地址被讀取及儲存于數(shù)據(jù)暫存器840中(步驟710)。舉例來說，從頁面852轉(zhuǎn)移2K字節(jié)的數(shù)據(jù)至數(shù)據(jù)暫存器DR-O與DR-1，其中頁面852可視為序列的頁面_0。其中每次轉(zhuǎn)移IK字節(jié)至數(shù)據(jù)暫存器DR-O與DR-1的操作可為同時(shí)或不同時(shí)進(jìn)行。頁面讀取的操作時(shí)間例如為20微秒(μs)。[0113]接著如圖10與圖11所示，將數(shù)據(jù)暫存器840中的數(shù)據(jù)轉(zhuǎn)移至快取暫存器830(步驟720)，并且對快取暫存器830中的頁面數(shù)據(jù)進(jìn)行ECC計(jì)算(步驟730)。從數(shù)據(jù)暫存器840至快取暫存器830的轉(zhuǎn)移時(shí)間取決于設(shè)計(jì)選擇，但通常介于約Iμs至約3μS。錯(cuò)誤校正電路820校正完成所需的時(shí)間取決于ECC演算法的選擇、內(nèi)部數(shù)據(jù)總線、芯片上時(shí)序振蕩器周期以及其他設(shè)計(jì)因素。舉例來說，由于一些物理設(shè)計(jì)可同時(shí)針對快取暫存器830的各個(gè)快取暫存部分CR-O與CR-1使用單一ECC電路區(qū)塊，并且每一快取暫存部分CR-O與CR-1可例如花費(fèi)18μs的時(shí)間來進(jìn)行錯(cuò)誤校正，故錯(cuò)誤校正電路820可在約36μs的時(shí)間內(nèi)完成校正。[0114]頁面讀取在無時(shí)脈輸出數(shù)據(jù)的情況下終止，并且接續(xù)著進(jìn)行連續(xù)頁面讀取指令740。如圖10與圖11所示，在此可進(jìn)行大致同時(shí)的多個(gè)操作。所述大致同時(shí)進(jìn)行的多個(gè)操作其中一者為涉及發(fā)送快取暫存部分CR-O中的頁面-O的數(shù)據(jù)至數(shù)據(jù)總線810，以經(jīng)由數(shù)據(jù)總線810輸出數(shù)據(jù)的操作(步驟750)，其中頁面-O的數(shù)據(jù)已經(jīng)經(jīng)過了ECC的計(jì)算。雖然數(shù)據(jù)總線810至輸出端口之間的路徑并未繪示，但這樣的路徑對于本領(lǐng)域具有通常知識者為眾所周知。[0115]所述大致同時(shí)進(jìn)行的多個(gè)操作其中另一者為涉及轉(zhuǎn)移數(shù)據(jù)暫存部分DR-1中的頁面數(shù)據(jù)的部分至快取暫存部分CR-1，并且對快取暫存部分CR-1的頁面數(shù)據(jù)部分進(jìn)行ECC計(jì)算的操作(步驟760)。從數(shù)據(jù)暫存部分DR-1至快取暫存部分CR-1的轉(zhuǎn)移時(shí)間取決于設(shè)計(jì)選擇，但通常介于約Iμs至約3μS。舉例來說，錯(cuò)誤校正電路區(qū)段ECC-1可在約12μs內(nèi)完成校正。然而，假定發(fā)送出快取暫存部分CR-O數(shù)據(jù)的時(shí)間是20μs且數(shù)據(jù)暫存部分DR-1至快取暫存部分CR-1的轉(zhuǎn)移時(shí)間為2μS，則錯(cuò)誤校正電路區(qū)段ECC-O與ECC-1可經(jīng)設(shè)計(jì)以在18μs或更短時(shí)間內(nèi)完成。[0116]所述大致同時(shí)進(jìn)行的多個(gè)操作其中再一者為涉及從與非門快閃陣列850將下一順序的頁面數(shù)據(jù)854(頁面-1)的2ΚΒ頁面讀入數(shù)據(jù)暫存部分DR-O與DR-1的操作(步驟770)。查詢表取代區(qū)塊的處理程序可用于各個(gè)存取操作，或者僅用于第一個(gè)存取以及跨區(qū)塊邊界。雖然大多數(shù)的轉(zhuǎn)移系與步驟760的操作同時(shí)進(jìn)行，但其在數(shù)據(jù)暫存部分DR-1的數(shù)據(jù)轉(zhuǎn)移至快取暫存器CR-1的操作之后才開始進(jìn)行。[0117]雖然圖11繪示的各種操作大致為同時(shí)進(jìn)行，但并非所有操作皆需要同時(shí)進(jìn)行，只要根據(jù)本文陳述的教示而可避免輸出數(shù)據(jù)的間隙與其他不連續(xù)即可。[0118]接著請參照圖10與圖11，在此可進(jìn)行大致同時(shí)的多個(gè)操作。所述大致同時(shí)進(jìn)行的多個(gè)操作其中一者涉及發(fā)送快取暫存部分CR-1中的頁面-O的數(shù)據(jù)至數(shù)據(jù)總線810，以經(jīng)由數(shù)據(jù)總線810輸出數(shù)據(jù)的操作(步驟780)，其中頁面-O的數(shù)據(jù)已經(jīng)經(jīng)過了ECC的計(jì)算。假定時(shí)脈頻率為100MHz，可在約20μs中發(fā)送出快取暫存部分CR-1的數(shù)據(jù)(IKB)。[0119]所述大致同時(shí)進(jìn)行的多個(gè)操作其中另一者為涉及轉(zhuǎn)移數(shù)據(jù)暫存部分DR-O中的頁面數(shù)據(jù)的部分至快取暫存部分CR-0，并且對快取暫存部分CR-O的頁面數(shù)據(jù)部分進(jìn)行ECC計(jì)算的操作(步驟790)。此一操作步驟實(shí)質(zhì)上以類似于圖11的相關(guān)描述來進(jìn)行。[0120]連續(xù)頁面讀取操作通過回圈回到步驟750而繼續(xù)進(jìn)行，并且可通過停止時(shí)脈與控制信號CS/來停止。此外，連續(xù)頁面讀取操作也可通過改變連續(xù)頁讀取命令以在讀取預(yù)定數(shù)量的頁面的后或以設(shè)計(jì)者所需的任一其他方式停止。[0121]連續(xù)頁面讀取指令的優(yōu)點(diǎn)在于，其可致使在頁面或區(qū)塊邊界讀取整個(gè)或所需部分的與非門快閃陣列時(shí)不具有間隙或不連續(xù)的狀況。此一優(yōu)點(diǎn)通過以交替方式讀取數(shù)據(jù)來實(shí)現(xiàn)的，例如交替地從快取暫存部分CR-O與CR-1中讀取數(shù)據(jù)。[0122]圖12繪示適于利用ECC完成可尋址連續(xù)頁面讀取操作的頁面緩沖器組成及操作的步驟流程圖。圖12所繪示的不同的連續(xù)操作的示意圖系關(guān)聯(lián)于圖11中所繪示的不同的步驟。[0123]如圖12所示，將可尋址連續(xù)頁面讀取指令中指定的初始頁面852(頁面-O)從與非門快閃陣列1050轉(zhuǎn)移至數(shù)據(jù)暫存器850的數(shù)據(jù)暫存部分DR-O與DR-1(步驟910)。[0124]接著請同時(shí)參照圖11與圖12所示，將數(shù)據(jù)暫存器840中的部分的頁面數(shù)據(jù)轉(zhuǎn)移至快取暫存器830，并且對快取暫存部分CR-O中的頁面數(shù)據(jù)部分進(jìn)行ECC計(jì)算(步驟920)。[0125]可尋址連續(xù)頁面讀取操作基本上可如圖12中的步驟930、940、950、960以及970一般對應(yīng)于圖10中的步驟750、760、770、780以及790。由于在ECC計(jì)算尚未完成之前，數(shù)據(jù)還沒準(zhǔn)備好發(fā)送至輸出，因此步驟910與912的操作可能需要考慮初始延遲。此延遲可能約為40μS。相反地，由于快速連續(xù)頁面讀取可在使用者提供指令、地址以及可選擇的虛擬時(shí)脈后立即輸出數(shù)據(jù)，因此快速連續(xù)頁面讀取不具有延遲。[0126]雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明。根據(jù)本發(fā)明實(shí)施例所揭露的內(nèi)容的變化及修改皆為可能，并且本領(lǐng)域具有通常知識者應(yīng)可在研究本專利文件后了解實(shí)施例中各種元件的置換及均等物。另外，在實(shí)施例中所提及的特定數(shù)值皆為范例，且可根據(jù)需求而改變。在不脫離本發(fā)明的精神和范圍內(nèi)，任何的更動與潤飾，包括實(shí)施例中的各種元件的置換及均等，皆不脫離本發(fā)明的范疇，其中本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)?！緳?quán)利要求】1.一種存取與非門快閃存儲器陣列的方法，該與非門快閃存儲器陣列具有一使用者可尋址區(qū)域，且該與非門快閃存儲器陣列實(shí)現(xiàn)于一芯片上，該芯片用以讀取、程序化以及抹除部分的該與非門快閃存儲器陣列，其特征在于該方法包括:辨識用以存取該與非門快閃存儲器陣列的一邏輯區(qū)塊地址，該邏輯區(qū)塊地址被完整的用于一抹除存取，并且該邏輯區(qū)塊地址輔以一頁面地址部分被用于一讀取存取以及一程序化存?。辉诰哂信c非門快閃存儲器陣列的芯片上的該使用者可尋址區(qū)域中獲取該邏輯區(qū)塊地址至一取代區(qū)塊的物理區(qū)塊地址的一映射；以及利用該取代區(qū)塊的物理區(qū)塊地址存取該與非門快閃存儲器陣列。2.如權(quán)利要求1所述的存取與非門快閃存儲器陣列的方法，其特征在于，其中獲取的步驟包括:在具有該與非門快閃存儲器陣列的芯片上維持一查詢表暫存器，該查詢表暫存器儲存至少一邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址之間是否符合；以及選擇所述物理取代區(qū)塊地址的其中之一作為該取代區(qū)塊的物理區(qū)塊地址，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于搜尋步驟中符合該邏輯區(qū)塊地址的所述邏輯損壞區(qū)塊地址的該其中之一。3.如權(quán)利要求2所述的存取與非門快閃存儲器陣列的方法，其特征在于，其中利用該與非門快閃存儲器陣列維持`芯片上的該查詢表暫存器的步驟包括:從一查詢表信息區(qū)塊讀取一查詢表數(shù)據(jù)，其中該查詢表信息區(qū)塊位于與非門快閃存儲器陣列的使用者可尋址區(qū)域之外；以及將從該查詢表信息區(qū)塊讀取查詢表數(shù)據(jù)的步驟中所獲得的該查詢表數(shù)據(jù)填入芯片上的該查詢表暫存器。4.如權(quán)利要求2所述的存取與非門快閃存儲器陣列的方法，其特征在于，還包括在存儲器存取的期間辨識一損壞區(qū)塊，其中所述利用該與非門快閃存儲器陣列維持芯片上的該查詢表暫存器的步驟包括:辨識一可用取代區(qū)塊的物理區(qū)塊地址；加入該損壞區(qū)塊的邏輯區(qū)塊地址至該查詢表以作為一額外邏輯損壞區(qū)塊地址；以及加入該可用取代區(qū)塊的物理區(qū)塊地址至該查詢表以作為對應(yīng)于該損壞區(qū)塊的邏輯區(qū)塊地址的一額外物理取代區(qū)塊地址。5.一種在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中該與非門快閃存儲芯片具有一與非門快閃存儲器陣列以及一頁面緩沖器，該頁面緩沖器包括一數(shù)據(jù)暫存器以及一快取暫存器，該方法包括:在具有該與非門快閃存儲器陣列的芯片上維持一查詢表暫存器，該查詢表暫存器儲存至少一邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；從該快取暫存器中的多個(gè)快取暫存部分無縫且連續(xù)地輸出數(shù)據(jù)，該數(shù)據(jù)暫存器被組織為對應(yīng)于該快取暫存器的該些快取暫存部分的多個(gè)數(shù)據(jù)暫存部分；建立用以存取該與非門快閃存儲器陣列的一邏輯頁面地址，該邏輯頁面地址包括一邏輯區(qū)塊地址部分；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合；當(dāng)從該些快取暫存部分中的一第一快取暫存部分輸出數(shù)據(jù)時(shí)，從該快取暫存器中的對應(yīng)部分轉(zhuǎn)移數(shù)據(jù)至一第二快取暫存部分，該第二快取暫存部分不同于該第一快取暫存部分；在該第一快取暫存部分輸出數(shù)據(jù)且轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟后，在該第二快取暫存部分上進(jìn)行一錯(cuò)誤校正碼計(jì)算；在該第一快取暫存部分輸出數(shù)據(jù)且轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟后，當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址與該邏輯區(qū)塊地址部分皆不符合時(shí)，利用該邏輯頁面地址從該與非門快閃存儲器陣列中將一數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，以及當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合時(shí)，利用所述物理取代區(qū)塊地址的其中之一將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一；以及當(dāng)從該第二快取暫存部分輸出數(shù)據(jù)時(shí)，從該數(shù)據(jù)暫存器的對應(yīng)部分轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算。6.如權(quán)利要求5所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中建立該邏輯頁面地址的步驟包括以單一頁面遞增該邏輯頁面地址，該方法還包括:`于跨越一頁面邊界時(shí)，重復(fù)進(jìn)行從該些快取暫存部分輸出數(shù)據(jù)的步驟、建立該邏輯頁面地址的步驟、轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟、進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟、將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器的步驟以及轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟。7.如權(quán)利要求6所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中建立該邏輯頁面地址的步驟還包括以單一頁面遞增該邏輯頁面地址，該方法還包括:于跨越一區(qū)塊邊界時(shí)，重復(fù)進(jìn)行從該些快取暫存部分輸出數(shù)據(jù)的步驟、建立該邏輯頁面地址的步驟、搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合的步驟、轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟、進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟、將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器的步驟以及轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟。8.如權(quán)利要求5所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中建立該邏輯頁面地址的步驟還包括以單一頁面遞增該邏輯頁面地址，該方法還包括:于跨越一頁面邊界時(shí)，重復(fù)進(jìn)行從該些快取暫存部分輸出數(shù)據(jù)的步驟、建立該邏輯頁面地址的步驟、搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合的步驟、轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟、進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟、將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器的步驟以及轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟。9.如權(quán)利要求8所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中建立該邏輯頁面地址的步驟還包括以單一頁面遞增該邏輯頁面地址，該方法還包括:于跨越一區(qū)塊邊界時(shí)，重復(fù)進(jìn)行從該些快取暫存部分輸出數(shù)據(jù)的步驟、建立該邏輯頁面地址的步驟、搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合的步驟、轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟、進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟、將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器的步驟以及轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟。10.如權(quán)利要求5所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中建立該邏輯頁面地址的步驟還包括以單一頁面遞增該邏輯頁面地址，該方法還包括:于跨越一區(qū)塊邊界時(shí)，重復(fù)進(jìn)行從該些快取暫存部分輸出數(shù)據(jù)的步驟、建立該邏輯頁面地址的步驟、搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合的步驟、轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟、進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟、將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器的步驟以及轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算的步驟。11.如權(quán)利要求5所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中從該些快取暫存部分輸出數(shù)據(jù)的步驟在一初始延遲期間的后開始進(jìn)行，該初始延遲期間包括從該與非門快閃存儲器陣列將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器的時(shí)間。12.如權(quán)利要求5所述的在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中從該些快取暫存部分輸出數(shù)據(jù)的步驟在不具有一初始延遲期間下進(jìn)行。13.—種在與非門快閃存儲芯片上進(jìn)行頁面讀取操作的方法，其特征在于，其中該與非門快閃存儲芯片具有一與非門快閃存儲器陣列以及一頁面緩沖器，該頁面緩沖器包括一數(shù)據(jù)暫存器以及一快取暫存器，該方法包括:在具有該與非門快閃存儲器陣列的芯片上維持一查詢表暫存器，該查詢表暫存器儲存至少一邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；建立用以存取該與非門快閃存儲器陣列的一邏輯頁面地址，該邏輯頁面地址包括一邏輯區(qū)塊地址部分；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合；利用所述物理取代區(qū)塊地址的其中之一從該與非門快閃存儲器陣列中將一數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一；以及在該頁面緩沖器上進(jìn)行一錯(cuò)誤校正碼計(jì)算。14.一種在與非門快閃存儲芯片上進(jìn)行連續(xù)頁面讀取操作的方法，其特征在于，其中該與非門快閃存儲芯片具有一與非門快閃存儲器陣列以及一頁面緩沖器，該方法包括:在具有該與非門快閃存儲器陣列的芯片上維持一查詢表暫存器，該查詢表暫存器儲存至少一邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；建立用以存取該與非門快閃存儲器陣列的一邏輯頁面地址，該邏輯頁面地址包括一邏輯區(qū)塊地址部分；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合；當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址與該邏輯區(qū)塊地址部分皆不符合時(shí)，利用該邏輯頁面地址從該與非門快閃存儲器陣列中將一數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，以及當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合時(shí)，利用所述物理取代區(qū)塊地址的其中之一將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一；對該頁面緩沖器中的該數(shù)據(jù)頁面進(jìn)行一錯(cuò)誤校正碼計(jì)算；以及當(dāng)該錯(cuò)誤校正碼計(jì)算指示一無法校正頁面讀取錯(cuò)誤時(shí)，若在搜尋的步驟中所述邏輯損壞區(qū)塊地址與該邏輯區(qū)塊地址部分皆不符合，利用該邏輯頁面地址更新一連續(xù)頁面讀取損壞區(qū)塊地址暫存器，以及若在搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合，利用所述物理取代區(qū)塊地址的其中之一更新該連續(xù)頁面讀取損壞區(qū)塊地址暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一。15.一種與非門快閃存儲芯片，其特征在于其包括:一與非門快閃存儲器陣列；一列解碼器，耦接該與非門快閃存儲器陣列；一頁面緩沖器，耦接該與非門快閃存儲器陣列；一行解碼器，耦接該頁面緩沖器；一輸入/輸出控制器，耦接該行解碼器；一狀態(tài)暫存器，稱接該輸入/輸出控制器；一連續(xù)頁面讀取損壞區(qū)塊地址暫存器，耦接該輸入/輸出控制器；一指令暫存器，耦接該輸入/輸出控制器；一地址暫存器，耦接該輸入/輸出控制器；一查詢表暫存器，I禹接該輸入/輸出控制器；以及一控制邏輯電路，耦接該列解碼器、該行解碼器、該頁面緩沖器、該狀態(tài)暫存器、該連續(xù)頁面讀取損壞區(qū)塊地址暫存器、該指令暫存器、該地址暫存器以及該查詢表暫存器。16.如權(quán)利要求15所述的與非門快閃存儲芯片，其特征在于，其中該頁面緩沖器包括:一數(shù)據(jù)暫存器，耦接該與非門快閃存儲器陣列；以及一快取暫存器，耦接該數(shù)據(jù)暫存器與該行解碼器，該快取暫存器被組織為多個(gè)快取暫存部分，并且該數(shù)據(jù)暫存器被組織為對應(yīng)于該快取暫存器的該些快取暫存部分的多個(gè)數(shù)據(jù)暫存部分。17.如權(quán)利要求16所述的與非門快閃存儲芯片，其特征在于，其中該控制邏輯電路包括多個(gè)邏輯元件，該些邏輯元件用以執(zhí)行以下功能:維持該查詢表暫存器，該查詢表暫存器儲存至少一損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；從該快取暫存器中的多個(gè)快取暫存部分無縫且連續(xù)地輸出數(shù)據(jù)，該數(shù)據(jù)暫存器被組織為對應(yīng)于該快取暫存器的該些快取暫存部分的多個(gè)數(shù)據(jù)暫存部分；建立用以存取該與非門快閃存儲器陣列的一邏輯頁面地址，該邏輯頁面地址包括一邏輯區(qū)塊地址部分；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合；當(dāng)從該些快取暫存部分中的一第一快取暫存部分輸出數(shù)據(jù)時(shí)，從該快取暫存器中的對應(yīng)部分轉(zhuǎn)移數(shù)據(jù)至一第二快取暫存部分，該第二快取暫存部分不同于該第一快取暫存部分；在該第一快取暫存部分輸出數(shù)據(jù)且轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟后，對該第二快取暫存部分進(jìn)行一錯(cuò)誤校正碼計(jì)算；在該第一快取暫存部分輸出數(shù)據(jù)且轉(zhuǎn)移數(shù)據(jù)至該第二快取暫存部分的步驟后，當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊`地址與該邏輯區(qū)塊地址部分皆不符合時(shí)，利用該邏輯頁面地址從該與非門快閃存儲器陣列中將一數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，以及當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合時(shí)，利用所述物理取代區(qū)塊地址的其中之一將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一；以及當(dāng)從該第二快取暫存部分輸出數(shù)據(jù)時(shí)，從該數(shù)據(jù)暫存器的對應(yīng)部分轉(zhuǎn)移數(shù)據(jù)至除了該第二快取暫存部分的其余該些快取暫存部分的其中之一，并且對其余該些快取暫存部分的該其中之一進(jìn)行該錯(cuò)誤校正碼計(jì)算。18.如權(quán)利要求15所述的與非門快閃存儲芯片，其特征在于，其中該控制邏輯電路包括多個(gè)邏輯元件，該些邏輯元件用以執(zhí)行以下功能:辨識用以存取該與非門快閃存儲器陣列的一邏輯區(qū)塊地址，該邏輯區(qū)塊地址被完整的用于一抹除存取，并且該邏輯區(qū)塊地址輔以一頁面地址部分被用于一讀取存取以及一程序化存?。猾@取該邏輯區(qū)塊地址至一取代區(qū)塊的物理區(qū)塊地址的一映射；以及利用該取代區(qū)塊的物理區(qū)塊地址存取該與非門快閃存儲器陣列。19.如權(quán)利要求15所述的與非門快閃存儲芯片，其特征在于，其中該控制邏輯電路包括多個(gè)邏輯元件，該些邏輯元件用以執(zhí)行以下功能:維持該查詢表暫存器，該查詢表暫存器儲存至少一邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；建立用以存取該與非門快閃存儲器陣列的一邏輯頁面地址，該邏輯頁面地址包括一邏輯區(qū)塊地址部分；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合；利用所述物理取代區(qū)塊地址的其中之一從該與非門快閃存儲器陣列中將一數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一；以及在該頁面緩沖器上進(jìn)行一錯(cuò)誤校正碼計(jì)算。20.如權(quán)利要求15所述的與非門快閃存儲芯片，其特征在于，其中該控制邏輯電路包括多個(gè)邏輯元件，該些邏輯元件用以執(zhí)行以下功能:維持一查詢表暫存器，該查詢表暫存器儲存至少一邏輯損壞區(qū)塊地址以及對應(yīng)于所述邏輯損壞區(qū)塊地址的至少一物理取代區(qū)塊地址；建立用以存取該與非門快閃存儲器陣列的一邏輯頁面地址，該邏輯頁面地址包括一邏輯區(qū)塊地址部分；在該查詢表暫存器的所述邏輯損壞區(qū)塊地址中搜尋所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)塊地址部分之間是否符合；當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址與該邏輯區(qū)塊地址部分皆不符合時(shí)，利用該邏輯頁面地址從該與非門快閃存儲器陣列中將一數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，以及當(dāng)搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合時(shí)，利用所述物理取代區(qū)塊地址的其中之一將該數(shù)據(jù)頁面讀入該數(shù)據(jù)暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一；對該頁面緩沖器中的該數(shù)據(jù)頁面進(jìn)行一錯(cuò)誤校正碼計(jì)算；以及當(dāng)該錯(cuò)誤校正碼計(jì)算指示一無法校正頁面讀取錯(cuò)誤時(shí)，若在搜尋的步驟中所述邏輯損壞區(qū)塊地址與該邏輯區(qū)塊地址部分皆不符`合，利用該邏輯頁面地址更新一連續(xù)頁面讀取損壞區(qū)塊地址暫存器，以及若在搜尋的步驟中所述邏輯損壞區(qū)塊地址的其中之一與該邏輯區(qū)地址部分符合，利用所述物理取代區(qū)塊地址的其中之一更新該連續(xù)頁面讀取損壞區(qū)塊地址暫存器，其中所述物理取代區(qū)塊地址的該其中之一對應(yīng)于符合該邏輯區(qū)塊地址部分的所述邏輯損壞區(qū)塊地址的該其中之一。21.一種用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，該與非門快閃存儲器陣列實(shí)現(xiàn)于一芯片上，其特征在于該方法包括:在具有該與非門快閃存儲器陣列的芯片上維持一查詢表暫存器；于利用一第一損壞區(qū)塊的邏輯區(qū)塊地址存取該與非門快閃存儲器陣列的使用者存取期間，偵測該第一損壞區(qū)塊；以及存取芯片上的該查詢表暫存器以將該第一損壞區(qū)塊的邏輯區(qū)塊地址至一第一取代區(qū)塊的物理區(qū)塊地址的一映射儲存至該與非門快閃存儲器陣列。22.如權(quán)利要求21所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，還包括:于利用一第二損壞區(qū)塊的邏輯區(qū)塊地址存取該與非門快閃存儲器陣列的使用者存取期間，偵測該第二損壞區(qū)塊；以及存取芯片上的該查詢表暫存器以將該第二損壞區(qū)塊的邏輯區(qū)塊地址至一第二取代區(qū)塊的物理區(qū)塊地址的一映射儲存至該與非門快閃存儲器陣列。23.如權(quán)利要求22所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，其特征在于，其中該第一取代區(qū)塊位于該與非門快閃存儲器陣列的一冗余區(qū)塊區(qū)域中以及該第二取代區(qū)塊位于該與非門快閃存儲器陣列的一使用者可尋址區(qū)域中。24.如權(quán)利要求21所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，其特征在于，其中該第一取代區(qū)塊位于該與非門快閃存儲器陣列的一使用者可尋址區(qū)域中，該方法還包括:經(jīng)由使用者在芯片外決定該映射。25.如權(quán)利要求21所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，其特征在于，其中該第一取代區(qū)塊位于該與非門快閃存儲器陣列的一使用者可尋址區(qū)域中，該方法還包括:在芯片上決定該映射。26.如權(quán)利要求21所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，其特征在于，其中該第一取代區(qū)塊位于該與非門快閃存儲器陣列的一冗余區(qū)塊區(qū)域中，該方法還包括:在芯片上決定該映射。27.如權(quán)利要求21所述的用于與非門快閃存儲器陣列的損壞區(qū)塊管理的方法，其特征在于，其中維持芯片上的該查詢表暫存器的步驟包括:從一查詢表信息區(qū)塊讀取一查詢表數(shù)據(jù)，其中該查詢表信息區(qū)塊位于與非門快閃存儲器陣列的使用者可尋址區(qū)域之外；以及將從該查詢表信息區(qū)塊讀取查詢表數(shù)據(jù)的步驟中所獲得的該查詢表數(shù)據(jù)填入芯片上的該查詢表暫存器。28.—種存取與非門快閃存儲器陣列的方法,該與非門快閃存儲器陣列實(shí)現(xiàn)于一芯片上，該芯片用以讀取、程序化以及抹除部分的該與非門快閃存儲器陣列，其特征在于該方法包括:辨識用以存取該與非門快閃存儲器陣列的一邏輯區(qū)塊地址，該邏輯區(qū)塊地址被完整的用于一抹除存取，并且該邏輯區(qū)塊地址輔以一頁面地址部分被用于一讀取存取以及一程序化存取；從具有與非門快閃存儲器陣列的芯片上的一查詢表獲取該邏輯區(qū)塊地址至一對應(yīng)的取代區(qū)塊的物理區(qū)塊地址的一映射，當(dāng)該與非門快閃存儲器陣列為在標(biāo)準(zhǔn)讀取、程序化以及抹除操作的服務(wù)中時(shí)，該查詢表可被使用者所存取，其中該查詢表用以儲存損壞區(qū)塊的邏輯區(qū)塊地址至取代區(qū)塊的物理區(qū)塊地址的映射；以及利用對應(yīng)的該取代區(qū)塊的物理區(qū)塊地址存取該與非門快閃存儲器陣列。29.如權(quán)利要求28所述的存取與非門快閃存儲器陣列的方法，其特征在于該方法還包括:當(dāng)該與非門快閃存儲器陣列為在標(biāo)準(zhǔn)讀取、程序化及抹除操作的服務(wù)中時(shí)，將一損壞區(qū)塊的邏輯區(qū)塊地址至一取代區(qū)塊的物理區(qū)塊地址的一映射儲存至該與非門快閃存儲器陣列的一使用者可尋址區(qū)域。30.如權(quán)利要求28所述的存取與非門快閃存儲器陣列的方法，其特征在于該方法還包括:當(dāng)該與非門快閃存儲器陣列為在標(biāo)準(zhǔn)讀取、程序化及抹除操作的服務(wù)中時(shí)，將一損壞區(qū)塊的邏輯區(qū)塊地址至一取代區(qū)塊的物理區(qū)塊地址的一映射儲存至該與非門快閃存儲器陣列的一冗余區(qū)塊地址。`【文檔編號】G11C8/04GK103871447SQ201210541563【公開日】2014年6月18日申請日期:2012年12月14日優(yōu)先權(quán)日:2012年12月14日【發(fā)明者】歐倫·麥克,羅賓·約翰·吉高爾,安尼爾·古普特申請人:華邦電子股份有限公司