技術(shù)編號：9668735
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。當集成電路中裝置的關(guān)鍵尺寸縮小至普通存儲單元技術(shù)的極限時，設(shè)計者需尋找疊層多平面的存儲單元的技術(shù)以達到較大的儲存容量，且達到每比特(bit)較低成本。因此，發(fā)展出低制造成本三維結(jié)構(gòu)集成電路存儲器，包括可靠度高、且極小的存儲元件且改善與鄰近具有柵極結(jié)構(gòu)的存儲單元的疊層的處理窗。發(fā)明內(nèi)容本發(fā)明是有關(guān)于一種用于三維與非門高速緩存(3D NAND flash memory)的預(yù)讀方法與寫入方法，其利用于寫入程序前執(zhí)行預(yù)讀程序，以使三維與非門高速緩存能夠正確寫入數(shù)據(jù)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。