專利名稱：半導(dǎo)體存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及即使當(dāng)行選擇線或列選擇線斷線時(shí)也能可靠地置換到置換選擇線的半導(dǎo)體存儲(chǔ)器。
圖7、圖8是表示現(xiàn)有的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。在圖7中，1是半導(dǎo)體存儲(chǔ)器、2是半導(dǎo)體存儲(chǔ)器1的存儲(chǔ)器陣列、3是輸入行地址的行譯碼器、4是備用行譯碼器、5是輸入列地址的列譯碼器、6是備用列譯碼器。7是由行譯碼器3選擇的行選擇線、8是由列譯碼器選擇的列選擇線。9是有缺陷的不良列選擇線。10是由備用列譯碼器6選擇的、置換列選擇線9的置換列選擇線。11是由備用行譯碼器4選擇的置換行選擇線。
在如圖7那樣構(gòu)成的半導(dǎo)體存儲(chǔ)器中，為了與行選擇線7或列選擇線8的缺陷對(duì)應(yīng)，設(shè)有置換列選擇線10和置換行選擇線11。當(dāng)選擇置換列選擇線10時(shí)，有缺陷的不良列選擇線9保持非選擇狀態(tài)、即處于低電平。但是，當(dāng)有缺陷的不良選擇線9在中途斷線時(shí)，即使想由列譯碼器來保持低電平，也不能防止懸浮部分成為高電平、即成為選擇狀態(tài)。此外，因?yàn)樘幱趹腋顟B(tài)，所以不能在出廠檢查時(shí)檢測(cè)出來，需要有特別的檢查。
為了對(duì)此進(jìn)行改進(jìn)，考慮設(shè)置象圖8那樣將選擇線固定在Vss上的裝置。
在圖8中，2與

圖1相同。15是用選擇線激活信號(hào)激活的譯碼器，16是用被激活的譯碼器15選擇的選擇線，17是有缺陷的不良選擇線，18是配置在選擇線16和接地電位之間的N型晶體管，19是將選擇線激活信號(hào)反相并輸出到N型晶體管的柵極的反相器。
在圖8中，由譯碼器15驅(qū)動(dòng)的選擇線16經(jīng)N型晶體管18與Vss連接，N型晶體管18經(jīng)反相器19由選擇線激活信號(hào)來控制。由此，當(dāng)選擇線16未激活時(shí)，選擇線16與Vss連接，因此，也可以防止有缺陷的不良選擇線17被充電到高電平。
但是，圖8的結(jié)構(gòu)必需在存儲(chǔ)器陣列2內(nèi)重新配置電源線Vss，存在出現(xiàn)浪費(fèi)的問題。
本發(fā)明是為解決這樣的現(xiàn)有的半導(dǎo)體存儲(chǔ)器所具有的問題而提出的，其第1個(gè)目的在于獲得這樣一種半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器不需要在存儲(chǔ)器陣列內(nèi)重新配置低電位的電源線就可以把選擇線固定在低電位上。
第2個(gè)目的在于獲得這樣一種半導(dǎo)體存儲(chǔ)器，該存儲(chǔ)器即使產(chǎn)生選擇線斷線也不會(huì)產(chǎn)生誤操作。
在本發(fā)明的半導(dǎo)體存儲(chǔ)器中，具有由第1信號(hào)激活并選擇選擇線的譯碼器；與低電位電源線和連接到存儲(chǔ)單元的位線連接的、同時(shí)由第2信號(hào)激活后將位線的電位放大的讀出放大器；配置在與該讀出放大器連接的低電位電源線和選擇線之間的、由第1信號(hào)和第2信號(hào)的任何一方或兩方控制的、將選擇線固定在低電位的開關(guān)元件。
此外，還具有控制開關(guān)元件的控制電路，將第1信號(hào)和第2信號(hào)輸入控制電路。
再有，控制電路具有一個(gè)輸入端輸入第1信號(hào)而另一個(gè)輸入端輸入第2信號(hào)的反相信號(hào)的、且其輸出與開關(guān)元件連接的NOR元件。
進(jìn)而，控制電路控制開關(guān)元件，使其在讀出放大器激活后的規(guī)定時(shí)間之后導(dǎo)通。
另外，控制電路具有一個(gè)輸入端輸入第1信號(hào)而另一個(gè)輸入端輸入第1信號(hào)的延遲信號(hào)的AND元件和一個(gè)輸入端輸入該AND元件的輸出的反相信號(hào)而另一個(gè)輸入端輸入第1信號(hào)的、且輸出到開關(guān)元件的NOR元件。
還有，具有由第1信號(hào)激活并選擇選擇線的譯碼器和配置在選擇線上的、將選擇線固定在低電位的開關(guān)元件，譯碼器對(duì)面的選擇線的端部與相鄰選擇線的端部互相連接。
進(jìn)而，開關(guān)元件由第1信號(hào)的反相信號(hào)來控制。
圖1是表示本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。
圖2是用于說明本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器的工作的波形圖。
圖3是表示本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器的控制電路的結(jié)構(gòu)圖。
圖4是表示本發(fā)明的實(shí)施例2的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。
圖5是表示本發(fā)明的實(shí)施例3的控制電路的結(jié)構(gòu)圖。
圖6是用于說明本發(fā)明的實(shí)施例3的控制電路的工作的波形圖。
圖7是表示現(xiàn)有的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。
圖8是表示現(xiàn)有的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。
實(shí)施例1圖1是表示本發(fā)明的實(shí)施例1的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。
圖中，15～17與圖8所示的現(xiàn)有的存儲(chǔ)器相同，故省略其說明，但選擇線16是列選擇線，譯碼器15是列譯碼器。21是與未圖示的存儲(chǔ)單元連接的位線對(duì)，22是與位線對(duì)21連接并將位線對(duì)21的微小電位放大的讀出放大器(以下簡(jiǎn)稱為SA)，23是與SA22連接的高電位電源線，24是與SA22連接的低電位電源線，25是與高電位電源線23和低電位電源線連接且由SA激活信號(hào)控制的SA驅(qū)動(dòng)器。26是配置在選擇線16和低電位電源線24之間的N型晶體管，27是以選擇線激活信號(hào)和SA激活信號(hào)作為輸入的、控制N型晶體管26的控制電路，28是表示控制電路27的輸出端的節(jié)點(diǎn)、與N型晶體管26的柵極連接。
圖2是用于說明實(shí)施例1的半導(dǎo)體存儲(chǔ)器的工作的波形圖，圖3是表示控制電路的結(jié)構(gòu)圖。
在圖3中，29是NOR元件，在其一個(gè)輸入端子上輸入SA激活信號(hào)的反相信號(hào)，在另一個(gè)輸入端子上輸入選擇線激活信號(hào)，其輸出信號(hào)送到節(jié)點(diǎn)28。
在這樣構(gòu)成的半導(dǎo)體存儲(chǔ)器中，選擇信號(hào)16連接譯碼器15，當(dāng)選擇線激活信號(hào)為高電平時(shí)，選擇線16中的一條成為高電平。
下面，按照?qǐng)D2所示的信號(hào)波形說明半導(dǎo)體存儲(chǔ)器的工作。在半導(dǎo)體存儲(chǔ)器進(jìn)行讀出時(shí)，SA激活信號(hào)成為高電平，位線對(duì)21的微小電位經(jīng)SA22放大。這時(shí)在待機(jī)狀態(tài)下處于中間電位的高電位電源線23和低電位電源線24分別變成Vcc和Vss。選擇線16在其后只有一條成為高電平，讀出完了之后變成低電平。這時(shí)，處于懸浮狀態(tài)的的不良選擇線17若成為高電平，則選擇線同時(shí)有2條被選中，所以變?yōu)樽x出不良。為了防止這種現(xiàn)象，節(jié)點(diǎn)28如圖2所示、在一定期間成為高電平，由圖3所示的控制電路使低電位電源線24經(jīng)N型晶體管26和不良選擇線17連接，并充電至Vss。
在實(shí)施例1中，因?yàn)槭褂靡汛嬖诘腟A用的低電位電源線24，所以，沒有必要在存儲(chǔ)器陣列內(nèi)設(shè)置新的電源線Vss，集成度下降很少。
此外，在實(shí)施例1中，將選擇線16作為列選擇線進(jìn)行了說明，但是作為行選擇線也可以得到同樣的效果。
實(shí)施例2圖4是表示本發(fā)明的實(shí)施例2的半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)圖。
圖中，15～17、19與圖8所示現(xiàn)有的存儲(chǔ)器一樣，故省略其說明，但是，在實(shí)施例2中選擇線16是列選擇線，譯碼器15是列譯碼器。31是配置在選擇線16上的、其柵極經(jīng)反相器19輸入選擇線激活信號(hào)的N型晶體管。選擇線16的與譯碼器15相對(duì)的端部與相鄰的3條選擇線16的端部相互連接。
在這樣構(gòu)成的半導(dǎo)體存儲(chǔ)器中，與譯碼器15連接的選擇線16在選擇線激活信號(hào)為高電平時(shí)其中的一條選擇線成為高電平。選擇線16的與譯碼器5相對(duì)的端部各與相鄰3條線短路，選擇線16非激活時(shí)，選擇線16的各3條線被均衡到Vss電平，所以，有缺陷的不良選擇線17也與正常選擇線16一樣變?yōu)閂ss電平，可以防止被充電到高電平。
在實(shí)施例2中，不使用Vss電源線，通過選擇線16的各條線之間的均衡而顯出效果，所以，集成度降低很少。
可以在存儲(chǔ)器陣列內(nèi)的多處實(shí)施這一結(jié)構(gòu)。此外，實(shí)施均衡的單位舉出了3條線的例子，也不妨采用其他的條數(shù)。
此外，在實(shí)施例2中，將選擇線16作為列選擇線進(jìn)行了說明，但作為行選擇線也可以得到同樣的效果。
實(shí)施例3實(shí)施例3是示出實(shí)施例1所示的半導(dǎo)體存儲(chǔ)器的控制電路的另一個(gè)形態(tài)的裝置，所以援用圖1進(jìn)行說明。圖5是表示實(shí)施例3的控制電路的結(jié)構(gòu)圖。
圖中，32是對(duì)選擇線激活信號(hào)進(jìn)行延遲的延遲電路，33是一端輸入SA激活信號(hào)而另一端經(jīng)延遲電路32輸入選擇線激活信號(hào)的AND元件，34是一端輸入AND元件33輸出的反相信號(hào)而另一端輸入選擇線激活信號(hào)的、且輸出到節(jié)點(diǎn)28的NOR元件。
圖6是說明實(shí)施例3的控制電路的工作的波形圖。
在這樣構(gòu)成的控制電路中，節(jié)點(diǎn)28在選擇線激活信號(hào)變成低電平之后直到SA激活信號(hào)變成低電平之前都是高電平。由此，原來的在讀出動(dòng)作的初始階段出現(xiàn)的因選擇線16與低電位電源線24連接而引起的誤操作能夠得以防止。
本發(fā)明因?yàn)槭且陨险f明那樣的結(jié)構(gòu)，所以起到如下所示的效果。
因?yàn)榫哂杏傻?信號(hào)激活并選擇選擇線的譯碼器；與低電位電源線和連接到存儲(chǔ)單元的位線連接同時(shí)由第2信號(hào)激活后將位線的電位放大的讀出放大器以及配置在與該讀出放大器連接的低電位電源線和選擇線之間的、由第1信號(hào)和第2信號(hào)的任何一方或兩方控制的、將選擇線固定在低電位的開關(guān)元件，所以，使用與讀出放大器連接的低電位電源線、不需要設(shè)置額外的布線就可以將選擇線固定在低電位上。
此外，由于還具有控制開關(guān)元件的控制電路，而且將第1信號(hào)和第2信號(hào)輸入控制電路，所以，使用讀出放大器和譯碼器的激活信號(hào)可以控制開關(guān)元件。
再有，由于控制電路具有一個(gè)輸入端輸入第1信號(hào)而另一個(gè)輸入端輸入第2信號(hào)的反相信號(hào)且輸出到開關(guān)元件的NOR元件，所以，使用讀出放大器和譯碼器的激活信號(hào)可以控制開關(guān)元件。
進(jìn)而，由于控制電路控制開關(guān)元件使其在讀出放大器激活后的規(guī)定時(shí)間之后導(dǎo)通，所以，不會(huì)給讀出放大器的初期工作造成影響。
另外，由于控制電路具有一個(gè)輸入端輸入第2信號(hào)而另一個(gè)輸入端輸入第1信號(hào)的延遲信號(hào)的AND元件和一個(gè)輸入端輸入該AND元件輸出的反相信號(hào)而另一個(gè)輸入端輸入第1信號(hào)、且輸出到開關(guān)元件的NOR元件，所以，可以使開關(guān)元件在讀出放大器被激活后的規(guī)定時(shí)間之后導(dǎo)通。
還有，由于具有由第1信號(hào)激活并選擇選擇線的澤碼器和配置在選擇線上并將選擇線固定在低電位的開關(guān)元件，而且選擇線的與譯碼器相對(duì)的端部與相鄰的選擇線的端部互相連接，所以，不需要設(shè)置低電位電源線等額外的布線、通過與相鄰選擇線進(jìn)行均衡就可以將選擇線固定在低電位。
進(jìn)而，由于開關(guān)元件由第1信號(hào)的反相信號(hào)控制，所以，可以使用譯碼器的激活信號(hào)來控制。
進(jìn)而還有，由于開關(guān)元件配置在選擇線的與譯碼器相對(duì)的一側(cè)，所以，在出現(xiàn)斷線時(shí)也能固定在低電位。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器，具有為了選擇存儲(chǔ)器陣列而連接的多條選擇線，其特征在于，包括由第1信號(hào)激活并選擇上述選擇線的譯碼器；與低電位電源線和連接到存儲(chǔ)單元的位線連接的、同時(shí)由第2信號(hào)激活后將位線的電位放大的讀出放大器；配置在與該讀放大器連接的低電位電源線和選擇線之間的、由第1信號(hào)和第2信號(hào)的任何一方或兩方控制的、將選擇線固定在低電位的開關(guān)元件。
2.權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其特征在于，具有控制開關(guān)元件的控制電路，將第1信號(hào)和第2信號(hào)輸入該控制電路。
3.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器，其特征在于，控制電路具有一個(gè)輸入端輸入第1信號(hào)而另一個(gè)輸入端輸入第2信號(hào)的反相信號(hào)的、且輸出到開關(guān)元件的NOR元件。
4.權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器，其特征在于，控制電路控制開關(guān)元件，使其在讀出放大器激活后的規(guī)定時(shí)間之后導(dǎo)通。
5.權(quán)利要求2或4所述的半導(dǎo)體存儲(chǔ)器，其特征在于，控制電路具有一個(gè)輸入端輸入第2信號(hào)而另一個(gè)輸入端輸入第1信號(hào)的延遲信號(hào)的AND元件和一個(gè)輸入端輸入該AND元件的輸出的反相信號(hào)而另一個(gè)輸入端輸入第1信號(hào)的、且輸出到開關(guān)元件的NOR元件。
6.一種半導(dǎo)體存儲(chǔ)器，具有為了選擇存儲(chǔ)器陣列而連接的多條選擇線，其特征在于，包括由第1信號(hào)激活并選擇上述選擇線的譯碼器和配置在選擇線上將選擇線固定在低電位的開關(guān)元件，上述選擇線的與譯碼器相對(duì)的端部與相鄰選擇線的端部互相連接。
7.權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器，其特征在于，開關(guān)元件由第1信號(hào)的反相信號(hào)控制。
全文摘要
在現(xiàn)有的半導(dǎo)體存儲(chǔ)器中,當(dāng)選擇線固定在低電位時(shí),必須在存儲(chǔ)器陣列內(nèi)重新配置電源線Vss,存在出現(xiàn)浪費(fèi)的問題。具有配置在低電位電源線24和選擇線16之間的N型晶體管26,低電位電源線24與讀出放大器22連接,讀出放大器22與連接到存儲(chǔ)單元的位線對(duì)21連接并將位線對(duì)21的微小電位放大,選擇線16通過譯碼器15來選擇存儲(chǔ)單元,還具有以選擇線激活信號(hào)和SA激活信號(hào)作為輸入的控制電路27,控制電路27的輸出與N型晶體管26的柵極連接。
文檔編號(hào)G11C11/40GK1189673SQ9711841
公開日1998年8月5日 申請(qǐng)日期1997年9月4日 優(yōu)先權(quán)日1997年9月4日
發(fā)明者田中信二 申請(qǐng)人:三菱電機(jī)株式會(huì)社