本發(fā)明涉及一種高密度存儲(chǔ)器裝置，特別是涉及閃存裝置的操作。
背景技術(shù)：
：：用于集成電路存儲(chǔ)器(integratedcircuitmemory)的存儲(chǔ)器技術(shù)正朝向越來(lái)越小的工藝時(shí)代(technologynode)發(fā)展，也在單一集成電路上配置越來(lái)越大的存儲(chǔ)器陣列。正在推行的技術(shù)包括在一單一芯片上的多層的存儲(chǔ)單元。執(zhí)行在具有多層的存儲(chǔ)單元的一三維(three-dimensional，3d)閃存上的操作包括讀取、寫入及擦除。一閃存通常被配置為可以在一個(gè)時(shí)間由一區(qū)塊擦除(blockerase)擦除一個(gè)區(qū)塊。當(dāng)一個(gè)區(qū)塊被擦除，在此區(qū)塊中的存儲(chǔ)單元被設(shè)定為一邏輯值，例如為“1”。在一個(gè)區(qū)塊被擦除后，在此區(qū)塊中的存儲(chǔ)單元可被編程(program)為一不同的值，例如為“0”。一旦一存儲(chǔ)單元被編程為“0”，此存儲(chǔ)單元通過(guò)包括此已編程的存儲(chǔ)單元的區(qū)塊的一區(qū)塊擦除可被改變回“1”。一但一區(qū)塊中的一些存儲(chǔ)單元，例如在一區(qū)塊中的一已選擇的位線(byte)或字線(word)上的存儲(chǔ)單元，在一第一編程操作期間被編程為“0”，已知在擦除狀態(tài)中的相同區(qū)塊中一不同位線(byte)或字線(word)上的其他存儲(chǔ)單元，仍可在一第二編程操作期間被編程為“0”，不需此區(qū)塊一預(yù)擦除(pre-erase)。然而，高密度閃存的一個(gè)一般問題是一存儲(chǔ)單元區(qū)塊的尺寸通常是非常大的。若區(qū)塊的預(yù)先擦除需要每次已被編程為0的區(qū)塊中的一單一存儲(chǔ)單元需要被改變回為1，這是不方便的。當(dāng)閃存的密度提升，堆疊(stack)中的層數(shù)增加，導(dǎo)致(leadto)更大的區(qū)塊尺寸以及擦除操作中的更多不便。因此，期待提供一個(gè)技術(shù)，允許多個(gè)寫入操作改變一相同的存儲(chǔ)單元，從一邏輯值至一不同的邏輯值，以及在每一擦除操作后亦然。技術(shù)實(shí)現(xiàn)要素：提供操作每一存儲(chǔ)單元單一位的存儲(chǔ)器的一個(gè)方法。此方法包括施加一次擦除、多次寫入編程操作。一存儲(chǔ)單元可具有一足夠大的完整的閾值電壓范圍以被用作為多階存儲(chǔ)單元(multiplelevelmemorycell，mlc)。當(dāng)這樣的一存儲(chǔ)單元被用作每一存儲(chǔ)單元單一位的存儲(chǔ)單元時(shí)，在一擦除操作后，存儲(chǔ)單元可被編成多次，以及每次只有完整閾值電壓范圍的一局部且增量較高的范圍被使用，直到一最后的寫入操作達(dá)到完整閾值電壓范圍的最大值，及需要另一擦除操作。利用此操作方法，所需的區(qū)塊擦除操作的數(shù)量可被減少，因?yàn)閰^(qū)塊擦除操作是慢的而增進(jìn)操作速度，以及因?yàn)椴脸h(huán)的數(shù)量減少而增進(jìn)持久性。此一次擦除、多次寫入的編程操作可用于各種存儲(chǔ)單元類型、存儲(chǔ)器結(jié)構(gòu)、編程速度以及數(shù)據(jù)儲(chǔ)存密度。提供操作每一存儲(chǔ)單元單一位的存儲(chǔ)器的示例方法。一存儲(chǔ)單元組被擦除，通過(guò)設(shè)定在一第一閾值電壓范圍中的閾值電壓，建立該組的這些存儲(chǔ)單元中的一第一邏輯值，在存儲(chǔ)單元組被擦除后，該感測(cè)狀態(tài)參數(shù)可被設(shè)定以指示該第一讀取電壓以感測(cè)存儲(chǔ)單元邏輯值。在存儲(chǔ)單元組被擦除之后，一第一寫入操作包括編程此組中第一選擇的存儲(chǔ)單元，通過(guò)設(shè)定一第二閾值電壓范圍中的閾值電壓建立一第二邏輯值。第二閾值電壓范圍不同于第一閾值電壓范圍。一感測(cè)狀態(tài)參數(shù)被保存以指示一第一讀取電壓以感測(cè)一存儲(chǔ)單元邏輯值，其中該第一讀取電壓可以在第一閾值電壓范圍及第二閾值電壓范圍之間。在第一寫入操作后，一第二寫入操作包括編程此組中第二選擇的存儲(chǔ)單元，通過(guò)設(shè)定一第三閾值電壓范圍中的閾值電壓建立該第二邏輯值。第三閾值電壓范圍不同于第二閾值電壓范圍。感測(cè)狀態(tài)參數(shù)被保存以指示一第二讀取電壓以感測(cè)存儲(chǔ)單元邏輯值，其中該第二讀取電壓可以在第二閾值電壓范圍及第三閾值電壓范圍之間。在第二寫入操作后表示第一邏輯值的一閾值電壓范圍可與第二閾值電壓范圍重疊。更多的寫入操作可以相似于在存儲(chǔ)單元組上的第一及第二寫入操作的方式被執(zhí)行。在包括第一及第二寫入操作的一些寫入操作達(dá)到寫入存儲(chǔ)單元組的臨界數(shù)量后，存儲(chǔ)單元組可被擦除，以及感測(cè)狀態(tài)可被設(shè)定以配置存儲(chǔ)單元組的存儲(chǔ)單元邏輯值，利用位于第一閾值電壓范圍及第二閾值電壓范圍之間的第一讀取電壓設(shè)置。第一寫入操作包括利用位于第一閾值電壓范圍及第二閾值電壓范圍之間及高于第一讀取電壓的一第一編程驗(yàn)證電壓編程以設(shè)定第二閾值電壓范圍中的閾值電壓。第二寫入操作包括利用位于第二閾值電壓范圍及第三閾值電壓范圍之間及高于第二讀取電壓的一第二編程驗(yàn)證電壓編程以設(shè)定第三閾值電壓范圍中的閾值電壓。第二編程驗(yàn)證電壓有比第一編程驗(yàn)證電壓高的電壓規(guī)模(voltagemagnitude)。此方法包括施加多個(gè)編程脈沖及各別的編程驗(yàn)證脈沖，這些編程驗(yàn)證脈沖在一脈沖編程序列中的這些編程脈沖之后，遞增地增加這些編程脈沖的編程電壓以編程該組中的這些存儲(chǔ)單元。在一實(shí)施例中，第二寫入操作的脈沖編程序列有比第一寫入操作的脈沖編程程序多的脈沖步階(pulsestep)。在另一實(shí)施例中，脈沖編程序列在第二寫入操作以比第一寫入操作高的編程電壓開始。在另一實(shí)施例中，比第一寫入操作中大的電壓步階(voltagestep)被用在第二寫入操作中，遞增地增加脈沖編程序列中的編程脈沖的編程電壓。在一實(shí)施例中，第二寫入操作的第三閾值電壓范圍有不同于第一寫入操作的第二閾值電壓范圍的寬度。在另一實(shí)施例中，在第二寫入操作后，表示第一邏輯值的一閾值電壓范圍有一寬度，該寬度大于第一閾值電壓范圍。在一實(shí)施例中，第二寫入操作包括編程有第一閾值電壓范圍中的閾值電壓的組中的存儲(chǔ)單元，以設(shè)定它們?cè)诘诙撝惦妷悍秶械拈撝惦妷海约熬幊痰诙x擇的存儲(chǔ)單元以設(shè)定它們?cè)诘谌撝惦妷悍秶拈撝惦妷?。?dāng)讀取已利用如本文所述的一次擦除、多次寫入編程操作編程的存儲(chǔ)單元組中的存儲(chǔ)單元時(shí)，一讀取電壓被決定以響應(yīng)存儲(chǔ)單元組的已保存感測(cè)裝態(tài)參數(shù)。存儲(chǔ)單元組的一重寫計(jì)數(shù)可被增加，響應(yīng)寫入存儲(chǔ)單元組的要求，若重寫計(jì)數(shù)達(dá)到存儲(chǔ)單元組的一重寫閾值，存儲(chǔ)單元組被擦除，存儲(chǔ)單元組的重寫計(jì)數(shù)被復(fù)位，以及隨后存儲(chǔ)單元組被寫入。若重寫計(jì)數(shù)低于重寫閾值，隨后存儲(chǔ)單元組被寫入，未擦除存儲(chǔ)單元組以及未復(fù)位存儲(chǔ)單元組的重寫計(jì)數(shù)。再者，存儲(chǔ)單元組的一感測(cè)狀態(tài)參數(shù)可被保存在存儲(chǔ)器中的一感測(cè)狀態(tài)參數(shù)表中，指示一讀取電壓，在此讀取電壓感測(cè)組中的存儲(chǔ)單元的一存儲(chǔ)單元邏輯值。一感測(cè)狀態(tài)參數(shù)可以被保存在一感測(cè)狀態(tài)參數(shù)表中，此感測(cè)狀態(tài)參數(shù)表可在控制存儲(chǔ)器且在存儲(chǔ)器外部的一控制器中，及/或耦接控制存儲(chǔ)器且在存儲(chǔ)器外部的一控制器的一主機(jī)系統(tǒng)中，以指示一讀取電壓，在此讀取電壓感測(cè)組中的存儲(chǔ)單元的一存儲(chǔ)單元邏輯值。本發(fā)明的其它方面和優(yōu)點(diǎn)將在隨后的附圖及說(shuō)明書中進(jìn)行闡述。附圖說(shuō)明圖1繪示根據(jù)本發(fā)明的實(shí)施例利用存儲(chǔ)單元及偏壓電路的一集成電路存儲(chǔ)器的方塊圖，用于如本文所述的一次擦除、多次寫入編程程序。圖2繪示先前技術(shù)中用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、一次寫入編程程序。圖3繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、多次寫入編程程序的一第一實(shí)施例。圖4繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、多次寫入編程程序的一第二實(shí)施例。圖5繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、多次寫入編程程序的一第三實(shí)施例。圖6繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、多次寫入編程程序的一第四實(shí)施例。圖7繪示在一擦除操作后，用于寫入一存儲(chǔ)單元組的一臨界數(shù)量的推導(dǎo)。圖8繪示根據(jù)一實(shí)施例的一次擦除、多次寫入編程程序的一簡(jiǎn)化流程圖。圖9繪示一范例存儲(chǔ)器管理系統(tǒng)的一方塊圖?！靖綀D標(biāo)記說(shuō)明】10：控制器10a：感測(cè)狀態(tài)參數(shù)表20：偏壓安排供應(yīng)電壓30：地址線/地址總線40：列譯碼器45：字線50：記憶庫(kù)譯碼器55：記憶庫(kù)選擇線60：存儲(chǔ)器陣列65：位線70：行譯碼器75：數(shù)據(jù)線80：感測(cè)放大器/編程緩沖器85：數(shù)據(jù)線90：輸出/輸入電路100：集成電路存儲(chǔ)器裝置105：輸入/輸出數(shù)據(jù)線211：第一線212：第二線213：第三線214：第四線220、223、310、320、321、330、331、340、510、520、521、530、531、540、710、711、722、723、724、725：閾值電壓范圍621、631：第一階段622：第二閾值電壓760：存儲(chǔ)單元數(shù)據(jù)辨識(shí)區(qū)810、820、830、840、850：流程步驟900：存儲(chǔ)器管理系統(tǒng)901：文件系統(tǒng)909、910、911：組920：存儲(chǔ)器轉(zhuǎn)換層921：地址轉(zhuǎn)換器923：廢料收集器925：磨損平均器930：存儲(chǔ)器技術(shù)裝置層931：擦除管理模塊932：可重寫區(qū)塊表933：讀取功能935：編程功能937：擦除功能940：閃存芯片e：擦除狀態(tài)(erasestate)p：編程狀態(tài)(programstate)vev：擦除驗(yàn)證電壓vpv、vpv1、vpv2、vpv3：編程驗(yàn)證電壓vread1、vread2、vread3：讀取電壓vt：存儲(chǔ)單元閾值電壓w1：最高的范圍中的最小電壓-最低的范圍中的最大電壓w2：平均范圍具體實(shí)施方式實(shí)施例的詳細(xì)描述參照附圖被提供。應(yīng)當(dāng)理解的是沒有限制本技術(shù)為特定公開的結(jié)構(gòu)實(shí)施例及方法的意圖，但本技術(shù)可使用其他特征、元件、方法及實(shí)施例來(lái)實(shí)踐。優(yōu)選的實(shí)施例被描述以說(shuō)明本技術(shù)，非限制由權(quán)利要求范圍所定義的范圍。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解下列描述的各種等效變型。各種實(shí)施例中的相似元件通常具有相似的附圖標(biāo)記。圖1繪示用于如本次所述的一次擦除、多次寫入編程操作的一集成電路存儲(chǔ)器裝置100的一簡(jiǎn)化芯片方塊圖。集成電路存儲(chǔ)器裝置100包括在一集成電路基板上的一存儲(chǔ)器陣列60以及一控制器10，存儲(chǔ)器陣列60包括每一存儲(chǔ)單元儲(chǔ)存一位數(shù)據(jù)的多階存儲(chǔ)單元，控制器10執(zhí)行在如本文所述的每一存儲(chǔ)單元儲(chǔ)存一位數(shù)據(jù)的多階存儲(chǔ)單元上的一次擦除、多次寫入編程操作。一列譯碼器40耦接于多條字線45，且沿著存儲(chǔ)器陣列60中的列排列。一記憶庫(kù)譯碼器50耦接于多條記憶庫(kù)選擇線55(例如ssl線及gsl線)。一行譯碼器70耦接于沿著存儲(chǔ)器陣列60中的行排列的多條位線65，以從存儲(chǔ)器陣列60讀取數(shù)據(jù)及寫入數(shù)據(jù)至存儲(chǔ)器陣列60。地址在從控制器10到行譯碼器70及列譯碼器40的總線30上被提供。在區(qū)塊80中的一感測(cè)放大器及編程緩沖電路(programbuffercircuit)在本實(shí)施例中經(jīng)由一第一數(shù)據(jù)線75耦接于行譯碼器70。行譯碼器70可包括選擇地施加編程電壓至存儲(chǔ)器中的位線以響應(yīng)編程緩沖中的數(shù)據(jù)值。區(qū)塊80可包括感測(cè)電路，感測(cè)電路使用不同組的存儲(chǔ)單元的感測(cè)狀態(tài)參數(shù)以施加指示讀取電壓(indicatedreadvoltage)，例如參照?qǐng)D3至6繪示的實(shí)施例所述的第一讀取電壓vreadl、第二讀取電壓vread2以及第三讀取電壓vread3。來(lái)自感測(cè)放大器/編程緩沖電路80的感測(cè)數(shù)據(jù)經(jīng)由第二數(shù)據(jù)線85提供至輸入/輸出電路90。再者，從集成電路存儲(chǔ)器裝置100上的輸入/輸出端口或從其他內(nèi)部或外部數(shù)據(jù)源，經(jīng)由輸入/輸出數(shù)據(jù)線105輸入數(shù)據(jù)被施加至集成電路存儲(chǔ)器裝置100、至輸入/輸出電路90及按順序地至感測(cè)放大器/編程緩沖器80。輸入/輸出電路90驅(qū)動(dòng)(drive)數(shù)據(jù)至集成電路100外部的目的地。輸入/輸出數(shù)據(jù)及控制訊號(hào)經(jīng)由輸入/輸出電路90、控制器10及集成電路存儲(chǔ)器裝置100上的輸入/輸出端口或其他內(nèi)部或外部數(shù)據(jù)源之間的總線105被移動(dòng)至集成電路100，例如一通用處理器(generalpurposeprocessor)或者特定用途應(yīng)用電路(specialpurposeapplicationcircuitry)，或者提供由存儲(chǔ)器陣列60支持的片上系統(tǒng)(system-on-a-chip)功能的模塊組合。在圖1繪示的實(shí)施例中，控制邏輯電路10耦接至存儲(chǔ)器陣列60以及區(qū)塊20中的電壓供應(yīng)器?？刂七壿嬰娐?0包括邏輯電路以控制本文所述的一次擦除、多次寫入編程操作。使用一偏壓安排狀態(tài)機(jī)(biasarrangementstatemachine)控制邏輯電路10控制電壓的應(yīng)用，例如經(jīng)由區(qū)塊20中的電壓供應(yīng)器產(chǎn)生或提供的編程電壓、編程驗(yàn)證(programverify)電壓、讀取電壓及擦除電壓。區(qū)塊20中的電壓供應(yīng)器產(chǎn)生施加至選擇的字線以編程連接至已選擇的字線的存儲(chǔ)單元的脈沖編程序列中的編程脈沖(programpulse)以及編程脈沖后的各別的編程驗(yàn)證脈沖，脈沖編程序列遞增地增加編程脈沖的編程電壓。參照由圖3至6所示的實(shí)施例，對(duì)于寫入操作，不同的編程驗(yàn)證電壓位準(zhǔn)(例如vpv1、vpv2、vpv3)由用于編程驗(yàn)證脈沖的區(qū)塊20中的電壓供應(yīng)器產(chǎn)生，以設(shè)定閾值電壓范圍(例如320、330、340)中的閾值電壓，建立第一、第二、第三寫入操作中的第二邏輯值(例如“0”)。依據(jù)實(shí)施例，區(qū)塊20中的電壓供應(yīng)器可在一相同的編程電壓為第一寫入操作及第二寫入操作啟動(dòng)一脈沖編程序列，或者在第二寫入操作以比第一寫入操作高的編程電壓?jiǎn)?dòng)一脈沖編程序列。依據(jù)實(shí)施例，區(qū)塊20中的電壓供應(yīng)器以第一寫入操作后的第一寫入操作及第二寫入操作的相同電壓步階，或者第二寫入操作有比第一寫入操作高的電壓步階，遞增地增加脈沖編程序列中的編程脈沖的編程電壓。對(duì)于讀取操作，不同的讀取電壓位準(zhǔn)(例如vread1、vread2、vread3)由用于讀取脈沖的區(qū)塊20中的電壓供應(yīng)器產(chǎn)生，以讀取在第一、第二、第三寫入操作中被編程的存儲(chǔ)單元。控制器10可使用本領(lǐng)域已知的特定用途邏輯電路被執(zhí)行。在替代實(shí)施例中，控制器包括一通用處理器，通用處理器可在相同的集成電路上被執(zhí)行，集成電路執(zhí)行一計(jì)算器程序以控制裝置的操作。在其他實(shí)施例中，一特定用途邏輯電路及一通用處理器的組合可被利用以執(zhí)行控制邏輯電路。集成電路存儲(chǔ)器裝置(例如100)包括一每一存儲(chǔ)單元單一位的存儲(chǔ)單元組(例如在存儲(chǔ)器陣列60中)，以及耦接此每一存儲(chǔ)單元單一位的存儲(chǔ)單元組的一控制器(例如10)，控制器包括：通過(guò)設(shè)定一第一閾值電壓范圍中的閾值電壓的擦除操作，建立存儲(chǔ)單元中的單一位的一第一邏輯值的邏輯電路；在執(zhí)行擦除操作后，通過(guò)一第一寫入操作設(shè)定第一及第二邏輯值在單一位上的邏輯電路，包括包含編程組中第一選擇的存儲(chǔ)單元的第一寫入操作，以通過(guò)設(shè)定一第二閾值電壓范圍中的閾值電壓建立一第二邏輯值，第二閾值電壓范圍不同于第一閾值電壓范圍，以及保存一感測(cè)狀態(tài)參數(shù)以指示一第一讀取電壓；在執(zhí)行第一寫入操作后，通過(guò)一第二寫入操作設(shè)定第一及第二邏輯值在單一位的邏輯電路，第二寫入操作包括編程此組中第二選擇的存儲(chǔ)單元，以通過(guò)設(shè)定一第三閾值電壓范圍中的閾值電壓建立一第二邏輯值，第三閾值電壓范圍不同于第一和第二閾值電壓范圍，以及保存感測(cè)狀態(tài)參數(shù)以指出一第二讀取電壓；在第一及第二寫入操作被執(zhí)行的次數(shù)達(dá)到寫入存儲(chǔ)單元組的臨界數(shù)量后，執(zhí)行擦除操作的邏輯電路；以及執(zhí)行一讀取操作的邏輯電路，讀取操作包括施加第一及第二讀取電壓兩者中已選擇之一。可被延伸至多于兩個(gè)寫入操作的邏輯電路如下述的實(shí)施例說(shuō)明。感測(cè)狀態(tài)參數(shù)可被保存于一芯片內(nèi)(on-chip)感測(cè)狀態(tài)參數(shù)表(例如10a)、一芯片外(off-chip)感測(cè)狀態(tài)參數(shù)表或兩者之中。如圖1的實(shí)施例所示，感測(cè)狀態(tài)參數(shù)可被保存在集成電路100中的一芯片內(nèi)感測(cè)狀態(tài)參數(shù)表10a中，以指出一讀取電壓，在此讀取電壓以感測(cè)一組存儲(chǔ)單元中的存儲(chǔ)單元的一存儲(chǔ)單元邏輯值?？刂破?0連接至感測(cè)狀態(tài)參數(shù)表10a，且可對(duì)不同組的存儲(chǔ)單元存取及更新儲(chǔ)存在感測(cè)狀態(tài)參數(shù)表10a中的感測(cè)狀態(tài)參數(shù)?？刂破?0可包括以相似于存儲(chǔ)單元組上的第一及第二寫入操作的方式執(zhí)行更多寫入操作的邏輯電路，以及在包括達(dá)成用于存儲(chǔ)單元組的一臨界數(shù)量的第一及第二寫入操作的一些寫入操作之后擦除存儲(chǔ)單元組的邏輯電路。在存儲(chǔ)單元組被擦除后，控制器10可包括設(shè)定感測(cè)狀態(tài)參數(shù)以指示感測(cè)存儲(chǔ)單元邏輯值的第一讀取電壓的邏輯電路。在一擦除操作，已被執(zhí)行在存儲(chǔ)單元組上的一些寫入操作也可被保存在感測(cè)狀態(tài)參數(shù)表之中。舉例來(lái)說(shuō)，寫入存儲(chǔ)單元組的臨界數(shù)量是8，指示存儲(chǔ)單元組在一擦除操作后可被寫入8次，隨后只有三個(gè)位被要求用于保持對(duì)于一組的寫入操作的數(shù)量，所以存儲(chǔ)器開銷(memoryoverhead)是輕微的。存儲(chǔ)器陣列60可包括用以每一存儲(chǔ)單元儲(chǔ)存單一位的電荷捕捉存儲(chǔ)單元，通過(guò)對(duì)應(yīng)于儲(chǔ)存電荷數(shù)量的多個(gè)編程位準(zhǔn)的建立，依次建立存儲(chǔ)單元閾值電壓vt。在其他實(shí)施例中，存儲(chǔ)單元可包括可編程電阻存儲(chǔ)單元(programmableresistancememorycell)，通過(guò)對(duì)應(yīng)于電阻量的多層編程層級(jí)的建立，用于每一存儲(chǔ)單元單一位。本文敘述是基于電荷捕捉存儲(chǔ)單元的使用，例如浮動(dòng)?xùn)艠O閃存(floatinggateflashmemory)以及介電電荷捕捉閃存(dielectricchargetrappingflashmemory)。本技術(shù)可與其他存儲(chǔ)單元技術(shù)一同使用。圖2繪示一用于先前技術(shù)中的一次擦除、一次寫入編程程序，以編程每一存儲(chǔ)單元單一位的存儲(chǔ)器。第一線211代表在一存儲(chǔ)單元區(qū)塊上的一擦除操作，設(shè)定區(qū)塊中的所有存儲(chǔ)單元為一較低的閾值電壓范圍220。此擦除操作可使用一擦除驗(yàn)證vev電壓執(zhí)行。對(duì)于具有單一位準(zhǔn)的存儲(chǔ)單元，一ispp程序如第二線212所示的被使用。在ispp程序中，編程驗(yàn)證位準(zhǔn)vpv被設(shè)定以建議一較高臨界范圍223。一旦一存儲(chǔ)單元被編程至較高的臨界范圍，只要通過(guò)在整個(gè)區(qū)塊上執(zhí)行一區(qū)塊擦除操作，存儲(chǔ)單元可被改變回較低的閾值電壓范圍。然而，高密度閃存的一普遍問題是存儲(chǔ)單元區(qū)塊的尺寸通常是非常大的。這是不方便的，當(dāng)每次需要一完整區(qū)塊的擦除操作，區(qū)塊中已被編程為“0”的單一存儲(chǔ)單元需要被改變回“1”。當(dāng)閃存的密度提升，堆疊中的層數(shù)增多，導(dǎo)致較大的區(qū)塊尺寸及在擦除操作中的更多不方便。第三線213代表存儲(chǔ)單元區(qū)塊上的一隨后的擦除操作，設(shè)定區(qū)塊中的所有存儲(chǔ)單元為較低的閾值電壓范圍220。此擦除操作可利用擦除驗(yàn)證vev電壓執(zhí)行。一ispp程序如第四線214所示的被使用。在ispp程序中，編程驗(yàn)證位準(zhǔn)vpv被設(shè)定以建立一較高的臨界范圍223。由于存儲(chǔ)單元區(qū)塊的尺寸通常是非常大的，當(dāng)每次需要區(qū)塊的預(yù)先擦除，區(qū)塊中的已被編程至較高的閾值電壓范圍的單一存儲(chǔ)單元需要被改變回較低的閾值電壓范圍，是不方便的。圖3繪示一用以編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、多次寫入編程程序的一實(shí)施例。第一實(shí)施例可被稱為一個(gè)完整的編程電壓范圍實(shí)施例。這個(gè)標(biāo)記的實(shí)施例不意味著處理上的任何限制。如圖3的最上列所示，存儲(chǔ)單元組被擦除，通過(guò)設(shè)定第一閾值電壓范圍310中的閾值電壓，在此組的存儲(chǔ)單元中建立一第一邏輯值(例如“1”)。如圖3的第二列所示的一第一寫入操作，在此組存儲(chǔ)單元被擦除后，包括編程此組中第一選擇的存儲(chǔ)單元，通過(guò)設(shè)定第二閾值電壓范圍320中的閾值電壓以建立第二邏輯值(“0”)。第二閾值電壓范圍320不同于第一閾值電壓范圍310。雖然如圖3所示，兩相鄰的閾值電壓范圍(例如310及320、320及330、330及340)未彼此重疊，在實(shí)際執(zhí)行中，取決于一特定存儲(chǔ)器裝置中可用的閾值電壓范圍，兩相鄰的閾值電壓范圍可以是部份重疊。兩相鄰的閾值電壓范圍之間的這樣的重疊可代表存儲(chǔ)單元中的錯(cuò)誤(error)，以及讀取電壓(例如vread1、vread2、vread3)，可被設(shè)計(jì)以區(qū)分兩相鄰的閾值電壓范圍。一感測(cè)狀態(tài)參數(shù)被儲(chǔ)存以表示用以感測(cè)一存儲(chǔ)單元邏輯值的第一讀取電壓(例如vread1)，第一讀取電壓可位于第一閾值電壓范圍310及第二閾值電壓范圍320之間。舉例來(lái)說(shuō)，感測(cè)狀態(tài)參數(shù)可被儲(chǔ)存在如參考圖1的芯片內(nèi)感測(cè)狀態(tài)參數(shù)表10a中，以及/或如參考圖9中的存儲(chǔ)器技術(shù)裝置轉(zhuǎn)換層(memorytechnologydevicelayer，mtd)中，以及/或主機(jī)系統(tǒng)901中(圖9)。第一寫入操作包括使用第一閾值電壓范圍310及第二閾值電壓范圍320之間且高于第一讀取電壓(vread1)的一第一編程驗(yàn)證電壓(vpv1)，以設(shè)定第二閾值電壓范圍320中的閾值電壓。一數(shù)據(jù)設(shè)定(dataset)可被儲(chǔ)存于存儲(chǔ)器的一緩沖器中，以編程一組存儲(chǔ)單元，例如一存儲(chǔ)單元頁(yè)面。組中的每一存儲(chǔ)單元可包含引起(cause)多個(gè)閾值電壓范圍的電荷，包括的第一閾值電壓范圍及第二閾值電壓范圍。緩沖器可以是圖1所示的區(qū)塊80中的編程緩沖器。數(shù)據(jù)設(shè)定指示用于組中每一存儲(chǔ)單元的第一邏輯值(“1”)及第二邏輯值(“0”)之一。選擇的存儲(chǔ)單元由數(shù)據(jù)設(shè)定被表示為第二邏輯值。一單一位存儲(chǔ)單元可表示邏輯值“1”或“0”。本說(shuō)明書中的實(shí)施例中，第一邏輯值被敘述為邏輯值“1”以及第二邏輯值被敘述為邏輯值“0”?；蛘撸谝贿壿嬛当粩⑹鰹檫壿嬛怠?”以及第二邏輯值被敘述為邏輯值“1”。在第一寫入操作后，圖3的第三列所示的一第二寫入操作包括編程組中第二選擇的存儲(chǔ)單元，通過(guò)設(shè)定第三閾值電壓范圍330中的閾值電壓以建立第二邏輯值(“0”)。第三閾值電壓范圍330不同于第一閾值電壓范圍310及第二閾值電壓范圍320。感測(cè)狀態(tài)參數(shù)被儲(chǔ)存以表示感測(cè)存儲(chǔ)單元邏輯值的一第二讀取電壓(例如vread2)，第二讀取電壓可在第二閾值電壓范圍320及第三閾值電壓范圍330之間。在第二寫入操作后，第二閾值電壓范圍320代表第一邏輯值(例如“1”)。第二寫入操作包括使用第二閾值電壓范圍320及第三閾值電壓范圍330之間且高于第二讀取電壓(vread2)的一第二編程驗(yàn)證電壓(vpv2)以設(shè)定第三閾值電壓范圍330中的閾值電壓。在第二寫入操作后，在圖3的第四列所看到的第三寫入操作包括編程組中第三選擇的存儲(chǔ)單元，通過(guò)設(shè)定第四閾值電壓范圍340中的閾值電壓以建立第二邏輯值(“0”)。第四閾值電壓范圍340不同于第一閾值電壓范圍310、第二閾值電壓范圍320及第三閾值電壓范圍330。感測(cè)數(shù)據(jù)參數(shù)被儲(chǔ)存以表示一第三讀取電壓(例如vread3)，第三讀取電壓可在第三閾值電壓范圍330及第四閾值電壓范圍340之間。在第三寫入操作后，第三閾值電壓范圍330代表第一邏輯值(例如“1”)。第三寫入操作包括使用第三閾值電壓范圍330及第四閾值電壓范圍340之間且高于第三讀取電壓(vread3)的一第三編程驗(yàn)證電壓(vpv3)，以設(shè)定第四閾值電壓范圍340中的閾值電壓。在第二寫入操作后，表示第一邏輯值(“1”)的閾值電壓范圍(例如321)與第二閾值電壓范圍(例如320)重疊。在第三寫入操作后，表示第一邏輯值(“1”)的閾值電壓范圍(例如331)與第三閾值電壓范圍(例如330)重疊。參照?qǐng)D3，表1說(shuō)明第一實(shí)施例，以及使用5個(gè)存儲(chǔ)單元(存儲(chǔ)單元1-5)作為例子。表1如表1的實(shí)施例所示，在一擦除操作后，5個(gè)存儲(chǔ)單元都被設(shè)定為表示一第一邏輯值(例如“1”)的第一閾值電壓范圍310中的閾值電壓。在寫入邏輯值“0”至存儲(chǔ)單元2及存儲(chǔ)單元3的一第一寫入操作之后，存儲(chǔ)單元2及存儲(chǔ)單元3被設(shè)定為表示一第二邏輯值(例如“0”)的一第二閾值電壓范圍320中的閾值電壓(圖3)。存儲(chǔ)單元1、存儲(chǔ)單元4及存儲(chǔ)單元5維持在表示第一邏輯值(例如“1”)的第一閾值電壓范圍內(nèi)。在寫入邏輯值“0”至存儲(chǔ)單元3及存儲(chǔ)單元4的一第二寫入操作之后，存儲(chǔ)單元3及存儲(chǔ)單元4被設(shè)定為表示第二邏輯值(例如“0”)的一第三閾值電壓范圍330中的閾值電壓(圖3)。存儲(chǔ)單元1及存儲(chǔ)單元5維持在表示第一邏輯值(例如“1”)的第一閾值電壓范圍內(nèi)。存儲(chǔ)單元2維持在表示第一邏輯值(例如“1”)的第二閾值電壓范圍內(nèi)。在寫入邏輯值“0”至存儲(chǔ)單元4及存儲(chǔ)單元5的一第三寫入操作之后，存儲(chǔ)單元4及存儲(chǔ)單元5被設(shè)定為表示第二邏輯值(例如“0”)的一第四閾值電壓范圍340中的閾值電壓(圖3)。存儲(chǔ)單元1、存儲(chǔ)單元2及存儲(chǔ)單元3分別維持在表示第一邏輯值(例如“1”)的第一閾值電壓范圍、第二閾值電壓范圍及第三閾值電壓范圍內(nèi)。更多的寫入操作以相似于在組的存儲(chǔ)單元上的第一及第二寫入操作的方式被執(zhí)行，例如第三寫入操作。在包括第一及第二寫入操作的一些寫入操作達(dá)到寫入組存儲(chǔ)單元的一臨界數(shù)量之后，組存儲(chǔ)單元可被擦除，以及感測(cè)狀態(tài)可被設(shè)定以利用第一閾值電壓范圍及第二閾值電壓范圍之間的第一讀取電壓為存儲(chǔ)單元組設(shè)定存儲(chǔ)單元邏輯值。關(guān)于圖3描述的寫入操作包括施加一脈沖編程序列中的編程脈沖及編程脈沖后的各別編程驗(yàn)證脈沖，遞增地增加編程組中的存儲(chǔ)單元的編程脈沖的編程電壓。脈沖編程序列可以是一ispp(incrementalsteppulseprogramming)程序。ispp是一已知的技術(shù)，被敘述于“a3.3v32mbnandflashmemorywithincrementalsteppulseprogrammingscheme”，作者為suh等人，1995年發(fā)表在ieee國(guó)際固態(tài)電路研討會(huì)(intemationalsolid-statecircuitsconference)，頁(yè)數(shù)128-130。在圖3所示的第一實(shí)施例中，脈沖編程序列可以相同的編程電壓(例如14v)開始第一寫入操作、第二寫入操作、第三寫入操作。由于脈沖編程序列被結(jié)束在遞增地較高的編程電壓，從第一寫入操作至一最后的寫入操作，第二寫入操作的脈沖編程序列有比第一寫入操作的脈沖編程序列多的脈沖步階(pulsestep)，以及第三寫入操作的脈沖編程序列有比第二寫入操作的脈沖便程序列多的脈沖步階。舉例來(lái)說(shuō)，脈沖編程序列的編程電壓范圍可以從用于第一寫入操作的14v到18v(18v-14v＝4v)、用于第二寫入操作的14v到20v(20v-14v＝6v)，以及用于第三寫入操作的14v到20v(22v-14v＝8v)。因此，給予0.1v的一ispp步階，第一實(shí)施例需要高達(dá)40、60及80個(gè)編程脈沖以設(shè)定在第一、第二、第三寫入操作的各別閾值電壓范圍內(nèi)的閾值電壓。圖4繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一次擦除、多次寫入編程程序的一第二實(shí)施例。第二實(shí)施例可以被視為一自適應(yīng)編程電壓范圍的實(shí)施例。這個(gè)標(biāo)記的實(shí)施例不意味著處理上的任何限制。第一實(shí)施例的描述(圖3，表1)一般適用于圖4所示的的第二實(shí)施例。圖4中的相似元件具有圖3中相似的圖示標(biāo)號(hào)。圖4繪示的第二實(shí)施例不同于圖3繪示的第一實(shí)施例，在第二實(shí)施例中，脈沖編程序列在比第一寫入操作高的編程電壓開始第二寫入操作。在圖4所示的第二實(shí)施例中，脈沖編程序列在比第一寫入操作高的編程電壓開始第二寫入操作，在比第二寫入操作高的編程電壓開始第三寫入操作。舉例來(lái)說(shuō)，脈沖編程序列的編程變壓范圍可以是從用于第一寫入操作的14v至18v，從用于第二寫入操作的16v到20v，以及用于第三寫入操作的18v到20v。因此，脈沖編程序列可具有本質(zhì)上相同的編程電壓范圍(例如4v)，其窄于一完整的編程變壓范圍，例如第一實(shí)施例中第三寫入操作所示的8v。舉例來(lái)說(shuō)。給予0.1v的一ispp步階，需要高達(dá)40的編程脈沖設(shè)定第一、第二及第三寫入操作中任何一個(gè)閾值電壓范圍中的閾值電壓。因此，對(duì)于一給予的ispp步階，在第二實(shí)施例中需要較第一實(shí)施例中少的編程脈沖以設(shè)定存儲(chǔ)單元的閾值電壓范圍中的閾值電壓。因此，有著較少編程脈沖的第二實(shí)施例能夠縮短編程(寫入)延遲以及減少編程擾動(dòng)，換言之，尤其是對(duì)于通過(guò)電壓擾動(dòng)(passvoltagedisturbance)。一較低的編程擾動(dòng)可導(dǎo)致一較低的位誤差率(biterrorrate，ber)，以及在自調(diào)適編程電壓中的一固定數(shù)量的編程脈沖可完成編程擾動(dòng)的一個(gè)小變動(dòng)。圖5繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一一次擦除、多次寫入編程程序的一第三實(shí)施例。第三實(shí)施例可被稱為一可變閾值電壓范圍的實(shí)施例。這個(gè)標(biāo)記的實(shí)施例不意味著處理上的任何限制。第一實(shí)施例的描述(圖3，表1)一般適用于第三實(shí)施例。圖5中的相似元件具有圖3中相似的圖示標(biāo)號(hào)。圖5繪示的第三實(shí)施例不同于圖3繪示的第一實(shí)施例，在第三實(shí)施例中，比第一寫入操作大的電壓步階被用于第二寫入操作，以遞增地增加脈沖編程序列中編程脈沖的編程電壓。在圖5所示的第三實(shí)施例中，比第一寫入操作大的電壓步階被用于第二寫入操作中，以遞增地增加脈沖編程序列中編程脈沖的編程電壓。相似地，比第二寫入操作大的電壓步階被用于第三寫入操作中，以遞增地增加脈沖編程序列中編程脈沖的編程電壓。如本文所述，第一、第二、第三寫入操作是分別設(shè)定第二、第三及第四閾值電壓范圍(例如520、530、540)中的閾值電壓。如圖5的實(shí)施例所示，電壓步階是增加的，從第一寫入操作的0.2v，到第二寫入操作的0.3v，到第三寫入操作的0.4v。在第二寫入操作后，表示第一邏輯值(“1”)的一閾值電壓范圍(例如521)重疊于第二閾值電壓范圍(例如520)。在第三寫入操作后，表示第一邏輯值(“1”)的一閾值電壓范圍(例如531)重疊于第三閾值電壓范圍(例如530)。從第一寫入操作到后續(xù)的操作，當(dāng)更多寫入操作在存儲(chǔ)單元上被執(zhí)行，后續(xù)操作的閾值電壓范圍的寬度可被增加，因?yàn)檩^大的閾值電壓的范圍寬度可降低脈沖編程序列中的編程脈沖的所需數(shù)量，以及依次降低在低閾值電壓狀態(tài)中的存儲(chǔ)單元的擾動(dòng)。作為在脈沖編程序列中較大的電壓步階的結(jié)果，從第一寫入操作到后續(xù)的操作，寫入操作的閾值電壓范圍的寬度可被增加。舉例來(lái)說(shuō)，第二寫入操作的第三閾值電壓范圍(例如530)有一寬度(例如1.0v)，其大于第一寫入操作的第二閾值電壓范圍的一寬度(例如0.8v)。相似地，第三寫入操作的第四閾值電壓范圍(例如540)有一寬度(例如1.2v)，其大于第三閾值電壓范圍(例如530)的一寬度(例如1.0v)。較大的閾值電壓范圍的寬度可降低脈沖編程序列中的編程脈沖的所需數(shù)量。舉例來(lái)說(shuō)，若脈沖編程序列的編程電壓范圍是從14v至18v(18v-14v＝4v)用于第一寫入操作，從14v至20v(20v-14v＝6v)用于第二寫入操作，及從14v至22v(22v-14v＝8v)用于第三寫入操作，以及電壓步階是0.2v、0.3v及0.4v分別用于第一、第二及第三寫入操作，然后利用高達(dá)20個(gè)編程步階設(shè)定第一、第二及第三寫入操作中任何一個(gè)的閾值電壓范圍的閾值電壓。舉例來(lái)說(shuō)，ispp序列可被配置為高達(dá)4v/0.2v＝20個(gè)編程脈沖、6v/0.3v＝20個(gè)編程脈沖及8.v/0.4v＝20個(gè)編程脈沖，分別用于第一、第二及第三寫入操作。相比之下，第一實(shí)施例(圖3)中的第一、第二及第三寫入操作具有跟第三實(shí)施例(圖5)相同的編程電壓范圍(例如14v-18v、14v-20v、14v-22v)，但分別需要高達(dá)40、60及80個(gè)編程脈沖。因此，在第三實(shí)施例中需要較第一實(shí)施例中少的編程脈沖以設(shè)定用于存儲(chǔ)單元的閾值電壓范圍中的閾值電壓，以及在低閾值電壓狀態(tài)的存儲(chǔ)單元的擾動(dòng)可被降低。圖6繪示用于編程每一存儲(chǔ)單元單一位的存儲(chǔ)器的一一次擦除、多次寫入編程程序的一第四實(shí)施例。第四實(shí)施例可被視為一平行移動(dòng)(parallelshift)的實(shí)施例。這個(gè)標(biāo)記的實(shí)施例不意味著處理上的任何限制。第一實(shí)施例的描述(圖3)一般適用于第四實(shí)施例。圖6中的相似元件具有圖3中相似的圖示標(biāo)號(hào)。舉例來(lái)說(shuō)，脈沖編程序列的編程電壓范圍可以從用于第一寫入操作的14v到18v、用于第二寫入操作的14v到20v，以及用于第三寫入操作的16v到22v。給予0.1v的一ispp步階，高達(dá)40、60及60個(gè)編程脈沖以設(shè)定在第一、第二、第三寫入操作的各別閾值電壓范圍內(nèi)的閾值電壓。平行移動(dòng)的實(shí)施例描述首先編程具有第一閾值電壓范圍310中的閾值電壓的存儲(chǔ)單元組中的存儲(chǔ)單元，以設(shè)定在第二閾值電壓范圍320中它們的閾值電壓，以及接著編程組中第二選擇的存儲(chǔ)單元，以設(shè)定在第三閾值電壓范圍330中它們的閾值電壓，其中第二閾值電壓范圍320高于之前的驗(yàn)證電壓(例如vpv1)以及不同于第一閾值電壓范圍310。如圖6的實(shí)施例所示，第二寫入操作包括兩個(gè)階段。第一階段(例如621)是編程具有第一閾值電壓范圍310中的閾值電壓的組中的存儲(chǔ)單元，以設(shè)定他們的閾值電壓至第二閾值電壓范圍320。在第一階段后，第二階段(例如622)是編程選擇的存儲(chǔ)單元以設(shè)定它們的閾值電壓在第三閾值電壓范圍330中。第三寫入操作也包括兩個(gè)階段。第一階段(例如631)是編程具有第二閾值電壓范圍320中的閾值電壓的組中的存儲(chǔ)單元，以設(shè)定它們的閾值電壓至第三閾值電壓范圍330。在第一階段后，第二電壓(例如632)是編程選擇的存儲(chǔ)單元以設(shè)定它們的閾值電壓在第四閾值電壓范圍340中。因此，在第一寫入操作后，第一閾值電壓范圍310代表第一邏輯值(例如“1”)，以及第二閾值電壓范圍320代表第二邏輯值(例如“0”)。在第二寫入操作后，第二閾值電壓范圍320代表第一邏輯值(例如“1”)，以及第三閾值電壓范圍330代表第二邏輯值(例如“0”)。在第三寫入操作后，第三閾值電壓范圍330代表第一邏輯值(例如“1”)，以及第四閾值電壓范圍340代表第二邏輯值(例如“0”)。在第二寫入操作后的第二閾值電壓范圍可以不等于在第一寫入操作后的第二閾值電壓范圍。反而，在第一及第二寫入操作后的第二閾值電壓范圍大約在閾值電壓vt軸上的相同區(qū)域內(nèi)。在第一及第二寫入操作后的第二閾值電壓范圍的實(shí)際內(nèi)容將可能會(huì)有所不同。表2參考圖6敘述平行移動(dòng)的實(shí)施例，以及使用5個(gè)存儲(chǔ)單元(存儲(chǔ)單元1-5)作為例子。表2如表2的實(shí)施例所示，在一擦除操作后，所有的5個(gè)存儲(chǔ)單元被設(shè)定至第一閾值電壓范圍310中的閾值電壓(圖6)，表示一第一邏輯值(例如“1”)。在寫入邏輯值“0”至存儲(chǔ)單元2及存儲(chǔ)單元3的一第一寫入操作之后，存儲(chǔ)單元2及存儲(chǔ)單元3被設(shè)定至一第二閾值電壓范圍320中的閾值電壓，表示一第二邏輯值(例如“0”)。存儲(chǔ)單元1、存儲(chǔ)單元4及存儲(chǔ)單元5維持在表示第一邏輯值(例如“1”)的第一閾值電壓范圍中。用以寫入邏輯值“0”至記憶到3及存儲(chǔ)單元4的第二寫入操作包括階段1及階段2。在階段1后，存儲(chǔ)單元1、存儲(chǔ)單元4及存儲(chǔ)單元5被設(shè)定至表示第一邏輯值(例如“1”)的第二閾值電壓范圍320中的閾值電壓(圖6)。在階段2后，存儲(chǔ)單元3及存儲(chǔ)單元4被設(shè)定至表示第二邏輯值(例如“0”)的第三閾值電壓范圍330中的閾值電壓(圖6)。存儲(chǔ)單元1、存儲(chǔ)單元2及存儲(chǔ)單元5維持在表示第一邏輯值(例如“1”)的第二閾值電壓范圍中。用以寫入邏輯值“0”至記憶到4及存儲(chǔ)單元5的第三寫入操作包括階段1及階段2。在階段1后，存儲(chǔ)單元1、存儲(chǔ)單元2及存儲(chǔ)單元5被設(shè)定至表示第一邏輯值(例如“1”)的第三閾值電壓范圍330中的閾值電壓。在階段2后，存儲(chǔ)單元4及存儲(chǔ)單元5被設(shè)定至表示第二邏輯值(例如“0”)的第四閾值電壓范圍340中的閾值電壓(圖6)。存儲(chǔ)單元1、存儲(chǔ)單元2及存儲(chǔ)單元3維持在表示第一邏輯值(例如“1”)的第三閾值電壓范圍中。在平行移動(dòng)的實(shí)施例中，在每一寫入操作后，概念上，只有一個(gè)閾值電壓范圍表示第一邏輯值(例如“1”)，以及只有一其他閾值電壓范圍表示第二邏輯值(例如“0”)。舉例來(lái)說(shuō)，在第一寫入操作后，僅第一閾值電壓范圍310表示第一邏輯值(例如“1”)，以及僅第二閾值電壓范圍320表示第二邏輯值(例如“0”)。在第二寫入操作后，僅第二閾值電壓范圍320表示第一邏輯值(例如“1”)，以及僅第三閾值電壓范圍330表示第二邏輯值(例如“0”)。在第三寫入操作后，僅第三閾值電壓范圍330表示第一邏輯值(例如“1”)，以及僅第四閾值電壓范圍340表示第二邏輯值(例如“0”)。。相較之下，在第一、第二及第三實(shí)施例中，在每一寫入操作后，概念上，多于一個(gè)的閾值電壓范圍(例如310、320、330)可表示第一邏輯值(例如“1”)，而另一閾值電壓范圍表示第二邏輯值(例如“0”)。更具體地，在第一、第二及第三實(shí)施例中，表示第一邏輯值的閾值電壓范圍可包含圖3及圖4所示的閾值電壓范圍310、320及330，以及可包含圖5所示的范圍510、520及530。平行移動(dòng)的實(shí)施例可利用本文所述的用于編程及編程驗(yàn)證步驟的兩個(gè)頁(yè)面緩沖器(pagebuffer)而被執(zhí)行。一數(shù)據(jù)設(shè)定可被儲(chǔ)存于用于編程此組存儲(chǔ)單元的兩個(gè)頁(yè)面緩沖器中。在組中的每一存儲(chǔ)單元具有多個(gè)閾值電壓的范圍。兩個(gè)頁(yè)面緩沖器可以是圖1所示的區(qū)塊80中的編程緩沖器中的子電路(sub-circuit)。數(shù)據(jù)設(shè)定表示用于組中的每一存儲(chǔ)單元的第一邏輯值(“1”)及第二邏輯值(“0”)兩者之一。在一寫入操作中的第一步驟，例如上述的第二或第三寫入操作，可編程通過(guò)儲(chǔ)存在第一頁(yè)面緩沖器中的數(shù)據(jù)設(shè)定表示第一數(shù)據(jù)值(“1”)的多個(gè)存儲(chǔ)單元中的存儲(chǔ)單元。在一寫入操作中的第二步驟可編程通過(guò)儲(chǔ)存在第二頁(yè)面緩沖器中的數(shù)據(jù)設(shè)定表示第二數(shù)據(jù)值(“0”)的多個(gè)存儲(chǔ)單元中的存儲(chǔ)單元。圖7繪示在一擦除操作后，用以寫入一存儲(chǔ)單元組的一臨界數(shù)量的推導(dǎo)，其中這些存儲(chǔ)單元能夠編程至一寬的閾值電壓范圍。寫入可以進(jìn)行次數(shù)的數(shù)量取決于范圍的寬度，以及可被安全地編程及擦除的范圍的分割數(shù)量。如本文所述，在一些包括第一及第二寫入操作的寫入操作達(dá)到寫入存儲(chǔ)單元組的臨界數(shù)量后，存儲(chǔ)單元組可以被擦除。存儲(chǔ)單元組有多個(gè)閾值電壓范圍，包括一最低的閾值電壓范圍以及一最高的閾值電壓范圍，臨界數(shù)量可從下列公式導(dǎo)出：臨界數(shù)量＝(最高的范圍中的最小電壓-最低的范圍中的最大電壓)/(多個(gè)范圍中的范圍的平均范圍+多個(gè)范圍中的兩相鄰范圍之間的差值(margin))。如圖7所示，多個(gè)閾值電壓范圍(例如710至725)包括具有最大電壓(例如751)的一最低的閾值電壓范圍(例如710)以及具有最小電壓(例如752)的一最高的閾值電壓范圍。w1表示(最高的范圍中的最小電壓-最低的范圍中的最大電壓)。w2表示多個(gè)范圍中的范圍的一平均范圍。一差值在多個(gè)范圍中的兩相鄰范圍之間。舉例來(lái)說(shuō)，“最高的范圍中的最小電壓”＝4v，“最低的范圍中的最大電壓”＝-1v，差值＝0.2v，“平均范圍”＝0.8v，臨界數(shù)量可被導(dǎo)出為：(4v-(-1v))/(0.8v+0.2v)＝5。圖8是根據(jù)一實(shí)施例的一一次擦除、多次寫入程序的一簡(jiǎn)化流程圖。照慣例，當(dāng)一集成電路閃存裝置從一文件系統(tǒng)接收一要求(request)以寫入一數(shù)據(jù)設(shè)定至一存儲(chǔ)單元組，集成電路首先擦除存儲(chǔ)單元組中的所有存儲(chǔ)單元，以及隨后寫入數(shù)據(jù)設(shè)定至組中已擦除的存儲(chǔ)單元。一存儲(chǔ)單元組可以是一存儲(chǔ)單元頁(yè)面或一存儲(chǔ)單元區(qū)塊。在三維nand閃存結(jié)構(gòu)中，存儲(chǔ)器包括多個(gè)存儲(chǔ)單元頁(yè)面，以及為了本描述的目的，一個(gè)頁(yè)面可以被定義為可平行耦接一組n條位線及可被一組m條字線選擇的存儲(chǔ)單元。在此結(jié)構(gòu)中，一個(gè)頁(yè)面可被定義為包括在由單一ssl交換器選擇的半導(dǎo)體條帶的一堆疊中的存儲(chǔ)單元，其中每一條帶經(jīng)由階梯襯墊(stairsteppad)耦接一對(duì)應(yīng)的位線。一個(gè)頁(yè)面的定義以及應(yīng)用以存取一頁(yè)面的解碼可變化以適合一特定存儲(chǔ)器結(jié)構(gòu)。存儲(chǔ)器結(jié)構(gòu)可包括平行耦接此組n條位線的一頁(yè)面編程緩沖器以用于本文所述的編程及編程驗(yàn)證步驟中。在一實(shí)施例中，可以有四個(gè)平面的存儲(chǔ)單元，每頁(yè)面四條位線。在其他實(shí)施例中，可以是其他數(shù)量的平面。舉例來(lái)說(shuō)，可以是八個(gè)平面，有著八個(gè)偶數(shù)堆疊及八個(gè)奇數(shù)堆疊，使一存儲(chǔ)器區(qū)塊包括總共16個(gè)頁(yè)面，每頁(yè)八條位線。在本技術(shù)的一實(shí)施例中，一次擦除、多次寫入程序包含(involve)判斷在寫入數(shù)據(jù)設(shè)定至一組的存儲(chǔ)單元之前，是否執(zhí)行一擦除操作在存儲(chǔ)單元組上，以響應(yīng)寫入存儲(chǔ)單元組的一要求。如圖8的實(shí)施例所示，在步驟810，一集成電路(例如圖1的100)，舉例來(lái)說(shuō)，從一文件系統(tǒng)接收寫入一數(shù)據(jù)設(shè)定至存儲(chǔ)單元組的一要求。在步驟820，回顯請(qǐng)求，用于存儲(chǔ)單元組的一重寫計(jì)數(shù)遞增。集成電路(例如圖1的100)可具有多個(gè)存儲(chǔ)單元組，以及多個(gè)組的每一個(gè)可具有它自己的重寫計(jì)數(shù)。集成電路中每一組的存儲(chǔ)單元的重寫計(jì)數(shù)可儲(chǔ)存在芯片內(nèi)或集成電路中以及更新，例如在集成電路存儲(chǔ)器裝置100(圖1)中的感測(cè)狀態(tài)參數(shù)表10a中。另外地，每一組的存儲(chǔ)單元的重寫計(jì)數(shù)可被儲(chǔ)存在芯片外或集成電路100外部的一個(gè)位置以及被更新，例如在存儲(chǔ)器技術(shù)裝置層930(圖9)及/或文件系統(tǒng)901(圖9)中。在步驟830，判斷是否重寫計(jì)數(shù)達(dá)到組存儲(chǔ)單元的一重寫閾值。若重寫計(jì)數(shù)達(dá)到組存儲(chǔ)單元的重寫閾值(步驟830：是)，隨后在步驟840，擦除組存儲(chǔ)單元、復(fù)位組存儲(chǔ)單元的重寫計(jì)數(shù)，以及后續(xù)在步驟850，從文件系統(tǒng)寫入數(shù)據(jù)設(shè)定至組存儲(chǔ)單元。若重寫計(jì)數(shù)低于重寫閾值(步驟830：否)，隨后在步驟850，從文件系統(tǒng)寫入數(shù)據(jù)設(shè)定至組存儲(chǔ)單元，不擦除組存儲(chǔ)單元及不復(fù)位組存儲(chǔ)單元的重寫計(jì)數(shù)。在另一實(shí)施例中，當(dāng)重寫計(jì)數(shù)達(dá)到組存儲(chǔ)單元的重寫計(jì)數(shù)(步驟830：是)，要求所指示的數(shù)據(jù)設(shè)定可被寫入至具有較要求所指的組存儲(chǔ)器少的重寫計(jì)數(shù)的另一存儲(chǔ)單元組，以及另一存儲(chǔ)單元組的重寫計(jì)數(shù)可以被遞增。另一存儲(chǔ)單元組可與要求所指的存儲(chǔ)單元組在相同存儲(chǔ)器區(qū)塊中或不同存儲(chǔ)單元區(qū)塊中。在此另一實(shí)施例中，未立即擦除存儲(chǔ)單元組以及未立即復(fù)位存儲(chǔ)單元組。當(dāng)區(qū)塊中多于一個(gè)或所有存儲(chǔ)單元組的重寫計(jì)數(shù)已達(dá)到重寫閾值，存儲(chǔ)單元區(qū)塊可被擦除及區(qū)塊中的存儲(chǔ)單元組的重寫計(jì)數(shù)可被復(fù)位。因此，擦除周期的次數(shù)可被降低以及存儲(chǔ)器的耐久性可被改善。圖9是一范例存儲(chǔ)器管理系統(tǒng)900的一方塊圖，包括一文件系統(tǒng)(filesystem)901、閃存轉(zhuǎn)換層(flashtranslationlayer)920、存儲(chǔ)器技術(shù)裝置層(memorytechnologydevicelayer)930以及閃存芯片(flashmemorychip)940。文件系統(tǒng)901耦接于閃存轉(zhuǎn)換層920。閃存轉(zhuǎn)換層包括地址轉(zhuǎn)換器(addresstranslator)921、廢料收集器(garbagecollector)923以及磨耗平均器(wearleveler)920。閃存轉(zhuǎn)換層920耦接存儲(chǔ)器技術(shù)裝置層930。存儲(chǔ)器技術(shù)裝置層930是一硬件抽象層(hardwareabstractionlayer)，用于處理基本(primitive)操作，例如閃存芯片940的讀取、編程及擦除。存儲(chǔ)器技術(shù)裝置層930包括一擦除管理模塊(erasemanagementmodule)931，其包括一可重寫區(qū)塊表(rewritableblocktable)932。擦除管理模塊931耦接存儲(chǔ)器技術(shù)裝置層930中的讀取功能933、編程功能935及擦除功能937。存儲(chǔ)器技術(shù)裝置層930耦接閃存芯片940。存儲(chǔ)器技術(shù)裝置層930使閃存轉(zhuǎn)換層920能夠在閃存芯片的頂部上運(yùn)作，沒有閃存轉(zhuǎn)換層920的任何改變(modification)?？芍貙憛^(qū)塊表932是一數(shù)據(jù)結(jié)構(gòu)，維持閃存芯片940中的存儲(chǔ)單元組的重寫計(jì)數(shù)。一閃存芯片可包括存儲(chǔ)器組，其中一存儲(chǔ)器組可以是一存儲(chǔ)器頁(yè)面或一存儲(chǔ)器區(qū)塊。假設(shè)一存儲(chǔ)單元組在一擦除操作后可被重寫八次，只需要三個(gè)位以維持一組的一重寫計(jì)數(shù)，所以存儲(chǔ)器負(fù)擔(dān)是輕微的。如圖9的實(shí)施例所示，在一擦除操作后及在組909上的任何寫入操作之前，組909的重寫計(jì)數(shù)是0，以及組909已經(jīng)準(zhǔn)備好數(shù)據(jù)寫入(參照?qǐng)D3至6所示的第一寫入)。相似地，組910已經(jīng)被重寫七次，意思就是此組在最后的物理擦除之后已經(jīng)被重寫七次，以及組911已經(jīng)被重寫三次，意思就是此組在最后的物理擦除后已經(jīng)被重寫三次。存儲(chǔ)器管理系統(tǒng)900截獲來(lái)自上層，例如閃存轉(zhuǎn)換層920(ftl)，的所有操作，以及基于維持在可重寫區(qū)塊表932中的信息修改到底層閃存芯片940的讀取/寫入/擦除指令。舉例來(lái)說(shuō)，若由ftl接收的一指令是對(duì)組910的一擦除指令，系統(tǒng)900將發(fā)出一物理擦除命令至組910以及復(fù)位其重寫計(jì)數(shù)為0。這是因?yàn)榻M910已達(dá)到一重寫閾值，例如8。相反地，若從存儲(chǔ)器轉(zhuǎn)換層920發(fā)出一擦除指令至組909，系統(tǒng)900將不會(huì)發(fā)出一物理擦除指令至一閃存芯片中的組909，僅增加組909的重寫計(jì)數(shù)，由0至1，稱為虛擬擦除(virtualerase)。因此，當(dāng)一更大的重寫閾值可以被支持，更多的擦除操作可以被移除，因此閃存芯片的生命周期可被延長(zhǎng)以及閃存芯片的效能可被改善。再者，存儲(chǔ)單元組的一感測(cè)狀態(tài)參數(shù)可被儲(chǔ)存在控制且位于閃存芯片940外部的一控制器中，例如存儲(chǔ)器技術(shù)裝置層930，以指示讀取電壓，在此讀取電壓上感測(cè)組中的存儲(chǔ)單元的一存儲(chǔ)單元邏輯值。另外地，存儲(chǔ)單元組的一感測(cè)狀態(tài)參數(shù)可被儲(chǔ)存在一主機(jī)系統(tǒng)中，例如文件系統(tǒng)901，以指示一讀取電壓，在此讀取電壓上感測(cè)組中的存儲(chǔ)單元的一存儲(chǔ)單元邏輯值。編程操作的實(shí)施例已參照與一次擦除、多次寫入編程技術(shù)的變化一同使用的一三維nand閃存陣列架構(gòu)。三維nand閃存陣列結(jié)構(gòu)在2013年8月6日頒布的美國(guó)專利號(hào)8,503,213中描述，題為“memoryarchitectureof3darraywithalternatingmemorystringorientationandstringselectstructures”，其在此引入作為參考。三維nand閃存陣列結(jié)構(gòu)包括堆疊的存儲(chǔ)器結(jié)構(gòu)，致使陣列具有密集配置的多個(gè)存儲(chǔ)單元。操作可被調(diào)整以用于各種二維及三維存儲(chǔ)器結(jié)構(gòu)，以及迄今為止的存儲(chǔ)器結(jié)構(gòu)。再者，編程操作的實(shí)施例已參照閃存描述。操作也可被調(diào)整以用于其他存儲(chǔ)單元類型。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。當(dāng)前第1頁(yè)12當(dāng)前第1頁(yè)12