本申請要求2015年9月14日提交的申請?zhí)枮?0-2015-0129935的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用整體合并于此。
技術(shù)領(lǐng)域：
：本公開的各個實施例涉及一種電子器件，更具體而言，涉及一種半導(dǎo)體存儲器件及其操作方法。
背景技術(shù)：
：：半導(dǎo)體存儲器件是利用諸如Si(硅)、Ge(鍺)、GaAs(砷化鎵)、InP(磷化銦)等半導(dǎo)體實現(xiàn)的存儲器件。半導(dǎo)體存儲器件可以大致分為易失性存儲器件和非易失性存儲器件。易失性存儲器件是一旦斷電儲存的數(shù)據(jù)就被擦除的存儲器件。易失性存儲器件的例子包括SRAM(靜態(tài)RAM)、DRAM(動態(tài)RAM)和SDRAM(同步DRAM)。非易失性存儲器件是即使斷電時仍能保留儲存的數(shù)據(jù)的存儲器件。非易失性存儲器件的例子包括ROM(只讀取存儲器)、PROM(可編程ROM)、EPROM(電可編程ROM)、EEPROM(電可擦除可編程ROM)、閃存、PRAM(相變RAM)、MRAM(磁RAM)、RRAM(阻變RAM)和FRAM(鐵電RAM)。閃存器件可以分為NOR型閃存器件和NAND型閃存器件。附圖說明通過參照附圖詳細描述實施例，對于本領(lǐng)域技術(shù)人員，本公開的上述和其它特征及優(yōu)點將變得更加明顯，在附圖中：圖1是用于解釋根據(jù)本公開的一個實施例的半導(dǎo)體存儲器件的框圖；圖2是說明圖1的存儲單元陣列的一個實施例的框圖；圖3是用于描述根據(jù)本公開的存儲塊中所包括的存儲串的三維視圖；圖4是用于描述圖3中所示的存儲串的電路圖；圖5是用于描述根據(jù)本公開的一個實施例的編程操作的流程圖；圖6是用于描述根據(jù)本公開的一個實施例的施加編程電壓的方法的電壓波形圖；圖7是用于描述根據(jù)本公開的另一個實施例的施加編程電壓的方法的電壓波形圖；圖8是用于描述根據(jù)本公開的另一個實施例的施加編程電壓的方法的電壓波形圖；圖9是用于描述根據(jù)本公開的一個實施例的擦除操作的流程圖；圖10是用于描述根據(jù)本公開的一個實施例的施加擦除電壓的方法的電壓波形圖；圖11是用于描述根據(jù)本公開的另一個實施例的施加擦除電壓的方法的電壓波形圖；圖12是用于描述根據(jù)本公開的另一個實施例的施加擦除電壓的方法的電壓波形圖；圖13是用于描述根據(jù)本公開的一個實施例的半導(dǎo)體存儲器件的框圖；圖14是用于描述根據(jù)本公開的一個實施例的半導(dǎo)體存儲器件的框圖；圖15是說明包括圖1或圖13或圖14中的半導(dǎo)體存儲器件的存儲系統(tǒng)的框圖；圖16是說明圖15的存儲系統(tǒng)的應(yīng)用示例的框圖；以及圖17是說明包括參照圖16描述的存儲系統(tǒng)的計算系統(tǒng)的框圖。具體實施方式本公開的各個實施例針對提供一種半導(dǎo)體存儲器件及其操作方法，所述半導(dǎo)體存儲器件能改善編程操作期間存儲單元的閾值電壓分布。根據(jù)本公開的一個實施例，提供了一種半導(dǎo)體存儲器件，該半導(dǎo)體存儲器件包括：存儲單元陣列，包括多個存儲單元；外圍電路，被配置成執(zhí)行對存儲單元陣列的編程操作或擦除操作；以及控制邏輯，被配置成控制外圍電路，使得在編程操作的第一編程操作期間施加給存儲單元陣列的位線的第一編程容許電壓與在編程操作的第二編程操作期間施加的第二編程容許電壓彼此不同。根據(jù)本公開的另一個實施例，提供了一種半導(dǎo)體存儲器件的編程操作方法，所述方法包括：施加第一編程容許電壓給包括多個存儲單元的存儲單元陣列的一個或更多個位線；施加設(shè)定編程電壓給從存儲單元陣列的多個字線之中選中的字線；施加第二編程容許電壓給所述一個或更多個位線；以及繼續(xù)施加正常編程電壓給選中的字線。根據(jù)本公開的另一個實施例，提供了一種半導(dǎo)體存儲器件的擦除操作方法，所述方法包括：施加第一擦除控制電壓給包括多個存儲單元的存儲單元陣列的字線；施加設(shè)定擦除電壓給存儲單元陣列的源極線；施加第二擦除控制電壓給字線；以及繼續(xù)施加正常擦除電壓給源極線。根據(jù)本公開的另一個實施例，提供了一種半導(dǎo)體存儲器件，該半導(dǎo)體存儲器件包括：存儲單元陣列，包括多個存儲單元；外圍電路，被配置成執(zhí)行對存儲單元陣列的編程操作和擦除操作；以及控制邏輯，被配置成根據(jù)半導(dǎo)體存儲器件的當(dāng)前溫度與預(yù)定溫度之間的差，來控制外圍電路調(diào)節(jié)在編程操作的第一編程操作期間施加給存儲單元陣列的設(shè)定編程電壓的電勢電平或施加時間。根據(jù)本公開的另一個實施例，提供了一種半導(dǎo)體存儲器件，該半導(dǎo)體存儲器件包括：存儲單元陣列，包括多個存儲單元；外圍電路，被配置成執(zhí)行對存儲單元陣列的編程操作和擦除操作；以及控制邏輯，被配置成根據(jù)半導(dǎo)體存儲器件的編程/擦除循環(huán)的當(dāng)前計數(shù)與編程/擦除循環(huán)的預(yù)定計數(shù)之間的差，來控制外圍電路調(diào)節(jié)在編程操作的第一編程操作期間施加給存儲單元陣列的設(shè)定編程電壓的電勢電平或施加時間。根據(jù)本公開的各種之前提及的實施例，在半導(dǎo)體存儲器件的編程操作期間，可以通過調(diào)節(jié)初始編程電壓和位線電勢電平來將半導(dǎo)體存儲器件的閾值電壓編程得均勻。在下文，將參照附圖更加詳細地描述實施例。在本文中參照作為實施例(和中間結(jié)構(gòu))的示意圖示的截面圖來描述實施例。如此，可以預(yù)期由于例如制造技術(shù)和/或容差而導(dǎo)致的圖示形狀的改變。因此，實施例不應(yīng)當(dāng)被理解為限于本文中所示出的特定形狀或區(qū)域，而是可以包括由于例如制造導(dǎo)致的形狀上的差異。在附圖中，為了清楚，可以對層和區(qū)域的長度和尺寸進行夸大。相同的附圖標(biāo)記在附圖中表示相同的元件。諸如“第一”和“第二”的術(shù)語可以用來描述各種部件，但是這些術(shù)語不應(yīng)限制所述各種部件。這些術(shù)語僅僅是用于將一個部件與另一個部件區(qū)分開來的目的。例如，在不脫離本公開的精神和范圍的情況下，第一部件可以稱為第二部件，而第二部件可以稱為第一部件，諸如此類。另外，“和/或”可以包括提到的部件中的任一個或組合。另外，“連接/訪問”表示一個部件直接連接到另一個部件或被另一個部件直接訪問，或者間接連接到另一個部件或被另一個部件間接訪問。在本說明書中，只要在句中沒有另外明確提及，則單數(shù)形式可以包括復(fù)數(shù)形式。另外，本說明書中所使用的“包括/包含”或“包括有/包含有”表示存在或增加一個或更多個部件、步驟、操作和元件。另外，除非另外定義，否則本說明書中所使用的包括技術(shù)術(shù)語和科學(xué)術(shù)語的所有術(shù)語具有與相關(guān)領(lǐng)域技術(shù)人員所通常理解的意義相同的意義。在通用詞典中定義的術(shù)語應(yīng)理解為具有與相關(guān)技術(shù)背景下所解釋的意義相同的意義，且除非在本說明書中另外明確定義，否則不應(yīng)解釋為具有理想的意義或過于形式主義的意義。圖1是用于解釋根據(jù)本公開的半導(dǎo)體存儲器件的框圖。參見圖1，半導(dǎo)體存儲器件100包括存儲單元陣列110、地址解碼器120、讀寫電路130、控制邏輯140和電壓發(fā)生器150。存儲單元陣列110包括多個存儲塊(BLK1至BLKz)。多個存儲塊(BLK1至BLKz)經(jīng)由字線(WL)連接到地址解碼器120。多個存儲塊(BLK1至BLKz)經(jīng)由位線(BL1至BLm)連接到讀寫電路130。多個存儲塊(BLK1至BLKz)中的每個包括多個存儲單元。在一個實施例中，所述多個存儲單元可以是非易失性存儲單元，更具體地說，所述多個存儲單元可以是基于電荷捕獲器件的非易失性存儲單元。在所述多個存儲單元之中，連接到相同字線的存儲單元被定義為一個頁。即，存儲單元陣列110包括多個頁。另外，存儲單元陣列110的所述多個存儲塊(BLK1至BLKz)中的每個包括多個串。所述多個串中的每個串包括串聯(lián)連接在位線與源極線之間的漏極選擇晶體管、多個存儲單元和源極選擇晶體管。地址解碼器120、讀寫電路130和電壓發(fā)生器150作為驅(qū)動存儲單元陣列110的外圍電路180來操作。地址解碼器120經(jīng)由字線(WL)連接到存儲單元陣列110。地址解碼器120被配置成響應(yīng)于從控制邏輯140輸出的控制信號(AD_signals)而操作。地址解碼器120經(jīng)由半導(dǎo)體存儲器件100內(nèi)部的輸入/輸出緩沖器(未示出)來接收地址(ADDR)。在施加編程電壓的操作期間，地址解碼器120向存儲單元陣列110的多個字線(WL)施加在電壓發(fā)生器150中產(chǎn)生的設(shè)定編程電壓(Vpgm1)、包括第一正常編程電壓和第二正常編程電壓的正常編程電壓(Vpgm2)以及通過電壓(Vpass)。另外，在驗證編程的操作期間，地址解碼器120向存儲單元陣列110的多個字線(WL)施加在電壓發(fā)生器150中產(chǎn)生的驗證電壓(Vverify)和通過電壓(Vpass)。另外，在擦除操作期間，地址解碼器120向存儲單元陣列110的多個字線(WL)施加在電壓發(fā)生器150中產(chǎn)生的第一擦除控制電壓(Vset1)或第二擦除控制電壓(Vset2)。半導(dǎo)體存儲器件100的編程操作以頁為單位來執(zhí)行。針對編程操作的請求所接收的地址(ADDR)包括塊地址、線地址和行地址。地址解碼器120根據(jù)塊地址和線地址來 選擇一個存儲塊和一個字線。行地址(Yi)通過地址解碼器120來解碼且被提供給讀寫電路130?？梢砸源鎯K為單位來執(zhí)行半導(dǎo)體存儲器件100的擦除操作。針對擦除操作的請求所接收的地址(ADDR)包括塊地址，且地址解碼器120根據(jù)塊地址來選擇至少一個存儲塊。地址解碼器120可以包括塊解碼器、線解碼器、行解碼器和地址緩沖器。讀寫電路130包括多個頁緩沖器(PB1至PBm)。所述多個頁緩沖器(PB1至PBm)經(jīng)由位線(BL1至BLm)連接到存儲單元陣列110。所述多個頁緩沖器(PB1至PBm)中的每個暫時儲存在編程操作期間輸入的數(shù)據(jù)(DATA)，并且根據(jù)暫時儲存的數(shù)據(jù)來控制每個對應(yīng)位線(BL1至BLm)的電勢。另外，讀寫電路130通過將用于第一編程操作的第一編程容許電壓和用于第二編程操作的第二編程容許電壓設(shè)置為彼此不同，來控制位線(BL1至BLm)中的一個或更多個的電勢。例如，可以將第一編程容許電壓設(shè)置為具有比第二編程容許電壓低的電勢，其中第一編程操作將在第二編程操作之前執(zhí)行。讀寫電路130響應(yīng)于從控制邏輯140輸出的控制信號(PB_signals)而操作?？刂七壿?40連接到地址解碼器120、讀寫電路130和電壓發(fā)生器150?？刂七壿?40經(jīng)由半導(dǎo)體存儲器件100的輸入/輸出緩沖器(未示出)來接收命令(CMD)?？刂七壿?40被配置成響應(yīng)于命令(CMD)來控制半導(dǎo)體存儲器件100的總體操作?？刂七壿?40控制讀寫電路130，使得在第一編程操作期間施加給位線(BL1至BLm)中的一個或更多個位線的編程容許電壓低于在第二編程操作期間施加給位線(BL1至BLm)中的一個或更多個位線的編程容許電壓。另外，控制邏輯140控制電壓發(fā)生器150，使得在第一編程操作期間產(chǎn)生且被施加給字線(WL)的設(shè)定編程電壓(Vpm1)具有比施加給第二編程操作的字線(WL)的第一正常編程操作(Vpgm2)更高的電勢電平或更長的施加時間中的一種或更多種。另外，控制邏輯140控制電壓發(fā)生器150，使得在擦除操作的第一擦除操作期間施加給字線(WL)的第一擦除控制電壓(Vset1)低于在第二擦除操作期間施加給字線(WL)的第二擦除控制電壓(Vset2)。控制邏輯140控制電壓發(fā)生器150，使得在第一擦除操作期間施加給存儲單元陣列110的源極線的設(shè)定擦除電壓(Verase1)具有比施加給存儲單元陣列110的源極線(SL)的第二擦除操作中的第一正常擦除電壓(Verase2)更高的電勢電平或更長的施加時間中的至少一種。電壓發(fā)生器150響應(yīng)于從控制邏輯140輸出的控制信號(VG_signals)而操作。電壓發(fā)生器150在編程操作期間產(chǎn)生設(shè)定編程電壓(Vpgm1)、正常編程電壓(Vpgm2)、驗證電壓(Vverify)和通過電壓(Vpass)，但是在編程操作的第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)具有比第二編程操作的第一正常編程電壓(Vpgm2)更高的電勢電平或更長的施加時間中的至少一種。另外，電壓發(fā)生器150在擦除操作期間根據(jù)控制邏輯140的控制來產(chǎn)生設(shè)定擦除電壓(Verase1)和正常擦除電壓(Verase2)。在擦除操作期間產(chǎn)生的設(shè)定擦除電壓(Verase1)和正常擦除電壓(Verase2)經(jīng)由存儲單元陣列110的源極線而被提供給在多個存儲塊(BLK1至BLKz)之中選擇的存儲塊。電壓發(fā)生器150在擦除操作的第一擦除操作期間產(chǎn)生設(shè)定擦除電壓(Verase1)，使得設(shè)定擦除電壓(Verase1)具有比第二擦除操作的第一正常擦除電壓(Verase2)更高的電勢電平或更長的施加時間中的至少一種。圖2是說明圖1的存儲單元陣列110的一個實施例的框圖。參見圖2，存儲單元陣列110包括多個存儲塊(BLK1至BLKz)。每個存儲塊具有三維結(jié)構(gòu)。每個存儲塊包括沉積在襯底的頂部上的多個存儲單元。這種多個存儲單元沿+X方向、+Y方向和+Z方向布置。將參照圖3和圖4更詳細地描述每個存儲塊的結(jié)構(gòu)。圖3是根據(jù)本公開的用于描述存儲塊中所包括的存儲串的三維視圖。圖4是用于描述該存儲串的電路圖。參見圖3和圖4，在半導(dǎo)體襯底上形成源極線(SL)。在源極線(SL)上形成垂直溝道層(SP)。垂直溝道層(SP)的上部連接到位線(BL)。垂直溝道層(SP)可以由多晶硅制成。形成多個導(dǎo)電膜(SGS、WL0至WLn、SGD)以在不同高度覆蓋垂直溝道層(SP)。在垂直溝道層(SP)的表面上，形成包括電荷儲存膜的多層膜(未示出)，且所述多層膜還設(shè)置在垂直溝道層(SP)與導(dǎo)電膜(SGS、WL0至WLn、SGD)之間。多層膜可以被形成為順序地層疊了氧化物膜、氮化物膜和氧化物膜的ONO結(jié)構(gòu)。最下方的導(dǎo)電膜成為源極選擇線(或第一選擇線)(SGS)，以及最上方的導(dǎo)電膜成為漏極選擇線(或第二選擇線)(SGD)。選擇線(SGS、SGD)之間的導(dǎo)電膜成為字線(WL0至WLn)。換言之，在半導(dǎo)體襯底上形成多層的導(dǎo)電膜(SGS、WL0至WLn、SGD)，且穿通導(dǎo)電膜(SGS、WL0至WLn、SGD)的垂直溝道層(SP)垂直連接在位線(BL)與形成于半導(dǎo)體襯底上的源極線(SL)之間。在最上方的導(dǎo)電膜(SGD)覆蓋垂直溝道層(SP)的地方形成漏極選擇晶體管(SDT)，以及在最下方的導(dǎo)電膜(SGS)覆蓋垂直溝道層(SP)的地方形成源極選擇晶體管(SST)。 另外，在中間導(dǎo)電膜(WL0至WLn)覆蓋垂直溝道層(SP)的地方形成存儲單元(C0至Cn)。通過前述結(jié)構(gòu)，存儲串包括垂直連接到襯底的源極選擇晶體管(SST)、在源極線(SL)與位線(BL)之間的存儲單元(C0至Cn)和漏極選擇晶體管(SDT)。源極選擇晶體管(SST)根據(jù)施加給第一選擇線(SGS)的第一選擇信號而將存儲單元(C0至Cn)電連接到源極線(SL)。漏極選擇晶體管(SDT)根據(jù)施加給第二選擇線(SGD)的第二選擇信號而將存儲單元(C0至Cn)電連接到位線(BL)。圖5是用于描述根據(jù)本公開的一個實施例的編程操作的流程圖。圖6是用于描述根據(jù)本公開的一個實施例的施加編程電壓的方法的電壓波形圖。圖7是用于描述根據(jù)本公開的另一個實施例的施加編程電壓的方法的電壓波形圖。圖8是用于描述根據(jù)本公開的另一個實施例的施加編程電壓的方法的電壓波形圖。參見圖1至圖8，將描述根據(jù)本公開的半導(dǎo)體存儲器件的編程操作方法。根據(jù)本公開的一個實施例的半導(dǎo)體存儲器件的編程操作可以包括第一編程操作和第二編程操作。第一編程操作包括設(shè)置位線電壓的步驟(S510)、施加設(shè)定編程電壓的步驟(S520)以及驗證編程的步驟(S530)。1)設(shè)置位線電壓(S510)當(dāng)與編程操作相關(guān)聯(lián)的命令(CMD)輸入時，控制邏輯140控制讀寫電路130來暫時儲存輸入到多個頁緩沖器(PB1至PBm)的程序數(shù)據(jù)(DATA)。多個頁緩沖器(PB1至PBm)根據(jù)暫時儲存的程序數(shù)據(jù)(DATA)來控制對應(yīng)位線的電勢電平。即，多個頁緩沖器(PB1至PBm)根據(jù)暫時儲存的編程電壓(DATA)來施加編程禁止電壓或編程容許電壓給對應(yīng)的位線。第一編程操作中使用的編程容許電壓定義為A。第一編程操作中使用的編程容許電壓(A)具有比稍后要解釋的第二編程操作中使用的編程容許電壓(B)低的電勢電平。編程容許電壓(A)可以是負電壓。2)施加設(shè)定編程電壓(S520)控制邏輯140控制電壓發(fā)生器150產(chǎn)生設(shè)定編程電壓(Vpgm)。地址解碼器120將由電壓發(fā)生器150所產(chǎn)生的設(shè)定編程電壓(Vpgm1)施加給多個字線(WL)之中的選 中的字線。如圖6中所示，在第一編程操作期間施加給選中字線的設(shè)定編程電壓(Vpgm1)可以具有比在第二編程操作期間施加的第一次出現(xiàn)的第一正常編程電壓(Vpgm2)高的電勢電平。另外，如圖7中所示，在第一編程操作期間施加的設(shè)定編程電壓(Vpgm1)的施加時間(D)可以比在第二編程操作期間施加的第一正常編程電壓(Vpgm2)的施加時間(C)長。如圖8中所示，可以改變在第一編程操作期間施加的設(shè)定編程電壓(Vpgm1)的電勢電平和施加時間，使得設(shè)定編程電壓(Vpgm1)具有比在第二編程操作期間施加的第一正常編程電壓(Vpgm2)高的電勢電平和長的施加時間中的至少一種。在施加設(shè)定編程電壓(Vpgm1)給選中字線的同時，施加通過電壓(Vpass)給其余的未選中字線。3)驗證編程(S530)當(dāng)設(shè)定編程電壓的施加(S520)完成時，控制邏輯140控制電壓發(fā)生器150來產(chǎn)生驗證電壓(Vverify)。地址解碼器120將由電壓發(fā)生器150所產(chǎn)生的驗證電壓(Vverify)施加給多個字線(WL)之中的選中的字線。在驗證電壓(Vverify)被施加時，多個頁緩沖器(PB1至PBm)感測對應(yīng)位線(BL1至BLm)的電勢電平并執(zhí)行驗證操作。在施加驗證電壓(Vverify)給選中字線的同時，施加通過電壓(Vpass)給其余的未選中字線。第二編程操作包括設(shè)置位線電壓的步驟(S540)、施加正常編程電壓的步驟(S550)、驗證編程的步驟(S560)以及增加正常編程電壓的步驟(S570)。4)設(shè)置位線電壓(S540)當(dāng)前述的第一編程操作的驗證編程的步驟(S530)的結(jié)果被確定為失敗時，多個頁緩沖器(PB1至PBm)根據(jù)暫時儲存的程序數(shù)據(jù)(DATA)來控制對應(yīng)位線的電勢電平。即，多個頁緩沖器(PB1至PBm)中的每個根據(jù)暫時儲存的程序數(shù)據(jù)(DATA)來施加編程禁止電壓或編程容許電壓給對應(yīng)的位線。第二編程操作中使用的編程容許電壓被定義為B。第二編程操作中使用的編程容許電壓(B)具有比前述第一編程操作中使用的編 程容許電壓(A)高的電勢電平。5)施加正常編程電壓(S550)控制邏輯140控制電壓發(fā)生器150產(chǎn)生正常編程電壓(Vpgm2)。地址解碼器120將電壓發(fā)生器150所產(chǎn)生的正常編程電壓(Vpgm2)施加給多個字線(WL)之中的選中的字線。這里，產(chǎn)生的正常編程電壓(Vpgm2)可以具有比在第一編程操作期間施加給選中字線的設(shè)定編程電壓(Vpgm1)低的電勢電平或短的電壓施加時間。在施加正常編程電壓(Vpgm2)給選中字線的同時，施加通過電壓(Vpass)給其余的未選中字線。6)驗證編程(S560)當(dāng)前述施加正常編程電壓的步驟(S550)完成時，控制邏輯140控制電壓發(fā)生器150產(chǎn)生驗證電壓(Vverify)。地址解碼器120將電壓發(fā)生器150所產(chǎn)生的驗證電壓(Vverify)施加給多個字線(WL)之中的選中字線。在驗證電壓(Vverify)被施加時，多個頁緩沖器(PB1至PBm)感測對應(yīng)位線(BL1至BLm)的電勢電平并執(zhí)行驗證操作。在施加驗證電壓(Vverify)給選中字線的同時，施加通過電壓(Vpass)給其余的未選中字線。7)增加正常編程電壓(S570)當(dāng)前述驗證編程的步驟(S560)的結(jié)果被確定為失敗時，控制邏輯140設(shè)置新的正常編程電壓(Vpgm2)，所述新的正常編程電壓比之前的施加正常編程電壓的步驟(S550)中使用的正常編程電壓(Vpgm2)增加了階躍電壓(Vstep)那么多，并且控制邏輯140控制外圍電路180來從前述施加正常編程電壓的步驟(S550)開始重新執(zhí)行。如此，可以繼續(xù)地施加正常編程電壓(Vpgm2)給多個字線(WL)之中的選中字線。在本公開的實施例中，雖然作為示例而解釋了施加設(shè)定編程電壓和驗證編程的操作在第一編程操作期間執(zhí)行一次，但是施加設(shè)定編程電壓和驗證編程的操作可以如圖8中所述那樣執(zhí)行兩次或更多次。如所述的，在本公開的實施例中，在編程操作期間第一編程操作在第二編程操作之前執(zhí)行，且在第一編程操作期間施加給位線的編程容許電壓的電勢電平被調(diào)節(jié)成比在第二編程操作期間施加給位線的編程容許電壓的電勢電平低。因此，在第一編程操作期間， 可以在存儲單元中儲存大量的電荷。那么，當(dāng)用增量階躍脈沖編程(IncrementStepPulseProgram，ISPP)方法來執(zhí)行第二編程操作時，即使在第二編程操作的初始編程電壓施加期間有少量的電荷隧穿到存儲單元，存儲單元的閾值電壓分布仍可以通過在第一編程操作期間儲存在存儲單元中的電荷而改善。另外，在第一編程操作之后具有較寬分布的存儲單元閾值電壓分布將通過使用ISPP方法的第二編程操作而具有較窄的閾值電壓分布。圖9是用于解釋根據(jù)本公開的一個實施例的擦除操作的流程圖。圖10是用于描述根據(jù)本公開的一個實施例的施加擦除電壓的方法的波形圖。圖11是用于描述根據(jù)本公開的另一個實施例的施加擦除電壓的方法的電壓波形圖。圖12是用于描述根據(jù)本公開的另一個實施例的施加擦除電壓的方法的電壓波形圖。在下文中，將參照圖1至圖4和圖9至圖12解釋根據(jù)本公開的一個實施例的半導(dǎo)體存儲器件的擦除方法。根據(jù)本公開的一個實施例的半導(dǎo)體存儲器件的擦除操作可以分成第一擦除操作和第二擦除操作。第一擦除操作包括設(shè)置字線電壓的步驟(S910)、施加設(shè)定擦除電壓的步驟(S920)以及驗證擦除的步驟(S930)。1)設(shè)置字線電壓(S910)當(dāng)從控制邏輯140的外部輸入用于擦除操作的命令(CMD)時，控制邏輯140將在擦除電壓施加操作期間施加給選中的存儲塊的字線(WL)的電壓設(shè)置為第一擦除控制電壓(Vset1)。期望的是，第一擦除控制電壓(Vset1)具有比第二擦除控制電壓(Vset2)低的電勢電平。第二擦除控制電壓(Vset2)可以在稍后將解釋的第二擦除操作期間的正常擦除電壓施加操作期間使用。這里，第一擦除控制電壓(Vset1)可以是負電壓。2)施加設(shè)定擦除電壓(S920)控制邏輯140控制電壓發(fā)生器150產(chǎn)生設(shè)定擦除電壓(Verase1)。電壓發(fā)生器150中產(chǎn)生的設(shè)定擦除電壓(Verase1)被施加給存儲單元陣列110的源極線(SL)。在第一擦除操作期間施加給源極線(SL)的設(shè)定擦除電壓(Verase1)可以具有比在第二擦除操作期間施加的第一正常擦除電壓(Verase2)高的電勢電平，如圖10中所 示。另外，如圖11中所示，在第一擦除操作期間施加的設(shè)定擦除電壓(Verase1)的施加時間(E)可以比在第二擦除操作期間施加的第一正常擦除電壓(Verase2)的施加時間(F)長。另外，如圖12中所示，可以改變在第一擦除操作期間施加的設(shè)定擦除電壓(Verase1)的電勢電平和施加時間，使得第一擦除操作期間施加的設(shè)定擦除電壓(Verase1)具有比第二擦除操作期間施加的第一正常擦除電壓(Verase2)高的電勢電平和長的施加時間中的至少一種。當(dāng)設(shè)定擦除電壓(Verase1)被施加給存儲單元陣列110的源極線(SL)時，電壓發(fā)生器150產(chǎn)生在設(shè)置字線電壓的步驟(S910)處設(shè)置的第一控制電壓(Vset1)，且地址解碼器120施加第一控制電壓(Vset1)給存儲塊的選中字線(WL)。3)驗證擦除(S930)當(dāng)施加設(shè)定擦除電壓的步驟(S920)完成時，控制邏輯140控制電壓發(fā)生器150產(chǎn)生驗證電壓(Vverify)。地址解碼器120將電壓發(fā)生器150中所產(chǎn)生的驗證電壓(Vverify)施加給多個字線(WL)。在驗證電壓(Vverify)被施加時，多個頁緩沖器(PB1至PBm)感測對應(yīng)位線(BL1至BLm)的電勢電平并且執(zhí)行擦除驗證操作。第二擦除操作包括設(shè)置字線電壓的步驟(S940)、施加正常擦除電壓的步驟(S950)、驗證擦除的步驟(S960)以及增加正常擦除電壓的步驟(S970)。4)設(shè)置字線電壓(S940)當(dāng)驗證第一擦除操作的擦除的步驟(S930)的結(jié)果被確定為失敗時，控制邏輯140將在擦除電壓施加操作期間施加給選中的存儲塊的字線的電壓設(shè)置為第二擦除控制電壓(Vset2)。期望的是，第二擦除控制電壓(Vset2)具有比第一擦除控制電壓(Vset1)高的電勢電平。5)施加正常擦除電壓(S950)控制邏輯140控制電壓發(fā)生器150產(chǎn)生正常擦除電壓(Verase2)。電壓發(fā)生器150中產(chǎn)生的正常擦除電壓(Verase2)被施加給存儲單元陣列110的源極線(SL)。在這里，產(chǎn)生的正常擦除電壓(Verase2)可以具有比前述第一擦除操作期間產(chǎn)生的設(shè)定擦除電壓 (Verase1)低的電勢電平或短的電壓施加時間中的至少一種。在這里，電壓發(fā)生器150產(chǎn)生在設(shè)置字線電壓的步驟(S940)處設(shè)置的第二擦除控制電壓(Vset2)，且地址解碼器120將第二擦除控制電壓(Vset2)施加給選中的存儲塊的字線(WL)。6)驗證擦除(S960)當(dāng)施加正常擦除電壓的步驟(S950)完成時，控制邏輯140控制電壓發(fā)生器150產(chǎn)生驗證電壓(Vverify)。地址解碼器將電壓發(fā)生器150中產(chǎn)生的驗證電壓(Vverify)施加給選中的存儲塊的多個字線。在驗證電壓(Vverify)被施加時，多個頁緩沖器(PB1至PBm)感測對應(yīng)位線(BL1至BLm)的電勢電平并且執(zhí)行驗證操作。7)增加正常擦除電壓(S970)當(dāng)前述驗證擦除的步驟(S960)的結(jié)果失敗時，控制邏輯140設(shè)置新的正常擦除電壓(Verase2)，所述新的正常擦除電壓(Verase2)比在之前施加正常擦除電壓的步驟(S950)中所使用的正常擦除電壓(Verase2)增加了階躍電壓(Vstep1)那么多。控制邏輯140控制外圍電路180來從施加正常擦除電壓的步驟(S950)開始重新執(zhí)行。如此，繼續(xù)施加正常擦除電壓(Verase2)給源極線(SL)。在本公開的實施例中，作為示例解釋了施加設(shè)定擦除電壓的操作和驗證擦除的操作在第一擦除操作期間執(zhí)行一次，但是施加設(shè)定擦除電壓的操作和驗證擦除的操作可以如圖12中所示那樣執(zhí)行兩次或更多次。如所述的，根據(jù)本公開的實施例，在半導(dǎo)體存儲器件的擦除操作期間，第一擦除操作在第二擦除操作之前執(zhí)行，且調(diào)節(jié)第一擦除操作中所使用的擦除電壓的電勢電平和施加時間中的至少一種，使得相比于第二擦除操作的第一擦除電壓被施加時，更多的電荷能從存儲單元流出。那么，當(dāng)用增量階躍脈沖擦除(IncrementStepPulseErase，ISPE)方法來執(zhí)行第二擦除操作時，即使在第二擦除操作期間初始擦除電壓被施加時少量的電荷從存儲單元流出，存儲單元的閾值電壓分布仍可以通過第一擦除操作期間從存儲單元流出的電荷而改善。另外，在第一擦除操作之后具有較寬分布的存儲單元的閾值電壓分布將通過使用ISPE方法的第二擦除操作而具有較窄寬度的閾值電壓分布。圖13是用于描述根據(jù)本公開的另一個實施例的半導(dǎo)體存儲器件的框圖。參見圖13，半導(dǎo)體存儲器件200包括存儲單元陣列210、地址解碼器220、讀寫電路230、控制邏輯240以及電壓發(fā)生器250。半導(dǎo)體存儲器件200的存儲單元陣列210、地址解碼器220、讀寫電路230以及電壓發(fā)生器250與圖1中所示的半導(dǎo)體存儲器件100的存儲單元陣列110、地址解碼器120、讀寫電路130以及電壓發(fā)生器150相同地配置和相同地操作。因此，將省略對其的詳細描述?？刂七壿?40連接到地址解碼器220、讀寫電路230和電壓發(fā)生器250?？刂七壿?40經(jīng)由半導(dǎo)體存儲器件200的輸入/輸出緩沖器(未示出)接收命令(CMD)?？刂七壿?40被配置成響應(yīng)于命令(CMD)控制半導(dǎo)體存儲器件200的總體操作?？刂七壿?40可以配置成包括溫度檢測器241。溫度檢測器241測量半導(dǎo)體存儲器件200的當(dāng)前溫度，并且檢測當(dāng)前溫度何時高于預(yù)定溫度。另外，溫度檢測器241可以將半導(dǎo)體存儲器件200的當(dāng)前溫度與預(yù)定溫度進行比較，并檢測當(dāng)前溫度與預(yù)定溫度之間的差?？刂七壿?40控制讀寫電路230，使得在編程操作的第一編程操作期間施加給位線(BL1至BLm)中的一個或更多個位線的編程容許電壓低于在第二編程操作期間施加給位線(BL1至BLm)中的一個或更多個位線的編程容許電壓。另外，控制邏輯240可以控制讀寫電路230，使得在一個實施例中，第二編程操作在第一編程操作之后執(zhí)行。另外，控制邏輯240控制電壓發(fā)生器250，使得在編程操作的第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)具有比第二編程操作的第一正常編程電壓(Vpgm2)更高的電勢電平或更長的施加時間中的至少一種。在半導(dǎo)體存儲器件200中，溫度越高，在編程操作期間將閾值電壓分布設(shè)置得越高。因此，第二編程操作的第一正常編程電壓(Vpgm2)必須設(shè)置得足夠低，以便對閾值電壓分布均勻地編程。因此，控制邏輯240可以根據(jù)在編程操作期間通過溫度檢測器241檢測到的當(dāng)前溫度與預(yù)定溫度之間的差，來調(diào)節(jié)第一編程操作的編程容許電壓與第二編程操作的編程容許電壓之間的差。另外，控制邏輯240可以根據(jù)在第一編程操作期間通過溫度檢測器241檢測到的當(dāng)前溫度與預(yù)定溫度之間的差，來控制外圍電路280調(diào)節(jié)在第一編程操作期間施加給存儲單元陣列210的設(shè)定編程電壓(Vpgm1)的電勢電平或施加時間中的至少一種。例如，當(dāng)半導(dǎo)體存儲器件200的當(dāng)前溫度高于預(yù)定溫度時，當(dāng)前溫度與預(yù)定溫度之 間的差變大時，控制邏輯240可以減小第一編程操作的編程容許電壓與第二編程操作的編程容許電壓之間的差，并且減小在第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)的電勢電平或施加時間中的至少一種。另外，控制邏輯240控制電壓發(fā)生器250，使得在第一擦除操作期間施加給字線(WL)的第一擦除控制電壓(Vset1)比第二擦除操作期間施加給字線(WL)的第二擦除控制電壓(Vset2)低?？刂七壿?40控制電壓發(fā)生器，使得在第一擦除操作期間施加給存儲單元陣列210的源極線的設(shè)定擦除電壓(Verase1)具有比第二擦除操作的第一正常擦除電壓(Verase2)高的電勢電平或長的施加時間中的至少一種。半導(dǎo)體存儲器件200的編程操作方法和擦除操作方法與參照圖5和圖9描述的編程操作方法和擦除操作方法相似。根據(jù)在編程操作期間通過溫度檢測器241所檢測到的當(dāng)前溫度與預(yù)定溫度之間的差，可以調(diào)節(jié)第一編程操作的編程容許電壓與第二編程操作的編程容許電壓之間的差以及在第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)的電勢電平或施加時間以執(zhí)行編程操作。圖14是用于解釋根據(jù)本公開的另一個實施例的半導(dǎo)體存儲器件的框圖。參見圖14，半導(dǎo)體存儲器件300包括存儲單元陣列310、地址解碼器320、讀寫電路330、控制邏輯340和電壓發(fā)生器350。半導(dǎo)體存儲器件300的存儲單元陣列310、地址解碼器320、讀寫電路330和電壓發(fā)生器350與圖1所示的存儲單元陣列110、地址解碼器120、讀寫電路130和電壓發(fā)生器150相同地配置和相同地操作。因此，省略對其的詳細描述?？刂七壿?40連接到地址解碼器320、讀寫電路330和電壓發(fā)生器350。控制邏輯340經(jīng)由半導(dǎo)體存儲器件300的輸入/輸出緩沖器(未示出)接收命令(CMD)。控制邏輯340被配置成響應(yīng)于命令(CMD)控制半導(dǎo)體存儲器件300的總體操作?？刂七壿?40可以被配置成包括計數(shù)器341。計數(shù)器341對半導(dǎo)體存儲器件300的編程/擦除循環(huán)的數(shù)量進行計數(shù)，并且檢測預(yù)定計數(shù)高于當(dāng)前計數(shù)的情況。另外，計數(shù)器341可以比較編程/擦除循環(huán)的當(dāng)前計數(shù)與預(yù)定計數(shù)，并且檢測當(dāng)前計數(shù)與預(yù)定計數(shù)之間的差。控制邏輯340控制讀寫電路330，使得在第一編程操作期間施加給位線(BL1至BLm)的第一編程容許電壓比在第二編程操作期間施加給位線(BL1至BLm)中的一個或更多個位線的第二編程容許電壓低。另外，控制邏輯340控制電壓發(fā)生器350，使得在第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)具有比第二編程操作的第一正常編程電壓(Vpgm2)高的電勢電平或長的施加時間中的至少一種。執(zhí)行編程/擦除循環(huán)的次數(shù)越多，在編程操作期間半導(dǎo)體存儲器件的閾值電壓分布被編程得越高。因此，第二編程操作的第一正常編程電壓(Vpgm2)必須被設(shè)置得足夠低，以對閾值電壓分布均勻地編程。因此，控制邏輯340可以根據(jù)在編程操作期間通過計數(shù)器341檢測到的編程/擦除的計數(shù)與預(yù)定計數(shù)之間的差，來調(diào)節(jié)第一編程操作的編程容許電壓與第二編程操作的編程容許電壓之間的差。另外，控制邏輯340可以根據(jù)在編程操作期間通過計數(shù)器341檢測到的編程/擦除的計數(shù)與預(yù)定計數(shù)之間的差，控制外圍電路380來調(diào)節(jié)在第一編程操作期間施加給存儲單元陣列310的設(shè)定編程電壓(Vpgm1)的電勢電平或施加時間中的至少一種。例如，當(dāng)半導(dǎo)體存儲器件300的編程/擦除的當(dāng)前計數(shù)高于預(yù)定計數(shù)，編程/擦除的當(dāng)前計數(shù)與預(yù)定計數(shù)之間的差變大時，控制邏輯340可以減小第一編程操作的編程容許電壓與第二編程操作的編程容許電壓之間的差。控制邏輯340還可以減小第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)的電勢電平或施加時間。另外，控制邏輯340控制電壓發(fā)生器350，使得在第一擦除操作期間施加給字線(WL)的第一擦除控制電壓(Vset1)比在第二擦除操作期間施加給字線(WL)的第二擦除控制電壓(Vset2)低?？刂七壿?40控制電壓發(fā)生器，使得在第一擦除操作期間施加給存儲單元陣列310的源極線的設(shè)定擦除電壓(Verase1)具有比第二擦除操作的第一正常擦除電壓(Verase2)高的電勢電平或長的施加時間中的至少一種。半導(dǎo)體存儲器件300的編程操作方法和擦除操作方法與參照圖5和圖9描述的編程操作方法和擦除操作方法相似。根據(jù)在編程操作期間通過計數(shù)器341所檢測到的編程/擦除的當(dāng)前計數(shù)與預(yù)定計數(shù)之間的差，可以調(diào)節(jié)第一編程操作的編程容許電壓與第二編程操作的編程容許電壓之間的差以及在第一編程操作期間產(chǎn)生的設(shè)定編程電壓(Vpgm1)的電勢電平或施加時間以執(zhí)行編程操作。圖15是說明包括圖1、圖13或圖14的半導(dǎo)體存儲器件的存儲系統(tǒng)的框圖。為了便于解釋，將解釋包括圖1的半導(dǎo)體存儲器件100的一個實施例。參見圖15，存儲系統(tǒng)1000包括半導(dǎo)體存儲器件100和控制器1100。半導(dǎo)體存儲器件100可以如圖1中所解釋的那樣來配置和操作，且將省略對其的詳細解釋?？刂破?100連接到主機和半導(dǎo)體存儲器件100?？刂破?100被配置成響應(yīng)于來自主機的請求而訪問半導(dǎo)體存儲器件100。例如，控制器1100被配置成控制半導(dǎo)體存儲器件100的讀取操作、寫入操作、擦除操作和后臺操作?？刂破?100被配置成提供半導(dǎo)體存儲器件100與主機之間的接口?？刂破?100被配置成驅(qū)動用于控制半導(dǎo)體存儲器件100的固件?？刂破?100包括隨機存取存儲器(RAM)1110、處理單元1120、主機接口1130、存儲器接口1140以及糾錯模塊1150。RAM1110用作處理單元1120的操作存儲器、半導(dǎo)體存儲器件100與主機之間的高速緩沖存儲器以及半導(dǎo)體存儲器件100與主機之間的緩沖存儲器中的至少一種。處理單元1120對控制器1100的總體操作進行控制。另外，控制器1100可以暫時儲存在寫入操作期間從主機提供的程序數(shù)據(jù)。主機接口1130包括用于執(zhí)行主機與控制器1100之間的數(shù)據(jù)交換的協(xié)議。在一個實施例中，控制器1100可以經(jīng)由以下各種接口協(xié)議中的至少一種來與主機通信，所述各種接口協(xié)議諸如：USB(通用串行總線)協(xié)議、MMC(多媒體卡)協(xié)議、PCI(外圍部件互連)協(xié)議、PCI-E(外圍部件互連快速，PCI-express)協(xié)議、ATA(高級技術(shù)附件)協(xié)議、串行高級技術(shù)附件協(xié)議、并行高級技術(shù)附件協(xié)議、SCSI(小型計算機小接口)協(xié)議、ESDI(增強型小盤接口)協(xié)議、IDE(集成驅(qū)動電路)協(xié)議以及私有協(xié)議。存儲器接口1140執(zhí)行與半導(dǎo)體存儲器件100的接口。例如，存儲器接口包括NAND接口或NOR接口。糾錯模塊1150被配置成利用糾錯碼(errorcorrectingcode，ECC)來檢測和糾正從半導(dǎo)體存儲器件100接收的數(shù)據(jù)中的錯誤。處理單元1120可以根據(jù)糾錯模塊1150的錯誤檢測結(jié)果來調(diào)節(jié)讀取電壓，并且控制半導(dǎo)體存儲器件100來執(zhí)行重新讀取。在一個實施例中，糾錯模塊可以被提供作為控制器1100的部件?？刂破?100和半導(dǎo)體存儲器件100可以集成到一個半導(dǎo)體器件中。在一個實施例中，控制器1100和半導(dǎo)體存儲器件100可以集成到一個半導(dǎo)體器件中且形成存儲卡。例如，控制器1100和半導(dǎo)體存儲器件100可以集成到一個半導(dǎo)體器件中且形成諸如PC卡(PCMCIA，個人計算機存儲卡國際協(xié)會)、緊湊型閃存(CF)卡、智能媒體卡(SM、SMC)、記憶棒、多媒體卡(MMC、RS-MMC、微型MMC)、SD卡(SD、迷你SD、微型SD、SDHC)和通用閃存器件(UFS)等的存儲卡?？刂破?100和半導(dǎo)體存儲器件100可以集成到一個半導(dǎo)體器件中且形成半導(dǎo)體驅(qū)動器(SSD，固態(tài)驅(qū)動器)。半導(dǎo)體驅(qū)動器(SSD)包括被配置成將數(shù)據(jù)儲存在半導(dǎo)體存儲器中的儲存設(shè)備。當(dāng)存儲系統(tǒng)1000用作半導(dǎo)體驅(qū)動器(SSD)時，與存儲系統(tǒng)1000 連接的主機的操作速度顯著改善。在另一個例子中，存儲系統(tǒng)1000被提供作為：計算機、超移動PC(UltraMobilePC，UMPC)、工作站、上網(wǎng)本、個人數(shù)字助理(PersonalDigitalAssistants，PDA)、便攜式計算機、平板電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(portablemultimediaplayer，PMP)、便攜式游戲機、導(dǎo)航設(shè)備、黑匣子、數(shù)碼相機、三維電視、數(shù)字錄音機、數(shù)字音頻播放器、數(shù)字圖片記錄儀、數(shù)字圖片播放器、數(shù)字錄像機、數(shù)字視頻播放器、能夠在無線環(huán)境下傳送和接收收發(fā)器信息的設(shè)備、形成家用網(wǎng)絡(luò)的各種電子設(shè)備之一、形成計算機網(wǎng)絡(luò)的各種電子設(shè)備之一、形成遠程信息網(wǎng)絡(luò)的各種電子設(shè)備之一、RFID設(shè)備或形成計算系統(tǒng)的各種部件之一。在一個實施例中，半導(dǎo)體存儲器件100或存儲系統(tǒng)1000可以采用各種形式來封裝。例如，半導(dǎo)體存儲器件100或存儲系統(tǒng)1000可以采用以下方法來封裝并安裝：層疊封裝(packageonpackage，PoP)、球柵陣列(ballgridarrays，BGAs)、芯片級封裝(chipscalepackages，CSPs)、塑料引線芯片載體(plasticleadedchipcarrier，PLCC)、塑料雙列直插式封裝(plasticdualinlinepackage，PDIP)、華夫包式裸片(adieinwafflepack)、晶圓形式的裸片(adieinwaferform)、板上芯片(chiponboard，COB)、陶瓷雙列直插式封裝(ceramicdualinlinepackage，CERDIP)、塑料度量四方扁平封裝(plasticmetricquadflatpack，MQFP)、薄型四方扁平封裝(thinquadflatpack，TQFP)、小外型封裝(smalloutlinepackage，SOP)、收縮型小外型封裝(shrinksmalloutlinepackage，SSOP)、薄型小外型封裝(thinsmalloutlinepackage，TSOP)、薄型四方扁平封裝(thinquadflatpack，TQFP)、系統(tǒng)封裝(systeminpackage，SIP)、多芯片封裝(multichippackage，MCP)、晶圓級制造封裝(wafer-levelfabricatedpackage，WFP)或者晶圓級處理層疊封裝(wafer-levelprocessedstackpackage，WSP)。圖16是說明圖15的存儲系統(tǒng)的應(yīng)用例子的框圖。參見圖16，存儲系統(tǒng)2000包括半導(dǎo)體存儲器件2100和控制器2200。半導(dǎo)體存儲器件2100包括多個半導(dǎo)體存儲芯片。所述多個半導(dǎo)體存儲芯片分成多個組。在圖16中，示出了所述多個組經(jīng)由第一信道至第k信道(CH1至CHk)與控制器2200通信。每個半導(dǎo)體存儲芯片可以與參照圖1、圖13或圖14解釋的半導(dǎo)體存儲器件100、200、300中的一個相同地配置和操作。每個組被配置成經(jīng)由一個公共信道與控制器2200通信?？刂破?200與參照圖15解釋的控制器1100相同地配置，且控制器2200被配置成經(jīng)由多個信道(CH1至CHk) 控制半導(dǎo)體存儲器件2100的多個存儲芯片。圖17是說明包括參照圖16描述的存儲系統(tǒng)的計算系統(tǒng)的框圖。參見圖17，計算系統(tǒng)3000包括CPU3100、RAM(RandomAccessMemory，隨機存取存儲器)3200、用戶接口3300、電源3400、系統(tǒng)總線3500以及存儲系統(tǒng)2000。存儲系統(tǒng)2000經(jīng)由系統(tǒng)總線3500電連接到CPU3100、RAM3200、用戶接口3300和電源3400。經(jīng)由用戶接口3300提供的數(shù)據(jù)或由CPU3100處理的數(shù)據(jù)儲存在存儲系統(tǒng)2000中。在圖17中，示出了半導(dǎo)體存儲器件2100經(jīng)由控制器2200與系統(tǒng)總線3500連接。然而，半導(dǎo)體存儲器件2100可以被配置成與系統(tǒng)總線3500直接連接。在這種情況下，將由CPU3100和RAM3200來執(zhí)行控制器2200的功能。圖17示出了參照圖16描述的存儲系統(tǒng)2000。然而，可以用參照圖15描述的存儲系統(tǒng)來代替存儲系統(tǒng)2000。在一個實施例中，計算系統(tǒng)3000可以被配置成包括參照圖15和圖16解釋的存儲系統(tǒng)1000、2000二者。在附圖和說明書中，已經(jīng)公開了本公開的典型的示例性實施例，盡管采用了特定的術(shù)語，但是它們只是在一般性和描述性的意義上來使用，而非用于限制的目的。至于本公開的范圍，要在所附的權(quán)利要求中闡明。因此，本領(lǐng)域技術(shù)人員將會理解，在不脫離所附權(quán)利要求所限定的本公開的精神和范圍的前提下，可以在其中進行形式上和細節(jié)上的各種改變。當(dāng)前第1頁1 2 3 當(dāng)前第1頁1 2 3