1.一種存儲器裝置的操作方法，包括：
執(zhí)行一編程操作以將一原始數(shù)據(jù)寫入至該存儲器裝置中的一第一存儲器陣列；
驗證該第一存儲器陣列中的該原始數(shù)據(jù)，并依據(jù)驗證結(jié)果而決定是否產(chǎn)生一寫入訊號；
依據(jù)該原始數(shù)據(jù)產(chǎn)生一錯誤校正碼，并將該錯誤校正碼與一寫入地址暫存在該存儲器裝置中的一緩沖電路；以及
當(dāng)該寫入訊號被產(chǎn)生時，將該緩沖電路中的該錯誤校正碼與該寫入地址寫入至該存儲器裝置中的一第二存儲器陣列。
2.根據(jù)權(quán)利要求1所述的存儲器裝置的操作方法，其中驗證該第一存儲器陣列中的該原始數(shù)據(jù)，并依據(jù)驗證結(jié)果而決定是否產(chǎn)生該寫入訊號的步驟包括：
執(zhí)行一驗證操作以判別該編程操作是否失??；
當(dāng)該編程操作失敗時，重復(fù)執(zhí)行該編程操作與該驗證操作，直到該編程操作成功為止；以及
當(dāng)重復(fù)執(zhí)行該編程操作的次數(shù)大于或是等于1時，產(chǎn)生該寫入訊號，
其中，當(dāng)該寫入訊號不被產(chǎn)生時，不將該緩沖電路中的該錯誤校正碼與該寫入地址寫入至該第二存儲器陣列。
3.根據(jù)權(quán)利要求1所述的存儲器裝置的操作方法，其中當(dāng)該寫入訊號被產(chǎn)生時，該寫入地址被儲存在該第二存儲器陣列中，以作為多個預(yù)設(shè)地址的其一，該第二存儲器陣列中的一第一記憶區(qū)塊儲存該錯誤校正碼，該第二存儲器陣列中的一第二記憶區(qū)塊儲存該錯誤校正碼的補碼，且該存儲器裝置的操作方法更包括：
依據(jù)一讀取地址讀取該第一存儲器陣列中的該原始數(shù)據(jù)，以取得一讀取數(shù)據(jù)；以及
依據(jù)該讀取地址而決定是否校正該讀取數(shù)據(jù)，其中依據(jù)該讀取地址而決定是否校正該讀取數(shù)據(jù)的步驟包括：
比對該讀取地址與這些預(yù)設(shè)地址，以判別該寫入地址是否被儲存 在該第二存儲器陣列中；以及
當(dāng)該寫入地址被儲存在該第二存儲器陣列中時，利用該第二存儲器陣列中的該錯誤校正碼來校正該讀取數(shù)據(jù)，其中利用該第二存儲器陣列中的該錯誤校正碼來校正該讀取數(shù)據(jù)的步驟包括：
透過多個第一位線電性連接至該第一記憶區(qū)塊，并透過多個第二位線電性連接至該第二記憶區(qū)塊；
依據(jù)來自這些第一位線的多個第一感測電壓與來自這些第二位線的多個第二感測電壓來產(chǎn)生多個輸出位；以及
利用這些輸出位來校正該讀取數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的存儲器裝置的操作方法，其中該第一存儲器陣列與該第二存儲器陣列分別為一相變化存儲器陣列。
5.一種存儲器裝置，包括：
一第一存儲器陣列，其中該存儲器裝置執(zhí)行一編程操作，以將一原始數(shù)據(jù)寫入至該第一存儲器陣列，且該存儲器裝置驗證該第一存儲器陣列中的該原始數(shù)據(jù)，并依據(jù)驗證結(jié)果而決定是否產(chǎn)生一寫入訊號；
一緩沖電路，其中該存儲器裝置依據(jù)該原始數(shù)據(jù)產(chǎn)生一錯誤校正碼，并將該錯誤校正碼與一寫入地址暫存在該緩沖電路中；以及
一第二存儲器陣列，其中當(dāng)該寫入訊號被產(chǎn)生時，該存儲器裝置將該緩沖電路中的該錯誤校正碼與該寫入地址寫入至該第二存儲器陣列。
6.根據(jù)權(quán)利要求5所述的存儲器裝置，其中該存儲器裝置執(zhí)行一驗證操作以判別該編程操作是否失敗，當(dāng)該編程操作失敗時，該存儲器裝置重復(fù)執(zhí)行該編程操作與該驗證操作，直到該編程操作成功為止，當(dāng)重復(fù)執(zhí)行該編程操作的次數(shù)大于或是等于1時，該存儲器裝置產(chǎn)生該寫入訊號，當(dāng)該寫入訊號不被產(chǎn)生時，該存儲器裝置不將該緩沖電路中的該錯誤校正碼與該寫入地址寫入至該第二存儲器陣列。
7.根據(jù)權(quán)利要求5所述的存儲器裝置，其中該第二存儲器陣列中一第一記憶區(qū)塊儲存該錯誤校正碼，該第二存儲器陣列中的一第二記憶區(qū)塊儲存該錯誤校正碼的補碼，且該存儲器裝置更包括：
一感測電路，透過多個第一位線電性連接至該第一記憶區(qū)塊，并透過多個第二位線電性連接至該第二記憶區(qū)塊，其中該感測電路依據(jù)來自這些 第一位線的多個第一感測電壓與來自這些第二位線的多個第二感測電壓產(chǎn)生多個輸出位，且該存儲器裝置利用這些輸出位來校正一讀取數(shù)據(jù)，
其中，該存儲器裝置依據(jù)該讀取地址讀取該第一存儲器陣列中的該原始數(shù)據(jù)以取得該讀取數(shù)據(jù)，且該存儲器裝置依據(jù)該讀取地址而決定是否校正該讀取數(shù)據(jù)。
8.一種存儲器裝置，包括：
一第一存儲器陣列，其中該存儲器裝置執(zhí)行一第一編程操作與一第二編程操作，以將一第一原始數(shù)據(jù)與一第二原始數(shù)據(jù)寫入至該第一存儲器陣列，且該存儲器裝置驗證該第一存儲器陣列中的該第一原始數(shù)據(jù)與該第二原始數(shù)據(jù)，并依據(jù)驗證結(jié)果而決定是否產(chǎn)生一第一寫入訊號與一第二寫入訊號；以及
一第二存儲器陣列，其中該存儲器裝置依據(jù)該第一原始數(shù)據(jù)與該第二原始數(shù)據(jù)產(chǎn)生一第一錯誤校正碼與一第二錯誤校正碼，該第一錯誤校正碼的位數(shù)不同于該第二錯誤校正碼的位數(shù)，且當(dāng)該第一寫入訊號與該第二寫入訊號被產(chǎn)生時，該存儲器裝置將該第一錯誤校正碼與該第二錯誤校正碼寫入至該第二存儲器陣列。
9.根據(jù)權(quán)利要求8所述的存儲器裝置，更包括：
一緩沖電路，其中該存儲器裝置將該第一錯誤校正碼、一第一寫入地址、該第二錯誤校正碼與一第二寫入地址暫存在該緩沖電路中，當(dāng)該第一寫入訊號與該第二寫入訊號被產(chǎn)生時，該存儲器裝置將該緩沖電路中的該第一錯誤校正碼、該第一寫入地址、該第二錯誤校正碼與該第二寫入地址寫入至該第二存儲器陣列，
其中，該存儲器裝置執(zhí)行一第一驗證操作以判別該第一編程操作是否失敗，當(dāng)該第一編程操作失敗時，該存儲器裝置重復(fù)執(zhí)行該第一編程操作與該第一驗證操作，直到該第一編程操作成功為止，當(dāng)重復(fù)執(zhí)行該第一編程操作的次數(shù)大于或是等于1時，該存儲器裝置產(chǎn)生該第一寫入訊號，當(dāng)該第一寫入訊號不被產(chǎn)生時，該存儲器裝置不將該緩沖電路中的該第一錯誤校正碼與該第一寫入地址寫入至該第二存儲器陣列，
其中，該存儲器裝置執(zhí)行一第二驗證操作以判別該第二編程操作是否失敗，當(dāng)該第二編程操作失敗時，該存儲器裝置重復(fù)執(zhí)行該第二編程操作 與該第二驗證操作，直到該第二編程操作成功為止，當(dāng)重復(fù)執(zhí)行該第二編程操作的次數(shù)大于或是等于1時，該存儲器裝置產(chǎn)生該第二寫入訊號，當(dāng)該第二寫入訊號不被產(chǎn)生時，該存儲器裝置不將該緩沖電路中的該第二錯誤校正碼與該第二寫入地址寫入至該第二存儲器陣列。
10.根據(jù)權(quán)利要求8所述的存儲器裝置，其中該存儲器裝置依據(jù)一第一讀取地址讀取該第一存儲器陣列中的該第一原始數(shù)據(jù)，以取得一第一讀取數(shù)據(jù)，且該存儲器裝置依據(jù)該第一讀取地址而決定是否校正該第一讀取數(shù)據(jù)，其中該存儲器裝置依據(jù)一第二讀取地址讀取該第一存儲器陣列中的該第二原始數(shù)據(jù)，以取得一第二讀取數(shù)據(jù)，且該存儲器裝置依據(jù)該第二讀取地址而決定是否校正該第二讀取數(shù)據(jù)。