本發(fā)明涉及DDR技術領域，特別是涉及一種DDR4 DIMM的VREF供電電路。

背景技術：

DDR(Double Data Rate SDRAM，雙倍數(shù)據(jù)流SDRAM)可在一個時鐘周期內(nèi)傳送兩次數(shù)據(jù)，其總線的傳輸能力比普通SDRAM提高一倍。DDR4是第四代DDR，在功耗和傳輸速度方面比前幾代有所提高。DDR4 DIMM(Dual-Inline-Memory-Modules，雙列直插式存儲模塊)是由多顆DDR4內(nèi)存顆粒組成的DIMM，也即通常所說的內(nèi)存條。

DDR4采用的是SSTL電平標準，請參照圖1，圖1為DDR4的輸入輸出方式原理圖，其供電電源可分為三類：1、主電源VDD和VDDQ；2、用于終端匹配的VTT；3、參考電源VREF。其中，VREF作為參考電壓，用于判斷輸入信號的電平高低。當輸入的信號電平高于VREF時被認為是高電平，輸入信號低于VREF時被認為是低電平。參考電源VREF要求跟隨VDDQ，并且數(shù)值上VREF＝VDDQ/2。由于VREF只是作為參考電壓，VREF的電流一般較小，一般采用電阻分壓電路獲得，具體地，請參照圖2，圖2為現(xiàn)有技術中的一種VREF供電電路的結構示意圖。

但對于DDR4 DIMM來說，采用電阻分壓方案的可靠性會降低。因為DDR4 VDDQ的工作電壓為1.2V，當DDR4 VDDQ的工作電壓降低到1.2V時，VREF的標準值也降低到了0.6V，精度要求為±1％，即精度低至±6mV，這對輸出VREF的供電電源質(zhì)量提出了很高要求。然而，隨著DDR4時鐘速度的提高，總線頻率動輒工作在1.2GHz，各種數(shù)據(jù)線，時鐘線產(chǎn)生的高頻噪聲也會對分壓電路得到的VREF產(chǎn)生干擾，降低了電阻分壓電路的可靠性。另外，在DDR4 DIMM中，一般由4片或8片DDR4顆粒構成64位總線，這就意味著VREF同時要為4片或8片顆粒中的數(shù)十條地址和命令線提供參考電壓，電流消耗增加，使得分壓輸出的VREF≠VDDQ/2，可靠性進一步降低。

因此，如何提供一種解決上述技術問題的DDR4 DIMM的VREF供電電路是本領域技術人員目前需要解決的問題。

技術實現(xiàn)要素：

本發(fā)明的目的是提供一種DDR4 DIMM的VREF供電電路，在電阻分壓電路的基礎上還增加了一個電壓跟隨器，電壓跟隨器使得VREF供電電路的輸出阻抗降低，驅(qū)動電流增大，驅(qū)動能力增強，抗干擾能力增加，從而提高了DDR4 DIMM的VREF供電電路的可靠性。

為解決上述技術問題，本發(fā)明提供了一種DDR4 DIMM的VREF供電電路，包括：

電阻分壓電路，用于輸出初始參考電壓；

與所述電阻分壓電路的輸出端連接的電壓跟隨器，用于對所述初始參考電壓進行電壓跟隨得到參考電壓VREF。

優(yōu)選地，所述電阻分壓電路包括第一電阻、第二電阻、第一電容和第二電容，所述第一電阻和所述第二電阻的阻值相等，其中：

所述第一電阻的第一端接主電源VDDQ，所述第一電阻的第二端與所述第二電阻的第一端連接，其公共端作為所述電阻分壓電路的輸出端輸出所述初始參考電壓，所述第二電阻的第二端接地；所述第一電容和所述第一電阻并聯(lián)，所述第二電容和所述第二電阻并聯(lián)。

優(yōu)選地，所述電壓跟隨器包括運算放大器，其中：

所述運算放大器的正相輸入端與所述電阻分壓電路的輸出端連接，所述運算放大器的反相輸入端與所述運算放大器的輸出端連接，所述運算放大器的輸出端作為所述電壓跟隨器的輸出端輸出所述參考電壓VREF。

優(yōu)選地，所述電壓跟隨器還包括第一端與所述電壓跟隨器的輸出端連接、第二端接地的濾波電容。

優(yōu)選地，所述濾波電容的容值為0.1uF。

優(yōu)選地，所述電壓跟隨器還包括第一端與所述電阻分壓電路的輸出端連接、第二端與所述運算放大器的正相輸入端連接、用于限流的第三電阻。

優(yōu)選地，所述第三電阻的阻值為10kΩ。

優(yōu)選地，所述第一電阻和所述第二電阻的阻值為100Ω。

本發(fā)明提供了一種DDR4 DIMM的VREF供電電路，包括電阻分壓電路，用于輸出初始參考電壓；與電阻分壓電路的輸出端連接的電壓跟隨器，用于對初始參考電壓進行電壓跟隨得到參考電壓VREF。可見，本發(fā)明在電阻分壓電路的基礎上還增加了一個電壓跟隨器，電壓跟隨器使得VREF供電電路的輸出阻抗降低，驅(qū)動電流增大，驅(qū)動能力增強，抗干擾能力增加，從而提高了DDR4 DIMM的VREF供電電路的可靠性。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對現(xiàn)有技術和實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為DDR4的輸入輸出方式原理圖；

圖2為現(xiàn)有技術中的一種VREF供電電路的結構示意圖；

圖3為本發(fā)明提供的一種DDR4 DIMM的VREF供電電路的結構示意圖；

圖4為本發(fā)明提供的一種DDR4 DIMM的VREF供電電路的具體電路圖。

具體實施方式

本發(fā)明的核心是提供一種DDR4 DIMM的VREF供電電路，在電阻分壓電路的基礎上還增加了一個電壓跟隨器，電壓跟隨器使得VREF供電電路的輸出阻抗降低，驅(qū)動電流增大，驅(qū)動能力增強，抗干擾能力增加，從而提高了DDR4 DIMM的VREF供電電路的可靠性。

為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參照圖3，圖3為本發(fā)明提供的一種DDR4 DIMM的VREF供電電路的結構示意圖，該VREF供電電路包括：

電阻分壓電路1，用于輸出初始參考電壓；

作為優(yōu)選地，電阻分壓電路1包括第一電阻R1、第二電阻R2、第一電容C1和第二電容C2，第一電阻R1和第二電阻R2的阻值相等，其中：

第一電阻R1的第一端接主電源VDDQ，第一電阻R1的第二端與第二電阻R2的第一端連接，其公共端作為電阻分壓電路1的輸出端輸出初始參考電壓，第二電阻R2的第二端接地；第一電容C1和第一電阻R1并聯(lián)，第二電容C2和第二電阻R2并聯(lián)。

可以理解的是，因為需要電阻分壓電路1的初始參考電壓為主電源VDDQ的1/2。因此，這里要求第一電阻R1和第二電阻R2的阻值相等，另外，這里的第一電容C1和第二電容C2起到濾波的作用。

作為優(yōu)選地，第一電阻R1和第二電阻R2的阻值為100Ω。

當然，這里的第一電阻R1和第二電阻R2的阻值還可以為其他數(shù)值，本發(fā)明在此不做特別的限定，根據(jù)實際情況來定。

與電阻分壓電路1的輸出端連接的電壓跟隨器2，用于對初始參考電壓進行電壓跟隨得到參考電壓VREF。

具體地，請參照圖4，圖4為本發(fā)明提供的一種DDR4 DIMM的VREF供電電路的具體電路圖。

本申請中，增加的電壓跟隨器2用于減小VREF輸出阻抗，增加VREF的驅(qū)動能力，提高VREF的抗干擾能力，特別適用于DDR4 DIMM這種低電壓，高主頻，大負載的應用場合。具體地，電壓跟隨器2起著電流放大的作用，將電阻分壓電路1輸出的小電流放大成大電流，通過此來增加VREF的驅(qū)動能力。

作為優(yōu)選地，電壓跟隨器2包括運算放大器21，其中：

運算放大器21的正相輸入端與電阻分壓電路1的輸出端連接，運算放大器21的反相輸入端與運算放大器21的輸出端連接，運算放大器21的輸出端作為電壓跟隨器2的輸出端輸出參考電壓VREF。

由于運算放大器21的特點，由它實現(xiàn)的電壓跟隨器2可以顯著降低VREF的輸出阻抗，提高驅(qū)動能力，增強VREF的抗干擾能力就，比普通的電阻分壓方式提供的VREF更適合于DDR4 DIMM的使用環(huán)境。

當然，這里的電壓跟隨器2還可以采用其他方式來實現(xiàn)，例如用MOS管來實現(xiàn)，本發(fā)明在此不做特別的限定，根據(jù)實際情況來定。

作為優(yōu)選地，電壓跟隨器2還包括第一端與電壓跟隨器2的輸出端連接、第二端接地的濾波電容C3。

作為優(yōu)選地，濾波電容C3的容值為0.1uF。

作為優(yōu)選地，電壓跟隨器2還包括第一端與電阻分壓電路1的輸出端連接、第二端與運算放大器21的正相輸入端連接、用于限流的第三電阻R3。

作為優(yōu)選地，第三電阻R3的阻值為10kΩ。

為了保證運算放大器21的安全，本發(fā)明還在運算放大器21的正相輸入端的前端加入用于限流的第三電阻R3。

這里的第三電阻R3的阻值可以為10kΩ，當然，還可以為其他數(shù)值，本發(fā)明在此不做特別的限定，根據(jù)實際情況來定。

本發(fā)明提供了一種DDR4 DIMM的VREF供電電路，包括電阻分壓電路，用于輸出初始參考電壓；與電阻分壓電路的輸出端連接的電壓跟隨器，用于對初始參考電壓進行電壓跟隨得到參考電壓VREF?？梢?，本發(fā)明在電阻分壓電路的基礎上還增加了一個電壓跟隨器，電壓跟隨器使得VREF供電電路的輸出阻抗降低，驅(qū)動電流增大，驅(qū)動能力增強，抗干擾能力增加，從而提高了DDR4 DIMM的VREF供電電路的可靠性。

需要說明的是，在本說明書中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

對所公開的實施例的上述說明，使本領域?qū)I(yè)技術人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其他實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。