一種供電電路的制作方法
【專利摘要】本申請?zhí)峁┑墓╇婋娐?，通過DC/DC變換器經(jīng)過升壓和變換后，獨(dú)立地產(chǎn)生雙路正負(fù)極性輸出，再通過低壓差正電源線性穩(wěn)壓器及低壓差負(fù)電源線性穩(wěn)壓器的分別穩(wěn)壓后，輸出高精度、低噪音的直流電平給傳感器供電；這種由所述DC/DC變換器作為第一級、所述低壓差正電源線性穩(wěn)壓器及所述低壓差負(fù)電源線性穩(wěn)壓器作為第二級的雙級結(jié)構(gòu)，吸取了開關(guān)電源線性調(diào)整率高、效率高的優(yōu)點(diǎn)和線性穩(wěn)壓器噪聲低、瞬態(tài)響應(yīng)快的優(yōu)點(diǎn)，能夠適用于低功耗、高精密的小信號測量場合。
【專利說明】
一種供電電路
技術(shù)領(lǐng)域
[0001 ]本申請涉及電力電子技術(shù)領(lǐng)域，更具體地，涉及一種供電電路。
【背景技術(shù)】
[0002] 目前為傳感器供電的供電電路多采用開關(guān)電源穩(wěn)壓器，開關(guān)電源穩(wěn)壓器的原理是 電源內(nèi)部的關(guān)鍵開關(guān)元器件工作在高頻開關(guān)狀態(tài)，其主要特點(diǎn)是效率高和線性調(diào)整率高 等。
[0003] 開關(guān)電源穩(wěn)壓器一般內(nèi)置有集成開關(guān)FET(Field Effect Transistor，場效應(yīng)晶 體管），采用電磁線圈存儲能量，能夠在DC/DC變換中保證傳輸轉(zhuǎn)換效率大于80% (最高能達(dá) 到97%)，極大地提高了供電效率，減少了對熱噪聲的處理。
[0004] 然而，高頻開關(guān)元件的引入給系統(tǒng)帶來了高頻噪聲，同時其輸出電壓紋波較線性 穩(wěn)壓也相對較差，瞬態(tài)響應(yīng)慢，這在一些精密小信號測量場合是非常不適用的。對于此方 法，目前各改進(jìn)措施主要是增加輸入輸出濾波電容的容值，但是這種方法在增加成本的同 時收效甚微。 【實用新型內(nèi)容】
[0005] 有鑒于此，本申請?zhí)峁┝艘环N供電電路，用以解決現(xiàn)有技術(shù)不適用于精密小信號 測量場合的問題。
[0006] 為實現(xiàn)所述目的，本申請?zhí)峁┑募夹g(shù)方案如下：
[0007] 一種供電電路，用于為傳感器供電，所述供電電路包括:DC/DC變換器、低壓差正電 源線性穩(wěn)壓器及低壓差負(fù)電源線性穩(wěn)壓器;其中：
[0008] 所述DC/DC變換器的第一輸出端與所述低壓差正電源線性穩(wěn)壓器的輸入端相連， 所述DC/DC變換器的第二輸出端與所述低壓差負(fù)電源線性穩(wěn)壓器的輸入端相連;所述低壓 差正電源線性穩(wěn)壓器的輸出端為所述供電電路的第一輸出端，所述低壓差負(fù)電源線性穩(wěn) 壓器的輸出端為所述供電電路的第二輸出端。
[0009] 優(yōu)選的，所述DC/DC變換器包括:ADP5070芯片、第一電阻、第二電阻、第三電阻、第 四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第一電容、第二電容、第三電容、第四電 容、第五電容、第六電容、第七電容、第八電容、第一電感、第二電感、第一二極管及第二二極 管;其中：
[0010] 所述ADP5070芯片的COMPl引腳依次通過所述第一電阻及所述第一電容與地相連； [0011] 所述ADP5070芯片的ENl引腳通過所述第二電阻與電源相連；
[0012] 所述ADP5070芯片的VREG引腳通過所述第二電容接地；
[0013] 所述ADP5070芯片的PVINl引腳、PVIN2引腳及PVINSYS引腳相連，連接點(diǎn)與所述電 源相連；
[0014] 所述ADP5070芯片的EN2引腳通過所述第三電阻與所述電源相連；
[0015] 所述ADP5070芯片的C0MP2引腳依次通過所述第四電阻及所述第三電容與地相連；
[0016] 所述ADP5070芯片的SYNC/FREQ引腳接地；
[0017] 所述ADP5070芯片的INBK引腳與SWl引腳之間連接有所述第一電感；
[0018]所述ADP5070芯片的SWl引腳與所述第一二極管的陽極相連;所述第一二極管的陰 極依次通過所述第五電阻及所述第六電阻與地相連，并通過所述第五電容與地相連，通過 所述第六電容與電源地相連;所述第一二極管的陰極為所述DC/DC變換器的第一輸出端； [0019]所述ADP5070芯片的FBl引腳與所述第五電阻及所述第六電阻的連接點(diǎn)相連；
[0020] 所述ADP5070芯片的PGND引腳與電源地相連；
[0021] 所述ADP5070芯片的VREF引腳通過所述第四電容接地，并依次通過所述第七電阻 和所述第八電阻與所述第二二極管的陽極相連;所述第二二極管的陰極與所述ADP5070芯 片的SW2引腳相連，并通過所述第二電感與電源地相連;所述第二二極管的陽極通過所述第 七電容與電源地相連，并通過所述第八電容與地相連，所述第二二極管的陽極為所述DC/DC 變換器的第二輸出端；
[0022]所述ADP5070芯片的FB2引腳與所述第七電阻和所述第八電阻的連接點(diǎn)相連。
[0023] 優(yōu)選的，所述低壓差正電源線性穩(wěn)壓器包括:ADP7102芯片、第九電阻、第十電阻、 第十一電阻、第九電容及第十電容;其中：
[0024] 所述ADP7102芯片的VIN引腳為所述低壓差正電源線性穩(wěn)壓器的輸入端，通過所述 第九電阻與EN引腳相連；
[0025] 所述ADP7102芯片的兩個GND引腳接地；
[0026] 所述ADP7102芯片的VOUT引腳為所述低壓差正電源線性穩(wěn)壓器的輸出端，依次通 過所述第十電阻及所述第十一電阻接地，并通過所述第九電容接地，通過所述第十電容接 地；
[0027]所述ADP7102芯片的ADJ引腳與所述第十電阻及所述第十一電阻的連接點(diǎn)相連。 [0028]優(yōu)選的，所述低壓差負(fù)電源線性穩(wěn)壓器包括:ADP7182芯片、第十二電阻、第十三電 阻、第十四電阻、第十一電容及第十二電容;其中：
[0029] 所述ADP7182芯片的VIN引腳為所述低壓差負(fù)電源線性穩(wěn)壓器的輸入端，通過所述 第十二電阻與EN引腳相連；
[0030] 所述ADP7182芯片的GND引腳接地；
[0031]所述ADP7182芯片的VOUT引腳為所述低壓差負(fù)電源線性穩(wěn)壓器的輸出端，依次通 過所述第十三電阻及所述第十四電阻接地，并通過所述第十一電容接地，通過所述第十二 電容接地；
[0032]所述ADP7182芯片的ADJ引腳與所述第十三電阻及所述第十四電阻的連接點(diǎn)相連。 [0033]優(yōu)選的，所述電源為+5V直流電源。
[0034]優(yōu)選的，所述第十一電容為陶瓷電容。
[0035]優(yōu)選的，所述第^^一電容的容量為2.2uF。
[0036] 優(yōu)選的，所述第一電阻的阻值為5.6k Ω，所述第二電阻和所述第三電阻的阻值為 4.7kQ，所述第四電阻的阻值為12kQ，所述第五電阻的阻值為2.15ΜΩ，所述第六電阻的阻 值為113kQ，所述第七電阻的阻值為IOOkQ，所述第八電阻的阻值為2.1ΜΩ，所述第一電容 和所述第三電容的容量為47nF，所述第二電容的容量為luF，所述第四電容、所述第五電容 和所述第八電容的容量為O.luF，所述第六電容和所述第七電容為容量是IOuF的陶瓷電 容，所述第一電感的感抗為3.3uH，所述第二電感的感抗為6.8uH，所述第一二極管和所述第 二二極管的型號為SK110。
[0037] 優(yōu)選的，所述第九電阻的阻值為4.7kQ，所述第十電阻的阻值為52.3kQ，所述第 十一電阻的阻值為4.64k Ω，所述第九電容為容量是2.2uF的陶瓷電容，所述第九電容的容 量為O.luF。
[0038] 優(yōu)選的，所述第十二電阻的阻值為4.7kQ，所述第十三電阻的阻值為52.3kQ，所 述第十四電阻的阻值為4.641^〇，所述第^^一電容為容量是2.2uF的陶瓷電容，所述第十二 電容的容量為O.luF。
[0039] 由以上可知，本申請?zhí)峁┑墓╇婋娐罚ㄟ^DC/DC變換器經(jīng)過升壓和變換后，獨(dú)立 地產(chǎn)生雙路正負(fù)極性輸出，再通過低壓差正電源線性穩(wěn)壓器及低壓差負(fù)電源線性穩(wěn)壓器的 分別穩(wěn)壓后，輸出高精度、低噪音的直流電平給傳感器供電；這種由所述DC/DC變換器作為 第一級、所述低壓差正電源線性穩(wěn)壓器及所述低壓差負(fù)電源線性穩(wěn)壓器作為第二級的雙級 結(jié)構(gòu)，吸取了開關(guān)電源線性調(diào)整率高、效率高的優(yōu)點(diǎn)和線性穩(wěn)壓器噪聲低、瞬態(tài)響應(yīng)快的優(yōu) 點(diǎn)，能夠適用于低功耗、高精密的小信號測量場合。
【附圖說明】
[0040] 為了更清楚地說明本申請實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 申請的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù) 提供的附圖獲得其他的附圖。
[0041] 圖1為本申請?zhí)峁┑墓╇婋娐返慕Y(jié)構(gòu)示意圖；
[0042]圖2為本申請?zhí)峁┑墓╇婋娐返碾娐穲D。
【具體實施方式】
[0043]下面將結(jié)合本申請實施例中的附圖，對本申請實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；?本申請中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其 他實施例，都屬于本申請保護(hù)的范圍。
[0044] 本申請?zhí)峁┝艘环N供電電路，用以解決現(xiàn)有技術(shù)不適用于精密小信號測量場合的 問題。
[0045] 具體的，所述供電電路用于為傳感器供電，所述供電電路如圖1所示，包括:DC/DC 變換器101、低壓差正電源線性穩(wěn)壓器102及低壓差負(fù)電源線性穩(wěn)壓器103;其中：
[0046] DC/DC變換器101的第一輸出端與低壓差正電源線性穩(wěn)壓器102的輸入端相連，DC/ DC變換器101的第二輸出端與低壓差負(fù)電源線性穩(wěn)壓器103的輸入端相連;低壓差正電源線 性穩(wěn)壓器102的輸出端為所述供電電路的第一輸出端，低壓差負(fù)電源線性穩(wěn)壓器103的輸出 端為所述供電電路的第二輸出端。
[0047]本申請?zhí)峁┑墓╇婋娐?，通過DC/DC變換器101經(jīng)過升壓和變換后，獨(dú)立地產(chǎn)生雙 路正負(fù)極性輸出，再通過低壓差正電源線性穩(wěn)壓器102及低壓差負(fù)電源線性穩(wěn)壓器103的分 另Ij穩(wěn)壓后，輸出高精度、低噪音的直流電平給傳感器供電；這種由DC/DC變換器101作為第一 級、低壓差正電源線性穩(wěn)壓器102及低壓差負(fù)電源線性穩(wěn)壓器103作為第二級的雙級結(jié)構(gòu)， 吸取了開關(guān)電源線性調(diào)整率高、效率高的優(yōu)點(diǎn)和線性穩(wěn)壓器噪聲低、瞬態(tài)響應(yīng)快的優(yōu)點(diǎn)，能 夠適用于低功耗、高精密的小信號測量場合。
[0048] 優(yōu)選的，如圖2所示，DC/DC變換器101包括:ADP5070芯片、第一電阻R1、第二電阻 R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第一電容 C1、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容 C8、第一電感LU第二電感L2、第一二極管Dl及第二二極管D2;其中：
[0049] 所述ADP5070芯片的COMPl引腳依次通過第一電阻Rl及所述第一電容Cl與地相連；
[0050] 所述ADP5070芯片的ENl引腳通過第二電阻R2與電源相連；
[0051 ] 所述ADP5070芯片的VREG引腳通過第二電容C2接地；
[0052] 所述ADP5070芯片的PVINl引腳、PVIN2引腳及PVINSYS引腳相連，連接點(diǎn)與所述電 源相連；
[0053] 所述ADP5070芯片的EN2引腳通過第三電阻R3與所述電源相連；
[0054] 所述ADP5070芯片的C0MP2引腳依次通過第四電阻R4及第三電容C3與地相連；
[0055] 所述ADP5070芯片的SYNC/FREQ引腳接地；
[0056] 所述ADP5070芯片的INBK引腳與SWl引腳之間連接有第一電感Ll;
[0057]所述ADP5070芯片的SWl引腳與第一二極管Dl的陽極相連;第一二極管Dl的陰極依 次通過第五電阻R5及第六電阻R6與地相連，并通過第五電容C5與地相連，通過第六電容C6 與電源地相連;第一二極管Dl的陰極為DC/DC變換器101的第一輸出端；
[0058] 所述ADP5070芯片的FBl引腳與第五電阻R5及第六電阻R6的連接點(diǎn)相連；
[0059] 所述ADP5070芯片的PGND引腳與電源地相連；
[0060] 所述ADP5070芯片的VREF引腳通過第四電容C4接地，并依次通過第七電阻R7和第 八電阻R8與第二二極管D2的陽極相連;第二二極管D2的陰極與所述ADP5070芯片的SW2引腳 相連，并通過第二電感L2與電源地相連;第二二極管D2的陽極通過第七電容C7與電源地相 連，并通過第八電容C8與地相連，第二二極管D2的陽極為DC/DC變換器101的第二輸出端； [0061 ] 所述ADP5070芯片的FB2引腳與第七電阻R7和第八電阻R8的連接點(diǎn)相連。
[0062] 優(yōu)選的，如圖2所示，低壓差正電源線性穩(wěn)壓器102包括:ADP7102芯片、第九電阻 R9、第十電阻R10、第十一電阻Rll、第九電容C9及第十電容C10;其中：
[0063] 所述ADP7102芯片的VIN引腳為低壓差正電源線性穩(wěn)壓器102的輸入端，通過第九 電阻R9與EN引腳相連；
[0064] 所述ADP7102芯片的兩個GND引腳接地；
[0065] 所述ADP7102芯片的VOUT引腳為低壓差正電源線性穩(wěn)壓器102的輸出端，依次通過 第十電阻RlO及第十一電阻Rll接地，并通過第九電容C9接地，通過第十電容ClO接地；
[0066] 所述ADP7102芯片的ADJ引腳與第十電阻RlO及第^^一電阻Rll的連接點(diǎn)相連。
[0067] 優(yōu)選的，如圖2所示，低壓差負(fù)電源線性穩(wěn)壓器103包括:ADP7182芯片、第十二電阻 R12、第十三電阻R13、第十四電阻R14、第^^一電容Cll及第十二電容C12;其中：
[0068] 所述ADP7182芯片的VIN引腳為低壓差負(fù)電源線性穩(wěn)壓器103的輸入端，通過第十 二電阻R12與EN引腳相連；
[0069] 所述ADP7182芯片的GND引腳接地；
[0070] 所述ADP7182芯片的VOUT引腳為低壓差負(fù)電源線性穩(wěn)壓器103的輸出端，依次通過 第十三電阻R13及第十四電阻R14接地，并通過第^^一電容Cll接地，通過第十二電容C12接 地；
[0071] 所述ADP7182芯片的ADJ引腳與第十三電阻R13及第十四電阻R14的連接點(diǎn)相連。 [0072]優(yōu)選的，所述電源為+5V直流電源。
[0073]所述ADP5070芯片是一種高性能DC/DC轉(zhuǎn)換器，能夠獨(dú)立地產(chǎn)生雙路正負(fù)極性輸 出；能夠?qū)崿F(xiàn)2.85V~15V的寬范圍輸入，高至+39V的正電源輸出，低至-39V的負(fù)電源輸出， 高線性調(diào)整率。另外，所述ADP5070芯片可以內(nèi)置可編程電壓轉(zhuǎn)換率控制電路，能夠?qū)崿F(xiàn)電 磁干擾的減少；所述ADP5070芯片還可以內(nèi)置可編程軟啟動定時器，減少上電瞬間沖擊電 流，同時有多種順序啟動方式可供選擇;且有過流、過壓、短路保護(hù)封鎖端和輸入欠壓封鎖 端可以選用。
[0074] 所述ADP7102芯片是一種低靜態(tài)電流的低壓差正電源線性調(diào)壓器，該器件的輸出 噪聲電壓為15uV rms，并不受輸出電壓影響，提供高電源抑制、低噪聲特性。
[0075] 所述ADP7182芯片是一種互補(bǔ)金屬氧化物半導(dǎo)體的低壓差負(fù)電源線性調(diào)壓器，該 器件輸出噪聲電壓小于18uV rms并不受輸出電壓影響，滿足高電源抑制、低噪聲的需求。
[0076]在具體的實際應(yīng)用中，所述供電電路的輸入端是波動+5V直流電平，外加上述補(bǔ)償 和反饋電路，所述ADP5070芯片進(jìn)行升壓和變換后便可得到正負(fù)±16V直流電平。其中： 「00771 n r / n r變換器1 〇 1的第一輸出端輸出的正電源的反饋計算公式為 V〇UT1SDC/DC變換器101的第一輸出端輸出的正電源；Vfbi為所述 ADP5070芯片的FBl引腳的輸出電壓；
[0078] D C / D C變換器1 0 1的第一輸出端輸出的負(fù)電源的反饋計算公式為 ?
丨；VoutADC/DC變換器101的第二輸出端輸出的負(fù)電源;Vfb 2為所 述ADP5070芯片的FB2引腳的輸出電壓;Vref為所述ADP5070芯片的REF引腳的輸出電壓。
[0079] 經(jīng)過第六電容C6、第七電容C7、第五電容C5及第八電容C8濾波后，送給所述 ADP7102芯片和所述ADP7182芯片的VIN引腳，由所述ADP7102芯片和所述ADP7182芯片進(jìn)行 穩(wěn)壓后輸出高精度、低噪音± 15V直流電平給霍爾傳感器供電。
[0080] 圖2中第十電阻RlO和第十一電阻Rll為正電源反饋電路，第十三電阻R13和第十四 由RB P 1 Z I伯由、? G德由.攸 Sff彳太/ih氣電路的輸出電壓的計算公式是： ;其中，V+為所述供電電路輸出的正電源電 壓，V-為所述供電電路輸出的負(fù)電源電壓。
[0081] 這種雙級結(jié)構(gòu)設(shè)計吸取了開關(guān)電源線性調(diào)整率高、效率高的優(yōu)點(diǎn)和線性穩(wěn)壓器噪 聲低、瞬態(tài)響應(yīng)快的優(yōu)點(diǎn)，非常適合低功耗、高精密、小信號測量場合的應(yīng)用。
[0082]優(yōu)選的，第^^一電容Cll為陶瓷電容。
[0083]優(yōu)選的，第^^一電容Cll的容量為2.2uF。
[0084] 所述ADP7182芯片配有一個2.2uF陶瓷電容(第^^一電容Cl 1)即能夠達(dá)到很好的瞬 態(tài)響應(yīng)。
[0085] 優(yōu)選的，第一電阻Rl的阻值為5.6kQ，第二電阻R2和第三電阻R3的阻值為4.7kQ， 第四電阻R4的阻值為12kQ，第五電阻R5的阻值為2.15ΜΩ，第六電阻R6的阻值為113kQ，第 七電阻R7的阻值為IOOkQ，第八電阻R8的阻值為2. IMΩ，第一電容Cl和所述第三電容C3的 容量為47nF，第二電容C2的容量為luF，第四電容C4、第五電容C5和第八電容C8的容量為 O.luF，第六電容C6和第七電容C7為容量是IOuF的陶瓷電容，第一電感Ll的感抗為3.3uH， 第二電感L2的感抗為6.8uH，第一二極管Dl和第二二極管D2的型號為SK110。
[0086] 優(yōu)選的，第九電阻1?9的阻值為4.71^〇，第十電阻1?1〇的阻值為52.31^〇，第^^一電阻 Rl 1的阻值為4.64k Ω，第九電容C9為容量是2.2uF的陶瓷電容，第九電容C9的容量為0. luF。
[0087] 優(yōu)選的，第十二電阻Rl2的阻值為4.7kΩ，第十三電阻Rl3的阻值為52.3k Ω，第十 四電阻1?14的阻值為4.641^〇，第^^一電容Cll為容量是2.2uF的陶瓷電容，第十二電容C12的 容量為O.luF。
[0088] 所述ADP5070芯片在輕載時的轉(zhuǎn)換效率最低;在額定負(fù)載條件下（負(fù)載電流為0.1 A 時）效率最高接近90%。通過上述參數(shù)設(shè)置，第二級轉(zhuǎn)換器(低壓差正電源線性穩(wěn)壓器102和 低壓差負(fù)電源線性穩(wěn)壓器103)的輸入與輸出壓差較小，約為16V-15V=1V。
[0089] 根據(jù)線性穩(wěn)壓器效率近似計算公3
其中P有為有效功率，P總為 總功率，Uo為輸出電壓，Ui為輸入電壓；
[0090] 易知本實施例所述的供電電路在額定負(fù)載下工作效率可以達(dá)到75%以上，所以本 實施例所述的供電電路在熱噪聲和效率方面優(yōu)于普通的單級線性穩(wěn)壓器，非常適合電池供 電的手持式精密監(jiān)測設(shè)備。
[0091] 需要說明的是，本說明書中的各個實施例均采用遞進(jìn)的方式描述，每個實施例重 點(diǎn)說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。
[0092] 還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個 實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間 存在任何這種實際的關(guān)系或者順序。而且，術(shù)語"包括"、"包含"或者其任何其他變體意在涵 蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要 素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備 所固有的要素。在沒有更多限制的情況下，由語句"包括一個……"限定的要素，并不排除在 包括上述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0093] 對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本申請。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的 一般原理可以在不脫離本申請的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本申請 將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一 致的最寬的范圍。
【主權(quán)項】
1. 一種供電電路，其特征在于，用于為傳感器供電，所述供電電路包括:DC/DC變換器、 低壓差正電源線性穩(wěn)壓器及低壓差負(fù)電源線性穩(wěn)壓器;其中： 所述DC/DC變換器的第一輸出端與所述低壓差正電源線性穩(wěn)壓器的輸入端相連，所述 DC/DC變換器的第二輸出端與所述低壓差負(fù)電源線性穩(wěn)壓器的輸入端相連;所述低壓差正 電源線性穩(wěn)壓器的輸出端為所述供電電路的第一輸出端，所述低壓差負(fù)電源線性穩(wěn)壓器的 輸出端為所述供電電路的第二輸出端。2. 根據(jù)權(quán)利要求1所述的供電電路，其特征在于，所述DC/DC變換器包括:ADP5070芯片、 第一電阻、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第七電阻、第八電阻、第一 電容、第二電容、第三電容、第四電容、第五電容、第六電容、第七電容、第八電容、第一電感、 第二電感、第一二極管及第二二極管;其中： 所述ADP5070芯片的C0MP1引腳依次通過所述第一電阻及所述第一電容與地相連； 所述ADP5070芯片的EN1引腳通過所述第二電阻與電源相連； 所述ADP5070芯片的VREG引腳通過所述第二電容接地； 所述ADP5070芯片的PVIN1引腳、PVIN2引腳及PVINSYS引腳相連，連接點(diǎn)與所述電源相 連； 所述ADP5070芯片的EN2引腳通過所述第三電阻與所述電源相連； 所述ADP5070芯片的C0MP2引腳依次通過所述第四電阻及所述第三電容與地相連； 所述ADP5070芯片的SYNC/FREQ引腳接地； 所述ADP5070芯片的INBK引腳與SW1引腳之間連接有所述第一電感； 所述ADP5070芯片的SW1引腳與所述第一二極管的陽極相連;所述第一二極管的陰極依 次通過所述第五電阻及所述第六電阻與地相連，并通過所述第五電容與地相連，通過所述 第六電容與電源地相連;所述第一二極管的陰極為所述DC/DC變換器的第一輸出端； 所述ADP5070芯片的FBI引腳與所述第五電阻及所述第六電阻的連接點(diǎn)相連； 所述ADP5070芯片的PGND引腳與電源地相連； 所述ADP5070芯片的VREF引腳通過所述第四電容接地，并依次通過所述第七電阻和所 述第八電阻與所述第二二極管的陽極相連;所述第二二極管的陰極與所述ADP5070芯片的 SW2引腳相連，并通過所述第二電感與電源地相連;所述第二二極管的陽極通過所述第七電 容與電源地相連，并通過所述第八電容與地相連，所述第二二極管的陽極為所述DC/DC變換 器的第二輸出端； 所述ADP5070芯片的FB2引腳與所述第七電阻和所述第八電阻的連接點(diǎn)相連。3. 根據(jù)權(quán)利要求2所述的供電電路，其特征在于，所述低壓差正電源線性穩(wěn)壓器包括： ADP7102芯片、第九電阻、第十電阻、第^^一電阻、第九電容及第十電容;其中： 所述ADP7102芯片的VIN引腳為所述低壓差正電源線性穩(wěn)壓器的輸入端，通過所述第九 電阻與EN引腳相連； 所述ADP7102芯片的兩個GND引腳接地； 所述ADP7102芯片的VOUT引腳為所述低壓差正電源線性穩(wěn)壓器的輸出端，依次通過所 述第十電阻及所述第十一電阻接地，并通過所述第九電容接地，通過所述第十電容接地； 所述ADP7102芯片的ADJ引腳與所述第十電阻及所述第十一電阻的連接點(diǎn)相連。4. 根據(jù)權(quán)利要求3所述的供電電路，其特征在于，所述低壓差負(fù)電源線性穩(wěn)壓器包括： ADP7182芯片、第十二電阻、第十三電阻、第十四電阻、第^^一電容及第十二電容;其中： 所述ADP7182芯片的VIN引腳為所述低壓差負(fù)電源線性穩(wěn)壓器的輸入端，通過所述第十 二電阻與EN引腳相連； 所述ADP7182芯片的GND引腳接地； 所述ADP7182芯片的VOUT引腳為所述低壓差負(fù)電源線性穩(wěn)壓器的輸出端，依次通過所 述第十三電阻及所述第十四電阻接地，并通過所述第十一電容接地，通過所述第十二電容 接地； 所述ADP7182芯片的ADJ引腳與所述第十三電阻及所述第十四電阻的連接點(diǎn)相連。5. 根據(jù)權(quán)利要求2所述的供電電路，其特征在于，所述電源為+5V直流電源。6. 根據(jù)權(quán)利要求4所述的供電電路，其特征在于，所述第十一電容為陶瓷電容。7. 根據(jù)權(quán)利要求6所述的供電電路，其特征在于，所述第^^一電容的容量為2.2uF。8. 根據(jù)權(quán)利要求2至7任一所述的供電電路，其特征在于，所述第一電阻的阻值為5.6k Ω，所述第二電阻和所述第三電阻的阻值為4.7kQ，所述第四電阻的阻值為12kQ，所述第 五電阻的阻值為2.15ΜΩ，所述第六電阻的阻值為113kQ，所述第七電阻的阻值為l〇〇kQ， 所述第八電阻的阻值為2.1ΜΩ，所述第一電容和所述第三電容的容量為47nF，所述第二電 容的容量為luF，所述第四電容、所述第五電容和所述第八電容的容量為O.luF，所述第六電 容和所述第七電容為容量是10uF的陶瓷電容，所述第一電感的感抗為3.3uH，所述第二電感 的感抗為6.8uH，所述第一二極管和所述第二二極管的型號為SK110。9. 根據(jù)權(quán)利要求3、4、6或7任一所述的供電電路，其特征在于，所述第九電阻的阻值為 4.7kQ，所述第十電阻的阻值為52.3kQ，所述第十一電阻的阻值為4.64kQ，所述第九電容 為容量是2.2uF的陶瓷電容，所述第九電容的容量為O.luF。10. 根據(jù)權(quán)利要求4所述的供電電路，其特征在于，所述第十二電阻的阻值為4.7kQ，所 述第十三電阻的阻值為52.3kQ，所述第十四電阻的阻值為4.64kQ，所述第十一電容為容 量是2.2uF的陶瓷電容，所述第十二電容的容量為O.luF。
【文檔編號】G05F1/46GK205581697SQ201521108573
【公開日】2016年9月14日
【申請日】2015年12月28日
【發(fā)明人】敖小強(qiáng), 潘瑞峰
【申請人】北京雪迪龍科技股份有限公司