1.一種嵌入式芯片測試系統(tǒng)，其特征在于，包括：測試儀、測試平臺以及鎖存器，其中：
所述測試儀，適于生成測試信號并通過測試信號輸出端輸出；
所述測試平臺，包括：
測試信號輸入端、鎖存控制端以及測試結(jié)果輸出端，其中：所述測試信號輸入端分別與所述測試儀的測試信號輸出端及所述嵌入式芯片的測試信號輸入端耦接，所述鎖存控制端與所述鎖存器耦接；所述測試結(jié)果輸出端與所述測試儀的測試結(jié)果輸入端耦接；
所述鎖存器，包括：響應(yīng)信號輸入端，與所述嵌入式芯片的數(shù)據(jù)輸出端耦接，適于接收所述嵌入式芯片對所述測試信號處理之后生成的響應(yīng)信號；鎖存數(shù)據(jù)輸出端，與所述測試結(jié)果輸出端耦接，適于在接收到所述鎖存控制端發(fā)送的鎖存信號時將所述響應(yīng)信號鎖存，并將鎖存之后的響應(yīng)信號輸入至所述測試結(jié)果輸出端。
2.如權(quán)利要求1所述的嵌入式芯片測試系統(tǒng)，其特征在于，所述鎖存控制端與預(yù)設(shè)的外部時鐘耦接，所述鎖存器適于接收所述外部時鐘生成的時鐘信號，并在檢測到所述時鐘信號電平跳變時，將所述響應(yīng)信號鎖存。
3.如權(quán)利要求1所述的嵌入式芯片測試系統(tǒng)，其特征在于，所述鎖存控制端與預(yù)設(shè)的控制器耦接，所述鎖存器適于接收所述控制器生成的控制信號，控制所述鎖存器將所述響應(yīng)信號鎖存。
4.如權(quán)利要求1所述的嵌入式芯片測試系統(tǒng)，其特征在于，所述測試平臺包括：探針卡以及與所述探針卡耦接的焊盤，所述探針卡包括多根探針，所述探針的數(shù)量大于等于所述嵌入式芯片電極觸點的數(shù)量。
5.如權(quán)利要求1所述的嵌入式芯片測試系統(tǒng)，其特征在于，所述嵌入式芯片為嵌入式存儲器。
6.一種嵌入式芯片測試方法，其特征在于，包括：
接收測試儀生成的測試信號，并將所述測試信號輸入至待測試嵌入式芯片；
接收鎖存器輸出的鎖存之后的響應(yīng)信號，并將所述鎖存之后的響應(yīng)信號輸入 至所述測試儀，其中：所述響應(yīng)信號為所述待測試嵌入式芯片對所述測試信號處理之后生成，所述鎖存器在接收到鎖存信號時對所述響應(yīng)信號進行鎖存，得到鎖存之后的響應(yīng)信號。
7.如權(quán)利要求6所述的嵌入式芯片測試方法，其特征在于，所述鎖存器在接收到鎖存信號時對所述響應(yīng)信號進行鎖存，包括：所述鎖存器接收到外設(shè)時鐘生成的時鐘信號，并在檢測到所述時鐘信號電平跳變時，將所述響應(yīng)信號鎖存。
8.如權(quán)利要求6所述的嵌入式芯片測試方法，其特征在于，所述鎖存器在接收到鎖存信號時對所述響應(yīng)信號進行鎖存，包括：所述鎖存器接收到預(yù)設(shè)的控制器生成的控制信號時，將所述響應(yīng)信號鎖存。
9.如權(quán)利要求6所述的嵌入式芯片測試方法，其特征在于，所述嵌入式芯片為嵌入式存儲器。