本發(fā)明涉及一種存儲裝置與其操作方法，且特別涉及一種具有NAND存儲陣列的存儲裝置與其操作方法。

背景技術：

半導體存儲可分為揮發(fā)性存儲與非揮發(fā)性存儲。其中，非揮發(fā)性存儲，例如：閃存(Flash Memory)，可在電源關閉時也能夠儲存數(shù)據(jù)，因此廣泛地應用在各種電子裝置中。一般而言，閃存通常是采用與非門(NAND)或是或非門(NOR)架構的存儲陣列，其中NAND存儲陣列適于應用在高密度的數(shù)據(jù)儲存而盛行。然而，NAND存儲陣列的現(xiàn)有操作方法往往無法中斷。因此，在應用上，存儲裝置往往必須等待NAND存儲陣列的操作程序(例如，抹除程序或是程序化程序)完全結束后，才可進行其它的操作(例如，讀取操作)，進而降低了存儲裝置在操作上的彈性。

技術實現(xiàn)要素：

本發(fā)明提供一種存儲裝置與其操作方法，可響應于暫停信號中斷與非門存儲陣列的操作程序，進而提升存儲裝置在操作上的彈性。

本發(fā)明的存儲裝置的操作方法，包括下列步驟。對存儲裝置中的與非門存儲陣列進行操作程序。響應于暫停信號中斷操作程序，并記錄與非門存儲陣列的狀態(tài)以取得中斷數(shù)據(jù)。響應于恢復信號恢復操作程序，并依據(jù)中斷數(shù)據(jù)進行操作程序。

另一方面，本發(fā)明的存儲裝置包括與非門存儲陣列與存儲控制電路。其中，存儲控制電路依據(jù)致能信號啟動與非門存儲陣列的操作程序。此外，存儲控制電路響應于暫停信號中斷操作程序，并記錄與非門存儲陣列的狀態(tài)以取得中斷數(shù)據(jù)。再者，存儲控制電路響應于恢復信號恢復操作程序，并依據(jù)中斷數(shù)據(jù)進行操作程序。

基于上述，本發(fā)明可響應于暫停信號中斷與非門存儲陣列的操作程序，并可響應于恢復信號恢復操作程序，以依據(jù)中斷數(shù)據(jù)接續(xù)進行操作程序。換言之，本發(fā)明可選擇性地中斷與非門存儲陣列的操作程序，進而有助于提高存儲裝置在操作上的彈性。

附圖說明

圖1為依據(jù)本發(fā)明一實施例的存儲裝置的方塊示意圖；

圖2為依據(jù)本發(fā)明一實施例的存儲裝置的抹除方法流程圖；

圖3A為依據(jù)本發(fā)明一實施例的存儲單元的示意圖；

圖3B為依據(jù)本發(fā)明一實施例的存儲單元的結構示意圖；

圖4為依據(jù)本發(fā)明一實施例的多階存儲單元的臨界電壓分布圖；

圖5為依據(jù)本發(fā)明一實施例的存儲裝置的程序化方法流程圖。

【附圖標記說明】

100：存儲裝置

110：與非門存儲陣列

120：存儲控制電路

121：第一譯碼器

122：第二譯碼器

123：感應放大器及數(shù)據(jù)輸入結構

124：偏壓產(chǎn)生器

125：偏壓配置狀態(tài)器

AD1：地址

D11、D12：數(shù)據(jù)

S11：暫停信號

S12：恢復信號

S211～S215、S221～S225、S231～S235、S241～S245：圖2中的各步驟

310：存儲單元

301：控制柵

302：浮置柵

303：漏極區(qū)

304：源極區(qū)

305：P型井區(qū)

BL：位線

CS：共源極線

WL：字符線

Vp：預程序電壓

Vs：基底電壓

1～4：電位

410～440：臨界電壓分布曲線

S511～S515、S521～S525：圖5中的各步驟

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明作進一步的詳細說明。

圖1為依據(jù)本發(fā)明一實施例的存儲裝置的方塊示意圖。如圖1所示，存儲裝置100包括與非門存儲陣列(NAND memory array)110以及存儲控制電路120。其中，存儲控制電路120包括第一譯碼器121、第二譯碼器122、感應放大器及數(shù)據(jù)輸入結構(sense amplifiers and data-in structures)123、偏壓產(chǎn)生器124以及偏壓配置狀態(tài)器(bias arrangement state machine)125。

第一譯碼器121與第二譯碼器122可依據(jù)地址AD1選取NAND存儲陣列110中的存儲區(qū)塊。值得一提的是，NAND存儲陣列110可例如是二維陣列結構(2D array structure)，且第一譯碼器121與第二譯碼器122可例如是列譯碼器(row decoder)與行譯碼器(column decoder)。此外，在另一實施例中，NAND存儲陣列110可例如是三維陣列結構(3D array structure)，且第一譯碼器121包括列譯碼器與平面譯碼器(plane decoder)，且第二譯碼器122可例如是行譯碼器。

感應放大器及數(shù)據(jù)輸入結構123耦接至第二譯碼器122。其中，感應放大器及數(shù)據(jù)輸入結構123包括感應放大器與數(shù)據(jù)輸入結構。此外，數(shù)據(jù)D11可經(jīng)由數(shù)據(jù)輸入結構傳送至第二譯碼器122所選取到的存儲區(qū)塊。另一方面，第二譯碼器122所選取到的存儲區(qū)塊中的數(shù)據(jù)D12則可經(jīng)由感測 放大器予以輸出。偏壓配置狀態(tài)器125可控制偏壓產(chǎn)生器124的施加，以便存儲控制電路120對NAND存儲陣列110進行讀取程序、程序化程序或是抹除程序等。

值得一提的是，存儲控制電路120可依據(jù)致能信號啟動NAND存儲陣列110的操作程序，例如：抹除程序或是程序化程序。此外，存儲控制電路120可選擇性地中斷NAND存儲陣列110的操作程序，并可適時地恢復NAND存儲陣列110的操作程序，進而增加存儲裝置100在操作上的彈性。舉例來說，存儲控制電路120可響應于暫停信號S11中斷NAND存儲陣列110的操作程序，并記錄NAND存儲陣列110的狀態(tài)以取得中斷數(shù)據(jù)。此外，存儲控制電路120可響應于恢復信號S12恢復NAND存儲陣列110的操作程序，并依據(jù)中斷數(shù)據(jù)進行操作程序。換言之，存儲控制電路120可記錄NAND存儲陣列110在中斷時的狀態(tài)，并從NAND存儲陣列110在中斷時的狀態(tài)接續(xù)進行未完成的操作程序。

更進一步來看，存儲裝置100可通過單一接腳來接收致能信號，并可分別通過多個接腳來接收暫停信號S11與地址AD1。亦即，存儲裝置100可并列傳輸暫停信號S11與地址AD1。在另一實施例中，存儲裝置100也可通過同一接腳來接收致能信號、暫停信號S11與地址AD1。舉例來說，在一實施例中，存儲裝置100包括一低腳位接口(low pin count interface)，并可通過低腳位接口來串行傳送致能信號、暫停信號S11與地址AD1。再者，存儲裝置100可依據(jù)頻率信號的轉(zhuǎn)態(tài)點來取樣暫停信號S11與地址AD1。例如，存儲裝置100可依據(jù)頻率信號的上升緣或是下降緣來取樣暫停信號S11與地址AD1，或是存儲裝置100可依據(jù)頻率信號的上升緣與下降緣來取樣暫停信號S11與地址AD1。

為了致使本領具有通常知識者可以更加了解本發(fā)明，圖2為依據(jù)本發(fā)明一實施例的存儲裝置的抹除方法流程圖，且以下將參照圖1與圖2來進一步說明NAND存儲陣列110的抹除程序。在抹除程序中，存儲控制電路120會依序進入預程序化(pre-program)模式、抹除模式、抹除驗證模式與軟程序化(soft-program)模式，以執(zhí)行抹除程序中的預程序化操作、抹除操作、抹除驗證操作與軟程序化操作。

舉例來說，如步驟S211所示，存儲控制電路120可進入預程序化模式，以執(zhí)行NAND存儲陣列110的預程序化操作。再者，如步驟S212所示，在預程序化模式中，存儲控制電路120會判別是否接收到暫停信號S11，以決定是否中斷預程序化操作。其中，當在預程序化模式中接收到暫停信號S11時，如步驟S213所示，存儲控制電路120將響應于暫停信號S11而中斷預程序化操作，并記錄NAND存儲陣列110的狀態(tài)以更新中斷數(shù)據(jù)。另一方面，當在預程序化模式中接收到恢復信號S12時，如步驟S214所示，存儲控制電路120將響應于恢復信號S12讀取中斷數(shù)據(jù)，并回到步驟S211以繼續(xù)進行預程序化操作。

換言之，當在預程序化模式中接收到暫停信號S11時，存儲控制電路120將中斷預程序化操作，直到在預程序化模式中接收到恢復信號S12為止。另一方面，倘若存儲控制電路120沒有接收到暫停信號S11，則如步驟S215所示，存儲控制電路120會判別預程序化操作是否已結束，以決定是否要繼續(xù)進行預程序化操作。如此一來，在預程序化模式中，存儲控制電路120將可選擇性地中斷預程序化操作，以致使存儲裝置100可進行其它的操作(例如，讀取操作或是程序化操作)。再者，當所述其它的操作完成后，存儲控制電路120將可重新啟動預程序化操作，以繼續(xù)進行預程序化操作。

值得一提的是，NAND存儲陣列110的預程序化操作包括一福勒-諾德漢(Fowler-Nordheim，簡稱FN)穿隧操作，且NAND存儲陣列110可采用三井(triple-well)制程技術。舉例來說，圖3A為依據(jù)本發(fā)明一實施例的存儲單元的示意圖，且圖3B為依據(jù)本發(fā)明一實施例的存儲單元的結構示意圖。

如圖3A與圖3B所示，以NAND存儲陣列110中的存儲單元310為例來看，存儲單元310包括控制柵301、浮置柵302、漏極區(qū)303與源極區(qū)304。此外，漏極區(qū)303與源極區(qū)304分別由一N+型摻雜區(qū)所構成。再者，漏極區(qū)303與源極區(qū)304配置于P型井區(qū)305內(nèi)，且P型井區(qū)305配置于N型深井區(qū)(未繪示出)中。浮置柵302設置于漏極區(qū)303與源極區(qū)304之間的P型井區(qū)305上，且控制柵301設置于浮置柵302上。

在操作上，存儲單元310的兩端(亦即，漏極區(qū)303與源極區(qū)304)分別耦接位線BL與共源極線CS，且存儲單元310的控制柵301耦接字符線WL。存儲控制電路120可通過第一譯碼器121與第二譯碼器122選取到存儲單元310，且偏壓產(chǎn)生器124可在偏壓配置狀態(tài)器125的控制下產(chǎn)生預程序電壓Vp與基底電壓Vs。其中，預程序電壓Vp可例如是正電壓，且基底電壓Vs可例如是接地電壓或是負電壓。

此外，在進行FN穿隧操作的過程中，存儲控制電路120會致使存儲單元310的一端浮接，并致使存儲單元310的另一端接收到接地電壓。再者，存儲控制電路120會供應預程序電壓Vp(例如，正電壓)至存儲單元310所連接的字符線WL，并供應基底電壓Vs(例如，接地電壓或是負電壓)至P型井區(qū)305。由此，所選取的存儲單元310的浮置柵302與P型井區(qū)305之間將形成一個高電場，進而致使電子以FN穿隧方式注入至存儲單元310的浮置柵302。換言之，所述FN穿隧操作包括下列步驟：將NAND存儲陣列中的至少一存儲單元的一端浮接；供應預程序電壓至所述至少一存儲單元所連接的字符線；以及，供應基底電壓至NAND存儲陣列的基底。

值得一提的是，在一實施例中，NAND存儲陣列110中的存儲單元(例如，存儲單元310)可例如是多階存儲單元(Multi-Level Cell)，且圖4為依據(jù)本發(fā)明一實施例的多階存儲單元的臨界電壓分布圖。如圖4所示，曲線410～440分別為存儲單元的狀態(tài)為電位1至電位4時的臨界電壓分布曲線。在操作上，存儲控制電路120可通過預程序化操作先將NAND存儲陣列110中的存儲單元預程序化至電位2～4的其一。換言之，在進行抹除操作之前，存儲控制電路120可先將NAND存儲陣列110預程序化至一特定電位(例如，電位2～4的其一)，且所述特定電位大于NAND存儲陣列110的最低電位(例如，電位1)。如此一來，在進行抹除操作之前，存儲控制電路120將可通過預程序化操作提高NAND存儲陣列110的臨界電壓，進而可避免NAND存儲陣列110的過度抹除，從而提升存儲數(shù)據(jù)的穩(wěn)定性。

請繼續(xù)參照圖1與圖2。當預程序化操作完成后，如步驟S221所示，存儲控制電路120將進入抹除模式，以執(zhí)行NAND存儲陣列110的抹除 操作。此時，存儲控制電路120可通過偏壓產(chǎn)生器124施加抹除脈沖至NAND存儲陣列110。再者，如步驟S222所示，在抹除模式中，存儲控制電路120會判別是否接收到暫停信號S11，以決定是否中斷抹除操作。例如，當在抹除模式中接收到暫停信號S11時，如步驟S223所示，存儲控制電路120將響應于暫停信號S11中斷抹除操作，并記錄與非門存儲陣列110的狀態(tài)以更新中斷數(shù)據(jù)。

再者，當在抹除模式中接收到恢復信號S12時，存儲控制電路120將響應于恢復信號S12讀取中斷數(shù)據(jù)，并回到執(zhí)行抹除操作的步驟，以依據(jù)中斷數(shù)據(jù)繼續(xù)進行抹除操作。換言之，當在抹除模式中接收到暫停信號S11時，存儲控制電路120將中斷抹除模式中的抹除操作，直到在抹除模式中接收到恢復信號S12為止。另一方面，倘若存儲控制電路120沒有接收到暫停信號S11，則如步驟S225所示，存儲控制電路120會判別抹除操作是否已結束，以決定是否要繼續(xù)進行抹除操作。

當抹除操作結束時，如步驟S231所示，存儲控制電路120可進入抹除驗證模式，以執(zhí)行NAND存儲陣列110的抹除驗證操作。此外，如步驟S232所示，在抹除驗證模式中，存儲控制電路120會判別是否接收到暫停信號S11，以決定是否中斷抹除驗證操作。例如，當在抹除驗證模式中接收到暫停信號S11時，存儲控制電路120將響應于暫停信號S11中斷抹除驗證操作，并記錄與非門存儲陣列110的狀態(tài)以更新中斷數(shù)據(jù)。

再者，當在抹除驗證模式中接收到恢復信號S12時，存儲控制電路120將響應于恢復信號S12讀取中斷數(shù)據(jù)，并回到執(zhí)行抹除驗證操作的步驟，以依據(jù)中斷數(shù)據(jù)繼續(xù)進行抹除驗證操作。換言之，當在抹除驗證模式中接收到暫停信號S11時，存儲控制電路120將中斷抹除驗證模式中的抹除驗證操作，直到在抹除驗證模式中接收到恢復信號S12為止。另一方面，倘若存儲控制電路120沒有接收到暫停信號S11，則如步驟S235所示，存儲控制電路120會判別抹除驗證操作是否已結束，以決定是否要繼續(xù)進行抹除驗證操作。

更進一步來看，當抹除驗證操作結束后，如步驟S241所示，存儲控制電路120可進入軟程序化模式，以執(zhí)行NAND存儲陣列110的軟程序化操作。由此，存儲裝置100將可通過軟程序化操作來針對NAND存儲 陣列110中的過度抹除的存儲單元進行修復。此外，如步驟S242所示，在軟程序化模式中，存儲控制電路120會判別是否接收到暫停信號S11，以決定是否中斷軟程序化操作。例如，當在軟程序化模式中接收到暫停信號S11時，存儲控制電路120將響應于暫停信號S11中斷軟程序化操作，并記錄與非門存儲陣列110的狀態(tài)以更新中斷數(shù)據(jù)。

再者，當在軟程序化模式中接收到恢復信號S12時，存儲控制電路120將響應于恢復信號S12讀取中斷數(shù)據(jù)，并回到執(zhí)行軟程序化操作的步驟，以依據(jù)中斷數(shù)據(jù)繼續(xù)進行軟程序化操作。換言之，當在軟程序化模式中接收到暫停信號S11時，存儲控制電路120將中斷軟程序化模式中的軟程序化操作，直到在軟程序化模式中接收到恢復信號S12為止。另一方面，倘若存儲控制電路120沒有接收到暫停信號S11，則如步驟S245所示，存儲控制電路120會判別軟程序化操作是否已結束，以決定是否要繼續(xù)進行軟程序化操作。

值得一提的是，NAND存儲陣列110包括一選定存儲區(qū)塊與一非選定存儲區(qū)塊。存儲控制電路120可通過如圖2所列舉的抹除方法來進行選定存儲區(qū)塊的抹除程序。此外，在對選定存儲區(qū)塊進行抹除程序時，存儲控制電路120可將連接至非選定存儲區(qū)塊的多個字符線浮接，以禁止對非選定存儲區(qū)塊執(zhí)行抹除程序。

圖5為依據(jù)本發(fā)明一實施例的存儲裝置的程序化方法流程圖，且以下將參照圖1與圖5來進一步說明NAND存儲陣列110的程序化程序。在程序化程序中，存儲控制電路120會依序進入程序化模式與程序化驗證模式，以執(zhí)行程序化程序中的程序化操作與程序化驗證操作。

舉例來說，如步驟S511所示，存儲控制電路120可進入程序化模式，以執(zhí)行程序化操作。再者，如步驟S512所示，在程序化操作中，存儲控制電路120會判別是否接收到暫停信號S11，以決定是否中斷程序化操作。其中，當在程序化模式中接收到暫停信號S11時，如步驟S513所示，存儲控制電路120將響應于暫停信號S11而中斷程序化操作，并記錄NAND存儲陣列110的狀態(tài)以更新中斷數(shù)據(jù)。另一方面，當在程序化模式中接收到恢復信號S12時，如步驟S514所示，存儲控制電路120將響應于恢復信號S12讀取中斷數(shù)據(jù)，并回到步驟S511以繼續(xù)進行程序化操作。

換言之，當在程序化模式中接收到暫停信號S11時，存儲控制電路120將中斷程序化操作，直到在程序化模式中接收到恢復信號S12為止。另一方面，倘若存儲控制電路120沒有接收到暫停信號S11，則如步驟S515所示，存儲控制電路120會判別程序化操作是否已結束，以決定是否要繼續(xù)進行程序化操作。如此一來，在程序化模式中，存儲控制電路120將可選擇性地中斷程序化操作。其中，NAND存儲陣列110的程序化操作包括FN穿隧操作。

當程序化操作完成后，如步驟S521所示，存儲控制電路120可進入程序化驗證模式，以執(zhí)行NAND存儲陣列110的程序化驗證操作。此外，如步驟S522所示，在程序化驗證模式中，存儲控制電路120會判別是否接收到暫停信號S11，以決定是否中斷程序化驗證操作。例如，當在程序化驗證模式中接收到暫停信號S11時，存儲控制電路120將響應于暫停信號S11中斷程序化驗證操作，并記錄與非門存儲陣列110的狀態(tài)以更新中斷數(shù)據(jù)。

再者，當在程序化驗證模式中接收到恢復信號S12時，存儲控制電路120將響應于恢復信號S12讀取中斷數(shù)據(jù)，并回到執(zhí)行程序化驗證操作的步驟，以依據(jù)中斷數(shù)據(jù)繼續(xù)進行程序化驗證操作。換言之，當在程序化驗證模式中接收到暫停信號S11時，存儲控制電路120將中斷程序化驗證模式中的程序化驗證操作，直到在程序化驗證模式中接收到恢復信號S12為止。另一方面，倘若存儲控制電路120沒有接收到暫停信號S11，則如步驟S525所示，存儲控制電路120會判別程序化驗證操作是否已結束，以決定是否要繼續(xù)進行程序化驗證操作。

綜上所述，本發(fā)明可響應于暫停信號中斷與非門存儲陣列的操作程序，并可響應于恢復信號恢復操作程序，以依據(jù)中斷數(shù)據(jù)繼續(xù)進行操作程序。換言之，存儲裝置可選擇性地中斷與非門存儲陣列的操作程序，以便進行其它的操作。再者，當所述其它的操作完成后，存儲裝置還可重新啟動與非門存儲陣列的操作程序，進而有助于提高存儲裝置在操作上的彈性。

以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，應理解的是，以上所述僅為本發(fā)明的具體實施例而已， 并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。